字可擦埋設位線eeprom的製作方法

2023-12-07 09:42:21

專利名稱：字可擦埋設位線eeprom的製作方法
技術領域：
本發明涉及電可擦可編程的只讀存儲電路，特別涉及具有埋設位線的陣列結構的那些電路，他們有時被稱為ACE或ACEE(先進的無接觸EPROM或EEPROM)。本發明所設想的這類陣列具有擦字能力。
已知的埋設位線的EPROM或EEPROM陣列利用埋設的摻過雜的位線(通常是在厚氧化物區域下n+導電率摻雜的結晶矽)作為陣列的位線。摻雜線用作存儲單元的電晶體的源/漏區。例如在美國專利4，698，900中(1987年10月13日公開，發明人為A.Esquivel，受讓人為德克薩斯儀器公司)就公開了一種典型的先進無接觸陣列型的EPROM。
有一種已開發的EEPROM(電可擦字可編程只讀存儲裝置)可通過隧穿(tunneling through)隔離層的電荷對單個存儲單元中的信息同時進行擦除和編程。這類裝置曾在《1986年IEDM技術論文文摘》第580-583頁中的S.Lai等所作的「今日E2主流技術的比較與趨勢」一文中進行了討論。
我們也知道混合使用以上方法的EEPROM，例如通過雪崩注入或隧道效應進行編程且通過隧道效應擦除的Flash EEPROM。這類裝置一般限於整體擦除，即對整個存儲陣列同時進行電擦除。在《1985年ISSCC技術論文文摘》168-169頁中，F.Matsuoka等在「使用三層多晶矽技術的256 K Flash EEPROM」一文中就描述了一種通過雪崩注入進行編程並通過隧道效應進行擦除的Flash EEPROM。
本發明是一種具有擦字能力的EEPROM。該EEPROM可用埋設的位線配置來製造。可以製造一個擦字電晶體，將其柵極與EEPROM陣列的字線相連，其一個源/漏極與一根擦字線相連，其另一源/漏極與一控制柵連線相連。該控制柵連線為特定數的存儲電晶體所公用，且該特定數包含一個字。
使用本發明的EEPROM的配置，可只擦去一個單字(如單字節字或雙字節字)並對其重新編程，而不是象已有技術的Flash EEPROM那樣一次就擦去整個陣列或對其重新編程。
本發明可利用標準埋設位線方法製造可擦字的EEPROM，只要對標準方法進行很少的改動，並增加最小量的附加步驟即可。
又，根據本發明，用埋設位線結構製造的可擦字EEPROM，其存儲電晶體、控制電晶體和擦除電晶體可配置在一個最小的區域內。


圖1是本發明的EEPROM陣列的一個段的示意圖。
圖2a是高倍放大後的本發明的一段EEPROM在襯底層上的頂視圖。
圖2b是高倍放大後的本發明的同一段EEPROM在襯底層之上、包含接觸層和導電層在內的頂視圖。
圖3是在圖2a和2b的EEPROM段中，沿剖面線AA′的剖視圖。
圖4是在圖2a和2b的EEPROM段中，沿剖面線BB′的剖視圖。
現參照圖1對本發明的一個實施例的可擦字EEPROM的電路配置進行說明。將n個存儲電晶體13至13n排列成使其控制柵極都連在一起，且與擦字電晶體11的一個源/漏區相連，擦字電晶體11的另一源/漏區與擦字線14相連。每個存儲電晶體13-13n有一個源/漏區分別與位線15至15n+1相連。每個存儲電晶體13-13n的另一源/漏區都與通路電晶體12-12n的一個源/漏區相連，而每個通路電晶體12-12n的另一源/漏區分別與位線15-15n相連。通路電晶體12-12n的各個柵極及擦字電晶體11的柵極都與單字線16相連。如圖1所示，每個存儲電晶體13-13n具有一個浮柵，且如圖所示每個浮柵都有一薄隧道窗口。在圖1所示的電路配置中有特定數目的例如8到16個通路電晶體-存儲電晶體對與一個單個的擦字電晶體11和擦字線14相連繫，於是在標準的EEPROM陣列中。擦字節電晶體11的擦字線14便每隔8位或16位(存儲電晶體)重複一次，當然重複的間隔也可視需要而定。也可以設想在這種配置中只使用一個擦除電晶體和一根擦除線，每次用來擦除一根字線。
在本發明的EEPROM的存儲單元中，對一個字的操作可參照圖1歸納在下表中。
擦字節線 位線 位線 字線 控制14 15 15 16 柵極17擦 高伏特 地 地 高伏特 高伏特寫 地 高伏特 懸空 高伏特 地讀 低伏特 低伏特 地 低伏特 低伏特現就本發明一個實施例的EEPROM的布局參照圖2a和2b進行說明。此兩圖分別表示一個四單元的EEPROM集成電路的襯底層以及覆蓋在襯底層上的接觸層和導電層的高倍數放大圖。圖2A和2B的電路中的擦字節線14是一個根埋設的導電線，這一埋設在厚氧化物下的襯底的n+摻雜區，將在圖3和圖4的剖視圖中進一步說明。位線15，151和152為埋設的位線，也是例如在厚氧化物層下的n+摻雜線，以後可看到，它們也起著存儲單元的通路電晶體和存儲電晶體的源/漏區的作用。除去在區域31、區域32和區域33中外，加工成圖示形狀的厚氧化物區26將擦字線14和位線15，151和152隔開，分別形成擦字電晶體、通路電晶體和存儲電晶體。接觸孔23允許埋設線34與控制柵連線17相接觸，前者形成擦字電晶體的一個源/漏區。
在埋設的n+線35上經過厚氧化物層割出了隧道的窗口24，它們形成了通路電晶體12-12n和存儲電晶體13-13n的源/漏區。可根據包含新發展的自對準方法在內的幾種已知製作方法中的任一種方法，將這些隧道窗口24蝕刻成形。這些隧道窗口24的臨界參數應該使位於埋設的n+區28上的氧化物厚度薄得足以允許產生眾所周知的隧道現象，以便對存儲電晶體13-13n進行「寫入」和/或「擦除」。
可能由第一層多晶矽構成的浮柵區域21形成存儲電晶體13-13n的浮柵。這些浮柵區域覆蓋了隧道窗口24，並覆蓋處在存儲電晶體13-13n的源/漏區之間的薄氧化物區。由同一多晶矽層的第一層也可以形成條狀隔離區25。眾所周知如果使用這些隔離區25，這些區還將使字線與襯底隔離。
可以由第二層多晶矽層形成的字線16，如圖所示在水平方向延伸，覆蓋襯底層並在區31上形成擦字電晶體11的柵極，並在區域32上形成通路電晶體12-12n的柵極。
也可以用第二多晶矽層形成控制柵的連線17。這些線如圖所示也在水平方向上延伸，覆蓋浮柵區21，其間用例如二氧化矽的隔離層隔開。這些線17形成存儲電晶體13-13n的控制柵極。
可能由鋁類金屬製成的接觸帶22伸到接觸孔23和36內，與埋設的n+區34接觸，並經厚氧化物層37與控制柵連線17接觸，從而使擦字電晶體11的源/漏區與存儲電晶體13-13n的控制柵極獲得電氣連接。
參照分別沿剖面線AA′和BB′所取的圖3和圖4的EEPROM集成電路的剖視圖和下面的說明可以對本發明的其它實施例獲得得進一步的理解。
位於電路下面的襯底35可以是單晶矽，其中按需要摻以P型雜質。如圖4所示，埋設的n+區位於厚氧化物區29的下面，在區域31上形成擦字線14和擦字電晶體11的源/漏區。厚氧化物區26將各埋設的n+區隔離並將字線16與襯底區分開。
埋設的n+區34如圖4所示，起擦字電晶體11的一個源/漏區的作用，並由厚氧化物區所覆蓋。接觸孔23經此厚氧化物腐蝕到埋設的n+區34。
埋設的n+區15，151和152也位於厚氧化物區29的下面，並形成位線15，151和153及通路電晶體12-12n和存儲電晶體13-13n的源/漏區。
埋設的n+區28也位於氧化物區的下面並形成通路電晶體12-12n和存儲電晶體13-13n的另一源/漏區並對這些電晶體的單元對例如通路電晶體12到存儲電晶體13從源/漏區電連接到源/漏區。在埋設的n+區28上方的厚氧化物區有一隧道孔24一直蝕穿到n+區域;然後在n+區的上面形成很薄的氧化物層或其他隔離層。
將第一層的多晶矽層蝕刻成形以形成浮柵21和條狀隔離區25。浮柵21(存儲柵)伸到隧道窗孔24內，並對區33進行覆蓋以形成存儲電晶體13-13n的浮柵(存儲柵)。在第一多晶矽層上形成例如二氧化矽加氮化矽的隔離層30以使該層和第二多晶矽層的區域隔離。注意接觸窗23也是穿過此一隔離層30的。
眾所周知對第二導電層(例如多晶矽)進行蝕刻並形成圖形，可形成字線16和控制柵連線17。字線16還形成擦字電晶體11和通路電晶體12-12n的柵極。控制柵連線17還形成存儲電晶體13-13n的控制柵極。
導電條22伸進接觸窗23和接觸窗36內以便與控制柵連線17電接觸。儘管導電條22在圖中位於控制柵連線17的上方，但此導電條22也可位於控制柵連線17的下方。導電條22可以是金屬的例如是鋁的，並可用眾所周知的技術將導電條22蝕刻成圖形。
因而可以看出，從擦字線14到埋設的n+區域34，將跨越區31形成擦字電晶體11，而字線16則用作擦字電晶體的柵極。由埋設的n+區34形成的擦字電晶體11的源/漏區，則通過控制柵連線17電搭接到n個存儲電晶體13-13n的控制柵極，因而控制n個存儲電晶體13中的一個字的擦除。
圖2a和2b和說明只表示出EEPROM陣列的一部分。根據本發明，該陣列包含兩個擦字電晶體，每個擦字電晶體控制兩個存儲單元的擦除方式。圖示的每個存儲單元由一個通路電晶體和存儲電晶體對組成。因而在圖2A和圖2B中描繪的EEPROM集成電路段中總共顯示有4個存儲單元。應該明白本發明的EEPROM陣列應包括幾千和幾百萬的存儲單元和眾所周知的有關的控制電路，如行解碼器，列解碼器和讀/寫選擇電路。
雖然所述的實施例是在矽製造技術的範圍中說明的，然而應明白，所有建議使用矽材料的地方都可根據材料的已知性質和製造方法用其他材料取代。建議採用的摻雜類型也可以採用相反的摻雜類型，如大家所知道的那樣。
儘管已參照圖示的實施例對本發明進行說明，但這些說明不應在限制意義上加以解釋。本專業的技術人員在參閱此說明書後，不難作出圖示的實施例及本發明的其他實施例的不同的變型。因而可設想所附的權利要求將包含任何落在本發明的範圍內的這類變型或實施例。
權利要求
1.一種由工作於行列排列方式的存儲單元組成可擦字的電可擦可編程只讀存儲電路，其特徵在於，每行上述存儲單元包含m個擦字電晶體，每個擦字電晶體都電連接到一行中的n個上述存儲單元並在擦除周期內控制上述的n個存儲單元，其中m為正整數，n為被m除過的在上述行中的單元數。
2.如權利要求1所述的電路，其特徵在於m＞1。
3.如權利要求1所述的電路，其特徵在於n為8或16或32等。
4.如權利要求1所述的電路，其特徵在於每個上述存儲單元包含一通路電晶體和一存儲電晶體。
5.如權利要求4所述的電路，其特徵在於每個上述擦字電晶體都從它的一源/漏區電連接到n個上述存儲電晶體的控制柵極。
6.如權利要求5所述的電路，其特徵在於每個上述擦字電晶體均從其柵極電連接到n個上述通路電晶體的柵極。
7.如權利要求4所述的電路，其特徵在於每個上述通路電晶體和每個上述存儲電晶體均具有一對源/漏區;每個上述源/漏區包含一埋在一厚隔離區下面的埋設的、摻雜導電區域;及至少有一些上述埋設的、摻雜導電區域還包含上述電路的位線。
8.如權利要求7所述的電路，其特徵在於上述埋設的，摻雜導電區域為單晶矽襯底的n+摻雜區。
9.如權利要求7所述的電路，其特徵在於每個上述擦字電晶體還包含一對源/漏區;上述擦字電晶體的每個上述源/漏區還包含埋在一厚隔離區下面的一埋設的、摻雜的導電區;及每個上述擦字電晶體的一個上述源/漏區包含上述電路的一擦字線。
全文摘要
公布了一種具有擦字能力、並使用埋設位線製造技術的EEPROM。可擦字EEPROM使用的附加晶片區是最小的，對製造方法的變更也是最小的。
文檔編號H01L27/115GK1051448SQ90104790
公開日1991年5月15日 申請日期1990年7月18日 優先權日1989年7月19日
發明者詹姆斯L·佩特森 申請人:德克薩斯儀器股份有限公司