一種晶片背面金屬起鍍層結構及其製備方法
2023-12-02 15:27:51
專利名稱：一種晶片背面金屬起鍍層結構及其製備方法
技術領域：
本發明涉及集成電路技術領域，尤其涉及一種氮化鎵微波單片集成電路中的背面金屬起鍍層結構及其製備方法。
背景技術：
在微波單片集成電路中，需要將晶片正面器件的源端或其它需要接地的元器件通過背面通孔引出接地，具體來講就是在晶片正面電路製作完成之後，在其背面蝕刻盲孔 (簡稱背孔)，並在孔內製作導電金屬層來實現與正面器件的連接，將器件的接地端由這個金屬通路導出，即先將背面濺射一層起鍍層金屬，然後再用電鍍軟金傳導層的方式加厚到所需厚度。這樣做主要有兩個目的第一是通過晶片減薄及背面金屬化，可將器件工作所產生的熱量從晶片背面更好地傳導出去，第二則是通過刻蝕盲孔和背面金屬化，可巧妙地利用背部空間整合電路中所需的接地線。因此，背面盲孔刻蝕和背面金屬化技術是MMIC流程中必不可少的關鍵工藝之一。在製作背面盲孔刻蝕和背面金屬化的過程中，要求背面起鍍層金屬剛好接觸到正面布線層金屬，進而電鍍後才能形成良好的電氣連接以保證接地性能良好。但是，由於濺射背面起鍍層金屬的前一工藝步驟中，盲孔刻蝕過程十分複雜，導致刻蝕之後，在這種高深寬比(盲孔深度和直徑的比例)的孔洞中，必然會出現規則不整的溝壑及凸起，使得孔內壁十分粗糙，從而大大影響了接下來背面起鍍層金屬的濺射，使得背面起鍍層金屬與正面布線層金屬的連接出現困難，最終導致正面本應接地的器件或PAD無法正常實現接地功能，使得MMIC電路的性能惡化甚至完全喪失。本發明通過實驗證明在背面起鍍層金屬中引入金屬鎢可以利用其具有的無縫隙地填充孔洞的特性，極大程度地減小背孔內壁的粗糙度，從而大大提高背面起鍍層金屬與正面布線層金屬的連通性。傳統的背面起鍍層金屬結構鈦/金(Ti/Au)或略加改進的鈦/鎳/鈦/金/鈦 (Ti/Ni/Ti/Au/Ti)等均無法製備出高連通性的背面起鍍層金屬，且傳統結構層中Au的用量很大，增加了成本。而採用本發明中的背面金屬起鍍層結構及其製備方法就可很好地解決上述問題。
發明內容
(一)要解決的技術問題本發明針對製作氮化鎵微波單片集成電路時用現有的背面起鍍層金屬無法實現與正面金屬的高連通性，提供了一種氮化鎵微波單片集成電路中的背面金屬起鍍層結構及其製備方法。( 二 )技術方案為達到上述目的，本發明提供了一種晶片背面金屬起鍍層結構，該結構設置在經過盲孔刻蝕後的晶片背面的襯底層之上，該結構包括第一鈦層、設置在所述第一鈦層上的鎢層、設置在所述鎢層上的第二鈦層、以及設置在所述第二鈦層上的金層。上述方案中，所述第一鈦層的厚度為400人±100 A，所述鎢層的厚度為5000 A士500人，所述第二鈦層的厚度為400 AilOO人，所述金層的厚度為
2000 A士200 A。為達到上述目的，本發明還提供了一種晶片背面金屬起鍍層的製備方法，該方法包括步驟10 在晶片襯底層上旋塗光刻膠，並光刻、顯影形成背面金屬起鍍層圖案；步驟20 在晶片襯底層上剩餘的光刻膠和背面金屬起鍍層圖案上通過濺射的方法依次形成第一鈦層、鎢層、第二鈦層和金層；步驟30 將金屬電鍍至背面起鍍層，並用丙酮剝離光刻膠上的第一鈦層、鎢層、第二鈦層和金層，得到所需的除劃片道圖形之外的晶片背面金屬。上述方案中，步驟20中所述第一鈦層的厚度為400人±100 A，所述鎢層的厚度為5000 A±500 A，所述第二鈦層的厚度為400 A±100 A，所述金層的厚度為
2000 A±200 A。上述方案中，步驟30中所述用丙酮剝離光刻膠上的第一鈦層、鎢層、第二鈦層和金層，包括將光刻膠上的第一鈦層、鎢層、第二鈦層和金層的背面起鍍層金屬以及電鍍金屬用丙酮浸泡30分鐘，將光刻膠上的第一鈦層、鎢層、第二鈦層和金層剝離，然後依次用丙酮和乙醇清洗乾淨。(三)有益效果從上述技術方案可以看出，本發明具有以下有益效果本發明提供的這種氮化鎵微波單片集成電路中的背面金屬起鍍層結構及其製備方法，背面起鍍層金屬中的金屬鎢具有無縫隙地填充孔洞的特性，可以極大程度地減小背孔內壁的粗糙度，從而大大提高背面起鍍層金屬與正面布線層金屬的連通性；且鎢金屬的使用可減少金的用量，從而節省了成本；背面起鍍層金屬中的第一鈦層改善了鎢層與襯底層的粘附性，第二鈦層解決了金層與鎢層粘附性不好的問題。整個背面起鍍層金屬結構的製備方法可以通過一次性濺射完成，方法簡單，為整個GaN MMIC電路良好性能的實現奠定了堅實的基礎。
圖1為本發明包含背孔和正面需接地金屬PAD在內的背面起鍍層金屬結構示意圖；圖2為本發明濺射背面起鍍層金屬之前的背孔俯視圖掃描電鏡照片；圖3為本發明濺射背面起鍍層金屬之前的背孔側剖截面圖掃描電鏡照片；圖4為本發明濺射背面起鍍層金屬並且電鍍之後的背孔及金屬的側剖截面圖掃描電鏡照片；圖5為本發明用於驗證背面及正面金屬連通性的電流一電壓(I-V)曲線示意圖；圖6為本發明提供的氮化鎵微波單片集成電路中的背面金屬起鍍層結構的製備方法流程圖。
具體實施例方式為使本發明的目的、技術方案和優點更加清楚明白，以下結合具體實施例，並參照附圖，對本發明進一步詳細說明。圖1為本發明包含背孔和正面需接地金屬PAD在內的背面起鍍層金屬結構示意圖。如圖1所示，所述氮化鎵微波單片集成電路中的背面起鍍層金屬結構設置在經過盲孔刻蝕後的晶片背面的襯底層之上，包括第一 Ti層、設置在所述第一 Ti層上的W層、設置在所述W層上的第二 Ti層、以及設置在所述第二 Ti層上的Au層。由於孔中的襯底層已在背孔刻蝕過程中被去掉，所以孔底區域的第一 Ti層直接與晶片正面需要接地的金屬PAD即布線金屬層相連接。四層背面起鍍層金屬全部濺射完畢之後，再用電鍍軟金傳導層的方式將背面金屬加厚到所需厚度。(圖1中省略了最後這層電鍍層，且各層厚度並不是按比例畫出，僅為各層的結構示意圖)所述SiC或Al2O3襯底的厚度為90um左右；所述第一 Ti層的厚度為400 A左右； 所述W層的厚度為5000 A左右；所述第二 Ti層的厚度為400 A左右；所述Au層的厚度為 2000 A左右。圖2和圖3為本發明濺射背面起鍍層金屬之前的兩個背孔掃描電鏡照片，其中圖 2為背孔的俯視圖照片，圖3為背孔的側剖截面圖照片。如圖2和圖3所示，在濺射背面起鍍層金屬前的盲孔刻蝕過程中，由於盲孔深度相對直徑來說較大，刻蝕之後，在這種高深寬比的孔洞中，出現了由於刻蝕不均勻引起的規則不整的溝壑及凸起，導致孔內壁十分粗糙， 從而會影響接下來背面起鍍層金屬的濺射，有背面起鍍層金屬與正面布線層金屬連接不上的隱患，使正面本應接地的器件或PAD無法正常實現接地功能，大大影響了背孔的高連通性和成品率，最終導致GaN MMIC電路的性能大降甚至無法工作，亟待找到一種背面起鍍層金屬結構和製備方法來解決連通性低的問題，以提高成品率。圖4為本發明濺射背面起鍍層金屬並且電鍍之後的背孔及金屬的側剖截面圖掃描電鏡照片。如圖4所示，孔中的金屬依次為背面電鍍層金屬Au、背面起鍍層金屬結構Ti/ W/Ti/Au、正面布線層金屬Ti/Au。從圖4中可以看出，由於在背面起鍍層金屬中引入金屬鎢，無縫隙地填充了孔洞，極大程度地減小了背孔內壁的粗糙度，背面電鍍層金屬和正面布線層金屬形成了很好的連接，大大提高了背面和正面金屬的連通性。此外，為了改善金屬W 與SiC或Al2O3襯底層的粘附性，在濺射金屬W之前需要在襯底上先濺射一層金屬Ti以改善表面的接觸性能。同時，由於金屬W上需濺射金屬Au以利於後續電鍍金屬Au，在實驗中發現金屬W與金屬Au直接接觸時，金屬Au很容易脫落，而金屬Ti與金屬Au的接觸性能良好，這樣中間需要有一層金屬Ti來改善其接觸性能，這樣就形成了本發明的背面起鍍層金屬結構Ti/W/Ti/Au。實踐證明，採用此發明中的背面起鍍層金屬結構更加牢固，剝離過程中不易脫落，並且有很好的電氣性能。經採樣測試，採用此發明中背面起鍍層金屬結構和製備方法的晶片，背面和正面金屬的連通性達到90%以上，GaN MMIC整體電路的成品率大大提尚。圖5為本發明用於驗證背面及正面金屬連通性的電流一電壓(I-V)曲線示意圖。 通過連接正面金屬和背面金屬的I-V曲線就可得到其接觸電阻值，從而驗證其正背面金屬的連通性。圖5示出了 Ti/W/Ti/Au背面起鍍層金屬與正面布線層金屬的接觸電阻僅為2. 8 歐姆，正背面金屬的連通性能良好。
圖6為本發明提供的氮化鎵微波單片集成電路中的背面金屬起鍍層結構的製備方法流程圖。如圖6所示，所述氮化鎵微波單片集成電路中的背面起鍍層金屬結構的製備方法包括以下步驟步驟10 在晶片襯底層上旋塗光刻膠，並光刻、顯影形成背面金屬起鍍層圖案。步驟20 在晶片襯底層上剩餘的光刻膠和背面金屬起鍍層圖案上用磁控濺射臺通過濺射的方法依次形成第一 Ti層、W層、第二 Ti層和Au層背面起鍍層金屬結構。所述步驟20中不只是通過在顯影之後沒有光刻膠的背面金屬起鍍層圖案上濺射金屬形成所述背面起鍍層金屬結構，還需要在所述SiC或Al2O3襯底層上由光刻膠形成的圖案(通常為劃片道)上濺射背面起鍍層金屬結構。依次濺射形成厚度為400 A的第一 Ti層、 厚度為5000 A的W層、厚度為400 A的第二 Ti層以及厚度為2000 A的Au層。濺射所述第一 Ti層的功率在400W左右，電壓357V左右，電流1. 16A左右，腔體本底真空度為1 X 10_6mbar 左右，通入Ar氣後的腔體壓力為3. 4 X 10_3mbar左右，Ar氣的通入量為12sCCm左右，濺射時間在250s左右。濺射所述W層的功率在150W左右，電壓3IOV左右，電流0. 54A左右，腔體本底真空度為IXlO-6Hibar左右，通入Ar氣後的腔體壓力為6. 25X10"3mbar左右，Ar氣的通入量為ISsccm左右，濺射時間在1870s左右。濺射所述第二 Ti層的功率在400W左右，電壓357V左右，電流1. 16A左右，腔體本底真空度為IX IO-6Hibar左右，通入Ar氣後的腔體壓力為3. 4X 10_3mbar左右，Ar氣的通入量為12sCCm左右，濺射時間在250s左右。濺射所述 Au層的功率在400W左右，電壓498V左右，電流0. 82A左右，腔體本底真空度為1 X 10_6mbar 左右，通入Ar氣後的腔體壓力為5. 5 X IO-3Hibar左右，Ar氣的通入量為IOsccm左右，濺射時間在60s左右。步驟30 將背面起鍍層金屬電鍍至所需厚度後，用丙酮將光刻膠上的第一 Ti層、W 層、第二 Ti層和Au層進行剝離，得到所需的除劃片道圖形之外的晶片背面金屬。將光刻膠上的第一 Ti層、W層、第二 Ti層和Au層的背面起鍍層金屬和電鍍金屬用丙酮浸泡30min左右進行金屬的剝離，然後依次用丙酮和乙醇清洗乾淨即可。在晶片襯底層上沒有光刻膠的位置處就會形成的背面起鍍層金屬和電鍍金屬。以上所述的具體實施例，對本發明的目的、技術方案和有益效果進行了進一步詳細說明，所應理解的是，以上所述僅為本發明的具體實施例而已，並不用於限制本發明，凡在本發明的精神和原則之內，所做的任何修改、等同替換、改進等，均應包含在本發明的保護範圍之內。
權利要求
1.一種晶片背面金屬起鍍層結構，該結構設置在經過盲孔刻蝕後的晶片背面的襯底層之上，其特徵在於，該結構包括第一鈦層、設置在所述第一鈦層上的鎢層、設置在所述鎢層上的第二鈦層、以及設置在所述第二鈦層上的金層。
2.根據權利要求1所述的晶片背面金屬起鍍層結構，其特徵在於，所述第一鈦層的厚度為400 A±100人，所述鎢層的厚度為5000人士500 A，所述第二鈦層的厚度為400 A±100 A，所述金層的厚度為2000 A±200 A。
3.—種晶片背面金屬起鍍層的製備方法，其特徵在於，該方法包括步驟10 在晶片襯底層上旋塗光刻膠，並光刻、顯影形成背面金屬起鍍層圖案； 步驟20 在晶片襯底層上剩餘的光刻膠和背面金屬起鍍層圖案上通過濺射的方法依次形成第一鈦層、鎢層、第二鈦層和金層；步驟30:將金屬電鍍至背面起鍍層，並用丙酮剝離光刻膠上的第一鈦層、鎢層、第二鈦層和金層，得到所需的除劃片道圖形之外的晶片背面金屬。
4.根據權利要求3所述的晶片背面金屬起鍍層的製備方法，其特徵在於，步驟20中所述第一鈦層的厚度為400 A±100 A，所述鎢層的厚度為5000人±500 A,所述第二鈦層的厚度為400 AilOO人，所述金層的厚度為2000 A士200 A。
5.根據權利要求3所述的晶片背面金屬起鍍層的製備方法，其特徵在於，步驟30中所述用丙酮剝離光刻膠上的第一鈦層、鎢層、第二鈦層和金層，包括將光刻膠上的第一鈦層、鎢層、第二鈦層和金層的背面起鍍層金屬以及電鍍金屬用丙酮浸泡30分鐘，將光刻膠上的第一鈦層、鎢層、第二鈦層和金層剝離，然後依次用丙酮和乙醇清洗乾淨。
全文摘要
本發明公開了一種氮化鎵微波單片集成電路中的背面金屬起鍍層結構及其製備方法。所述金屬起鍍層結構澱積在晶片背面經過盲孔刻蝕後的SiC襯底層或Al2O3襯底層之上，與晶片正面需要接地的金屬PAD(通常由鈦/金金屬構成)連通，或者與其他元件進行電氣通路的連接，起鍍層採用磁控濺射臺濺射得到。本發明所採用的背面金屬起鍍層具有很好的穩定性和可靠性，與正面金屬的連通性極高，可以極好地彌補盲孔刻蝕過程所引起的晶片背面的不平整性，為濺射背面起鍍層的後續工藝——電鍍軟金傳導層打下良好的基礎，並且由此種背面金屬起鍍層所產生的附加串聯電阻較小，對提高電路整體性能起到很大的作用。
文檔編號H01L21/768GK102237339SQ20101016225
公開日2011年11月9日 申請日期2010年4月28日 優先權日2010年4月28日
發明者劉新宇, 龐磊, 羅衛軍, 陳曉娟, 魏珂 申請人:中國科學院微電子研究所