用於浮置柵極存儲單元的編程和擦除結構以及製造方法

2023-12-06 10:53:31 1

專利名稱：用於浮置柵極存儲單元的編程和擦除結構以及製造方法
技術領域：
本發明涉及半導體器件，更具體地，涉及可用於浮置柵極存儲單 元的半導體器件結構。
背景技術：
浮置柵極存儲器的一個期望特性是在控制柵極和浮置柵極之間具 有相對大量的電容耦合。在編程和擦除期間，對於給定的控制柵極偏 壓，這導致更大的電壓從控制柵極轉移到浮置柵極。由此，更大的浮 置柵極與控制柵極電容導致需要更低的電壓來實現編程和擦除和/或提 高編程和擦除速度。另一個期望的特性是該浮置柵極與控制柵極電容 變化小。如果該電容變化，則閾值電壓的範圍增加到擦除狀態。擦除 閾值電壓的寬分布會由於洩露導致讀取擦除位和編程擦除位的困難。 一種用來增加控制柵極與浮置柵極電容同時最小化其變化的技術，在 隔離區上利用蝕刻進入浮置柵極。這確實使得電容增加，但是仍然希 望進一步的改善。這種方法的缺點是隨著技術尺寸越來越小而很難按 比例縮小。
由此，需要改善了編程和擦除和/或降低了用於編程和擦除的電壓 的器件結構。


本發明以實例的方式示例並不限於附圖，在這些圖中相同的附圖
標記表示類似的元件，並且其中
圖l是在可用於製造根據本發明第一實施例的器件結構的處理階
段的器件結構的橫截面；
圖2是在圖1所示的處理階段之後的圖1的器件結構的橫截面； 圖3是在圖2所示的處理階段之後的圖2的器件結構的橫截面； 圖4是在圖3所示的處理階段之後的圖3的器件結構的橫截面；
圖5是在圖4所示的處理階段之後的圖4的器件結構的橫截面；
圖6是在圖5所示的處理階段之後的圖5的器件結構的橫截面；
圖7是在圖6所示的處理階段之後的圖6的器件結構的橫截面；
圖8是在圖7所示的處理階段之後的圖7的器件結構的橫截面；
圖9是處理階段的本發明的第二實施例的器件結構的橫截面；
圖10是在圖9所示的處理階段之後的圖9的器件結構的橫截面；
圖11是在圖10所示的處理階段之後的圖10的器件結構的橫截面；
圖12是在圖11所示的處理階段之後的圖11的器件結構的橫截面；
圖13是在圖10所示的處理階段之後的圖10的器件結構的橫截面並
作為本發明的第三實施例；和
圖14是在圖13所示的處理階段之後的圖13的器件結構的橫截面； 圖15是處理階段的作為本發明第四實施例的器件結構的橫截面； 圖16是在圖15所示的處理階段之後的圖15的器件結構的橫截面； 圖17是在圖16所示的處理階段之後的圖16的器件結構的橫截面； 圖18是在圖17所示的處理階段之後的圖17的器件結構的橫截面； 圖19是在圖18所示的處理階段之後的圖18的器件結構的橫截面； 圖20是在圖19所示的處理階段之後的圖19的器件結構的橫截面； 圖21是在圖20所示的處理階段之後的圖20的器件結構的橫截面； 圖22是在圖21所示的處理階段之後的圖21的器件結構的橫截面； 圖23是處理階段的作為本發明第五實施例的器件結構的橫截面； 圖24是在圖23所示的處理階段之後的圖23的器件結構的橫截面； 圖25是在圖24所示的處理階段之後的圖24的器件結構的橫截面； 圖26是在圖25所示的處理階段之後的圖25的器件結構的橫截面；圖27是在圖26所示的處理階段之後的圖26的器件結構的橫截面； 圖28是在圖27所示的處理階段之後的圖27的器件結構的橫截面； 圖29是在圖28所示的處理階段之後的圖28的器件結構的橫截面； 圖30是處理階段的作為本發明第六實施例的器件結構的橫截面； 圖31是在圖30所示的處理階段之後的圖30的器件結構的橫截面； 圖32是在圖31所示的處理階段之後的圖31的器件結構的橫截面；
和
圖33是在圖32所示的處理階段之後的圖32的器件結構的橫截面。
技術人員意識到，為了簡單和清楚示例了圖中的元件，且沒有必 要按尺寸繪製。例如，圖中一些元件的尺寸可以相對於其它元素放大， 以幫助提高本發明實施例的理解。
具體實施例方式
一方面，浮置柵極存儲單元具有浮置電極，該浮置電極中有兩個 浮置柵極層。蝕刻上層以在上層中提供輪廓線，同時保留下層不變。 控制柵極沿著浮置柵極的輪廓，以增大控制柵極和浮置柵極之間的電 容。兩層的浮置柵極可以是通過非常薄的蝕刻停止層隔開的多晶矽。 該蝕刻停止層足夠厚以能在多晶矽蝕刻期間提供蝕刻停止，但是又足 夠薄以被電耦合。因為蝕刻停止層薄，電子能夠在兩層之間移動。由 此上層的蝕刻沒有延伸到下層，但是為了達到連續導電層浮置柵極的 目的，第一和第二層具有電場效應。參考圖和隨後的描述可以更好地 理解這一點。
圖1示出了結構器件10，包括襯底12、隔離區14、遂穿電介質16 和浮置柵極層18，優選為多晶矽。除了浮置柵極層18的相對厚度比用 於常規多晶矽浮置柵極層的厚度小之外，這是常規的結構。在該實例 中厚度優選大約為500埃，這小於用於常規浮置柵極層的厚度。襯底12 優選為體矽襯底，但是也可以是SOI襯底和/或與只有矽不同的半導體材 料。利用形成溝槽的普通技術製造隔離區14並用電介質填充它，該電介質優選為氧化物，但也可以是其它電介質材料例如氮化物。
圖2示出了在浮置柵極層18上形成優選為氧化物的蝕刻停止層20 之後的器件結構IO。層20優選為大約15埃的生長氧化物。層20也可以 被沉積，並且可以是其它材料，例如氮化物。
圖3示出了形成優選為矽的浮置柵極層22之後的器件結構10。浮置 柵極層22優選與浮置柵極層18的厚度大約相同。
圖4示出了在隔離區14上方形成具有開口30和32的圖案化光刻膠 層26之後的器件結構10。這些開口30和32位於隔離區14的相對側。
圖5示出了通過開口30和32蝕刻了層22、 20和18之後的器件結構 10。該蝕刻首先通過優選為多晶矽的層22。化學藥劑改變，然後蝕刻 通過層20。然後蝕刻化學藥劑恢復到用來蝕刻通過層22的化學藥劑。 這將開口30和32延伸通過浮置柵極層18和22以及蝕刻停止層20。
圖6示出了形成在開口30和32之間具有開口34的圖案化光刻膠層 33之後的器件結構10。在該橫截面圖中開口34在隔離區14之間基本居中。
圖7示出了將通孔34刻蝕穿過停止在層20上的層22之後的器件結 構IO。蝕刻化學藥劑的變化導致開口34還延伸通過層20。如果想要將 開口34定義為亞光刻特徵，則代替利用圖案化的光刻膠33，可以圖案 化例如氮化物的硬掩模，且具有用側壁間隔物部分填充的開口。在本 領域，用側壁間隔物部分填充開口以製成更小開口的技術是很好理解 的。
圖8示出了形成電介質層36和控制柵極層3S之後的器件結構10。電 介質層36優選為常規的三層電介質氧化物-氮化物-氧化物層，其厚度大約為125到150埃。電介質層36用作浮置柵極存儲單元的控制柵極和浮 置柵極之間的層間電介質。控制柵極38優選為大約1000到2000埃厚的 多晶矽層。在形成該控制柵極層38之後，蝕刻其以形成實際的控制柵 極。形成實際控制柵極的該蝕刻沒有改變圖8示出的橫截面。由此，圖 8的所得結構是浮置電晶體的最終結構，其用作也是非易失存儲單元的 浮置柵極存儲單元。
該器件結構示出了控制柵極38增大了鄰近開口34中浮置柵極層22 的表面積，同時保留鄰接開口30和32中浮置柵極層18和22的表面積。 該層22的剩餘部分的側壁不僅提供了增大的電容，還提供了非常可重 復的增大電容。層22的厚度相對容易控制。層20很薄以使電子很容易 地穿過該結構。該氧化物與用作柵極電介質的氧化物具有不同的質量， 因此尤其是在通常使用的編程和擦除電壓下沒有阻擋電子。即使最高 質量的氧化物在15埃也具有滲漏。由此以比用於具有薄柵極氧化物的 電晶體更高的電壓，有大量的電子流過該氧化物。由此，在編程操作 期間積聚在浮置柵極層22中的電子可以自由地到達浮置柵極層18，為 了該目的，層20可以認為電透明。為了進一步增強，在圖5和圖6之間 的工藝中可以執行一個以上例如開口34的開口。更多例如開口34的開 口是有利的，因為這能進一步增加控制柵極與浮置柵極層的電容。
圖9示出了器件結構50，包括類似於襯底12的襯底52、類似於溝槽 14的溝槽54、類似於遂穿電介質16的遂穿電介質58和遂穿電介質58上 的類似於浮置柵極層18的浮置柵極層60。圖9描繪了一種常規結構，除 了浮置柵極層60與常規結構不一樣厚之外。浮置柵極層60優選為大約 500埃的厚度。在器件結構50中，隔離區54圍繞浮置柵極層60並在其上 延伸。
圖10示出了在浮置柵極層60上形成類似於蝕刻停止層20的蝕刻停 止層62和在蝕刻停止層62上形成類似於浮置柵極層22的浮置柵極層64 之後的器件結構50。示出了蝕刻停止層62在隔離區54的側壁上並在隔離區54上延伸。當作為氧化物生長時，蝕刻停止層不可能在溝槽54上 看到，但是對於沉積蝕刻停止層62例如沉積氮化物的情況示出了該刻 蝕停止層。
圖11示出了形成圖案化的光刻膠部分66和利用圖案化的光刻膠部 分66作為掩模蝕刻浮置柵極層64之後的器件結構50。這在浮置柵極層 64的剩餘部分和溝槽54之間留下了開口67和68。在從圖10到圖11的工 藝中，除被光刻膠66保護的部分外，層64的全部都移除了。
圖12示出了在移除了不在圖案化的光刻膠部分66之下的蝕刻停止 層62的部分，移除圖案化的光刻膠部分66，在浮置柵極層60上、在層 64的剩餘部分上方和在溝槽54的暴露部分上形成類似於層36的電介質 層69，以及在電質層69上形成類似於控制柵極層38的控制柵極層70之 後的器件結構50。隨後的蝕刻通過層70、 69、 64、 62和60，導致形成 類似於圖8結構的浮置柵極存儲單元結構。由此，圖12的器件結構是用 於存儲單元的最終器件結構。這示出了由於層64的刻蝕優先於形成控 制柵極層70，控制柵極層70具有鄰近浮置柵極層64的增大的表面。該 層64的剩餘部分的側壁不僅提供增加的電容，還提供非常可重複的增 加電容。層64的厚度相對容易控制。
圖13示出了在圖10之後形成的對於圖11的器件結構50的可選器件 結構71。通過進行圖10的浮置柵極層64上的各向異性蝕刻從隔離區54 側壁上的浮置柵極層64形成側壁間隔物72和73，器件結構71與圖11的 器件結構50不同。在蝕刻層64期間，自然地形成側壁間隔物72和73。 在圖13的器件結構71的情況下，在該蝕刻到達層62之後但是在移除這 些側壁間隔物72和73之前，停止蝕刻層64。在圖11的器件結構50的情 況下，繼續該蝕刻，從而側壁間隔物被移除。
圖14示出了在側壁間隔物72和73上形成類似於電介質層36的電介 質層76以及電介質層76上的浮置柵極層64和類似於控制柵極層38的控制柵極層74的剩餘部分之後的器件結構71。在該橫截面圖中，圖14示 出了完成的存儲器件。在這種情況下，側壁間隔物72和74成為存儲器 件的浮置柵極層的部分。這些側壁間隔物具有比水平尺寸大的垂直尺 寸，以便它們的存在具有增大控制柵極與浮置柵極層電容的優點。可 能的不利是難以控制這些側壁間隔物垂直尺寸，使得能夠增大控制柵 極與浮置柵極層電容的變化。
圖15示出了器件結構100，包括類似於襯底12的襯底112、類似於 隔離區114的隔離區114、類似於柵極電介質層16的柵極電介質層116、 類似於浮置柵極層18的浮置柵極層118、類似於蝕刻停止層20的薄蝕刻 停止層120和蝕刻停止層20上的犧牲層122。犧牲層122可以是氧化物或 氮化物或其它材料，但是是可以被選擇性蝕刻到蝕刻停止層120的材 料。在該實例中犧牲層具有與浮置柵極層118大約相同的厚度。其它厚 度也可以是有效的。
圖16示出了在犧牲層122上方並且在隔離區114之間的示出尺寸上 基本居中地形成圖案化的光刻膠部分123之後的器件結構100。
圖17示出了在利用圖案化的光刻膠部分123作為掩模蝕刻犧牲層 122之後的器件結構100。該蝕刻通過蝕刻停止層120停止。
圖18示出了在移除光刻膠部分124和形成共形的、優選為多晶矽的 浮置柵極層124之後的器件結構100。浮置柵極層124與浮置柵極層118
厚度大約一樣。
圖19示出了各向異性蝕刻之後的器件結構100，該各向異性蝕刻在 犧牲層122剩餘部分的側壁上從浮置柵極層124形成側壁間隔物126和 128。
圖20示出了在移除犧牲層122的剩餘部分使得側壁間隔物126和128自由地固定在蝕刻停止層120上之後的器件結構100。側壁間隔物 126和128的寬度主要由浮置柵極層124的厚度確定，其可以根據需要變 化。浮置柵極層124應該足夠厚，以便側壁間隔物126和128可以重複地
自由固定。
圖21示出了形成圖案化的光刻膠層129和浮置柵極層118之後的器 件結構IOO，圖案化的光刻膠層129在隔離區114上開口並蝕刻通過蝕刻 停止層120。
圖22示出了在移除圖案化的光刻膠層129、在蝕刻停止層120上方 和在隔離區114上方的開口中形成類似於電介質層36的電介質層130、 以及在電介質層130上方形成類似於控制層38的控制柵極層132之後的 器件結構IOO。圖22的該橫截面描繪了完成的浮置柵極存儲器單元結 構。形成存儲單元的浮置柵極材料部分的側壁間隔物126和128，由此 提供了用於增加控制柵極與浮置柵極層電容的結構，該結構同時還在 隔離區上的區域中沿著浮置柵極層的側壁保持增加的電容。如果光刻 能力允許，通過在隔離區114之間的蝕刻停止層120上留下一個以上的 浮置柵極層123的部分，可以形成類似於側壁間隔物126和128的另外側 壁間隔物。
圖23示出了器件結構140，其具有類似於襯底12的襯底142、類似 於隔離區14的隔離區144、類似於柵極電介質層16的柵極電介質層146、 類似於浮置柵極層18的浮置柵極層148、和浮置柵極層148上的犧牲層 150。犧牲層150優選為氧化物，但是也可以是其它材料，例如氮化物。 犧牲層150可以被選擇性地蝕刻到浮置柵極層148。在浮置柵極層148為 多晶矽的優選情況下，氧化物或氮化物作為犧牲層150都是有效的。犧 牲層優選與浮置柵極層148的厚度大約相同。
圖24示出了形成圖案化的光刻膠部分152以及利用圖案化的光刻 膠部分152作為掩模蝕刻通過犧牲層150以留下隔離區144之間的部分犧牲層150之後的器件結構140。該犧牲層150的剩餘部分在圖24的橫截 面中示出的尺寸中基本在隔離區144內部之間。
圖25示出了在移除圖案化的光刻膠部分152以及在浮置柵極層148 和犧牲層150的剩餘部分上形成浮置柵極層154之後的器件結構140。在 浮置柵極層154為多晶矽的優選情況下，浮置柵極層154是共形的，以 便在剩餘部分犧牲層150上方浮置柵極層154的部分更高。
圖26示出了在應用化學機械拋光(CMP)工藝以留下浮置柵極層 154具有其上表面與剩餘部分犧牲層150的上表面相平之後的器件結構 140。用這種方式迸行的CMP工藝導致犧牲層150剩餘部分的上表面露出。
圖27示出了移除犧牲層150的剩餘部分之後的器件結構140。這在 浮置柵極層154中留下了開口 155。在該橫截面示出的方向上開口 155在 隔離區144之間基本居於中間。
圖28示出了在隔離區144上方形成具有開口的圖案化光刻膠層156 以及在那些開口中蝕刻通過浮置柵極層154和浮置柵極層148之後的器 件結構140。
圖29示出了在隔離區144上方的開口中和在開口155中形成電介質 層158以及形成控制柵極層156、 160之後的器件結構140。電介質層158 類似於電介質層36。作為橫截面，圖29描繪了完整的存儲器件，該器 件由於開口155的原因具有增大的控制柵極與浮置柵極層電容，同時在 隔離區144上方的開口中保持增大的電容。
圖30示出了器件結構170，包括類似於襯底12的襯底172、類似於 隔離區54的隔離區174、類似於柵極電介質層58的柵極電介質層176、 類似於浮置柵極層60的浮置柵極層178、浮置柵極層178上的犧牲層180和犧牲層180上的圖案化光刻膠部分182。光刻膠部分182在隔離區174 之間，並且在橫截面圖中基本居中。犧牲層180優選為氧化物，但也可 以是其它材料例如氮化物。犧牲層180應該能夠相對於浮置柵極層178
被選擇性蝕刻。
圖31示出了利用光刻膠部分182作為掩模蝕刻犧牲層180以及在隔 離區174、浮置柵極層178和犧牲層1S0的剩餘部分上方形成浮置柵極層 184之後的器件結構170。優選浮置柵極層184為多晶矽，該多晶矽共形 沉積但是示出為平面的。這是因為犧牲層180的剩餘部分和隔離區174 的邊的接近具有致使共形沉積層顯現出平面狀的效果。如果該接近更 大，那麼浮置柵極層184可以顯示為共形，只要其足夠厚這不是問題。 優選與犧牲層180的剩餘部分的高度一樣厚。
圖32示出了應用CMP工藝之後的器件結構170。這導致相對平坦的 表面，以便浮置柵極層184的高度與犧牲層180的剩餘部分的高度一樣， 並且與隔離區174的上表面相平。這使得犧牲層180的剩餘部分的上表
面露出。
圖33示出了移除犧牲層180的剩餘部分以形成開口186、在開口186 中和在浮置柵極層184上形成類似於電介質層36的電介質層188、以及 在電介質188上形成類似於控制柵極層38的控制柵極1卯之後的器件結 構170。在該橫截面圖中描繪了完整的存儲單元。由於控制柵極190在 開口186中，所以該存儲單元具有增大的電容。
圖33的開口186和圖29的開口155的側壁基本垂直，這更有利於利 用開口增大電容。如果開口186和155的側壁的斜面導致開口186和155 在上面比在下面更大，那麼由於用控制柵極填充開口186和155，將幾
乎不增加電容。
在上文的說明中，已參考具體實施例描述了本發明。然而，本領域的普通人員就可意識到，在不偏離如在下面權利要求中提出的的本 發明的範圍的情況下，可以做不同的修改和變化。例如，描述了某些 材料和厚度，這些也可以改變。此外，在許多情況下，在隔離區內部， 可以增加造成提供增加的電容的特徵的數目。從而，該說明和圖認為 是說明性的而不是限制性的意思，並且所有這些修改意指包含在本發 明的範圍之內。
上面已關於具體實施例描述了益處、其它優點和問題的解決方案。 然而，該益處、優點、問題的解決方案和其它可以導致任何益處、優 點或來產生或成為更顯著的解決方案的任何要素(多個)，不可以解 釋為一些或全部權利要求的關鍵的、必須的或本質的特徵或要素。如 這裡使用的，術語"包括"或其任何其它的變化，意指覆蓋非唯一包 括，以便包括一系列要素的工藝、方法、產品或設備不是僅包括那些 要素，而是可以包括未明確列出的或上述工藝、方法、產品或設備所 固有的其它要素。
權利要求
1. 一種用於形成浮置柵極器件的方法，該方法包括提供半導體襯底；在所述半導體襯底上方形成柵極電介質層；在所述柵極電介質層上方形成第一浮置柵極層；在所述第一浮置柵極層上方形成第二浮置柵極層；在所述第二浮置柵極層上方形成圖案化的掩模層；利用所述圖案化的掩模層移除一部分所述第二浮置柵極層；在所述第二浮置柵極層和所述第一浮置柵極層上方形成層間電介質層；和在所述層間電介質層上方形成控制柵極層。
2. 如權利要求l所述的方法，迸一步包括在所述第一浮置柵極層上方形成蝕刻停止層，其中在所述蝕刻停 止層上方形成所述第二浮置柵極層。
3. 如權利要求2所述的方法， 20埃範圍的厚度。
4. 如權利要求2所述的方法，第二浮置柵極層之間基本電透明。
5. 如權利要求2所述的方法， 氧化物中之一。其中所述蝕刻停止層具有約15至其中所述蝕刻停止層在所述第一和其中所述蝕刻停止層包括氮化物或
6.如權利要求l所述的方法，其中利用圖案化的掩模層移除一部 分所述第二浮置柵極層在所述第一浮置柵極層上方留下所述第二浮置 柵極層的多個分離部分。
7. 如權利要求l所述的方法，其中所述浮置柵極器件是自對準浮 置柵極器件。
8. 如權利要求l所述的方法，其中所述第一浮置柵極層和第二浮 置柵極層具有基本不同的蝕刻選擇性。
9. 如權利要求l所述的方法，其中所述第一浮置柵極層包括多晶矽，並且所述第二浮置柵極層包括金屬。
10. 如權利要求1所述的方法，其中利用圖案化的掩模層移除該部分的第二浮置柵極層導致所述浮置柵極和所述控制柵極之間的耦合 增加。
11. 如權利要求1所述的方法，其中所述襯底包括隔離區，以及 其中該方法進一步包括在所述隔離區上方形成通過所述第一和第二柵 極電介質層的開口。
12. 如權利要求l所述的方法，其中形成圖案化的掩模層包括在所述第二浮置柵極層上方形成掩模層； 在所述掩模層中形成開口；在所述掩模層中的開口內形成間隔物，其中所述開口對應於亞光 刻特徵。
13. 如權利要求12所述的方法，其中利用所述圖案化的掩模層移 除該部分的第二浮置柵極層包括移除由所述掩模層中的所述開口限定 的所述第二浮置柵極層的亞光刻部分。
14. 一種用於形成浮置柵極器件的方法，該方法包括 提供半導體襯底；在柵極電介質層上方形成第一浮置柵極層；在所述第一浮置柵極層上方形成蝕刻停止層；在所述蝕刻停止層上方形成第二浮置柵極層；在所述第二浮置柵極層中形成開口，該開口延伸到蝕刻停止層；在所述第二浮置柵極層上方和所述第一浮置柵極層上方的開口內形成層間電介質層；和在所述層間電介質層上方形成控制柵極層。
15. 如權利要求14所述的方法，其中在所述第二浮置柵極層中形 成所述開口包括延伸所述開口通過所述蝕刻停止層以暴露出一部分所 述第一浮置柵極層。
16. 如權利要求14所述的方法，其中在所述第二浮置柵極層中形 成所述開口包括形成多個開口，以及其中在所述多個開口內形成所述 層間電介質層。
17. 如權利要求14所述的方法，其中所述蝕刻停止層具有約15 至20埃範圍內的厚度。
18. 如權利要求14所述的方法， 和第二浮置柵極層之間基本電透明。
19. 如權利要求14所述的方法， 或氧化物中之一。
20. 如權利要求14所述的方法， 浮置柵極器件。其中所述蝕刻停止層在所述第其中所述蝕刻停止層包括氮化物其中所述浮置柵極器件是自對準
21.如權利要求20所述的方法，其中所述自對準浮置柵極器件包 括隔離區，其中在兩個隔離區之間形成所述第二浮置柵極層中的開口。
22. 如權利要求14所述的方法，其中所述襯底包括隔離區，以及 其中該方法進一步包括在所述隔離區上方形成通過所述第一和第二柵 極電介質層的開口。
23. —種用於形成浮置柵極器件的方法，該方法包括提供具有隔離溝槽的半導體襯底、在所述隔離區之間的所述半導 體襯底上方的柵極電介質層、和在所述隔離區之間的柵極電介質層上方的第一浮置柵極層；在所述第一浮置柵極層上方形成蝕刻停止層； 在所述蝕刻停止層上方形成第二浮置柵極層；移除一部分所述第二浮置柵極層，以暴露出所述第一浮置柵極層 上方的一部分所述蝕刻停止層；在所述第二浮置柵極層和第一浮置柵極層上方形成層間電介質 層；禾口形成覆蓋所述層間電介質層的控制柵極層。
24. 如權利要求23所述的方法，其中所述隔離區在所述第一浮置 柵極層的頂表面的上方延伸。
25. 如權利要求24所述的方法，其中移除所述部分第二浮置柵極 層包括所述第二浮置柵極層的各向異性蝕刻。
26. 如權利要求25所述的方法，其中所述各向異性蝕刻導致鄰接 隔離區側壁的所述第二浮置柵極層的間隔物部分。
27. 如權利要求25所述的方法，其中所述各向異性蝕刻導致鄰接 所述隔離區側壁的第二浮置柵極層的間隔物部分和在所述間隔物部分 之間的所述第二浮置柵極層的剩餘部分。
28. 如權利要求24所述的方法，其中移除所述部分第二浮置柵極 層導致在所述隔離區之間的所述第二浮置柵極層的剩餘部分。
29. 如權利要求24所述的方法，其中所述蝕刻停止層在所述第一 和第二浮置柵極層之間基本電透明。
30. —種浮置柵極器件，包括 襯底；覆蓋所述襯底的柵極電介質； 覆蓋所述柵極電介質的第一浮置柵極；覆蓋所述第一浮置柵極的第二浮置柵極，其中所述第二浮置柵極 包括在所述第一浮置柵極上方的多個分離部分；在所述第二浮置柵極的多個分離部分中的每一個和所述第一浮置 柵極之間的蝕刻停止層；覆蓋所述第一浮置柵極的分離部分和所述第一浮置柵極的層間電 介質；和覆蓋所述層間電介質的控制柵極。
31. 如權利要求30所述的浮置柵極器件，其中所述襯底進一步包 括隔離區，並且其中所述第一浮置柵極的多個分離部分位於所述隔離 區之間。
32. 如權利要求31所述的浮置柵極器件，其中所述第一浮置柵極 的多個分離部分中的至少一個與隔離區的側壁相鄰。
33. 如權利要求30所述的浮置柵極器件，其中所述蝕刻停止層在 所述第二浮置柵極的多個分離部分中的每一個和所述第一浮置柵極之 間基本電透明。
34. 如權利要求30所述的浮置柵極器件，其中所述蝕刻停止層具 有約15至20埃範圍內的厚度。
全文摘要
一種浮置柵極存儲單元(10)具有浮置柵極，在該浮置柵極中有兩個浮置柵極層(18、22)。蝕刻上層(22)以在上層(22)中提供輪廓，同時留下下層(18)未改變。控制柵極(38)沿著浮置柵極(22)的輪廓以增加它們之間的電容。浮置柵極的兩個層(18、22)可以是由很薄的蝕刻停止層(20)隔開的多晶矽。該蝕刻停止層(20)足夠厚以在多晶矽蝕刻期間提供蝕刻停止但優選足夠薄以電透明。電子能夠在兩個層(22、18)之間容易移動。由此上層(22)的蝕刻沒有延伸到下層(18)中，但為了浮置柵極是連續的導電層，第一(18)和第二層(22)具有電性效應。
文檔編號H01L21/336GK101432858SQ200580031541
公開日2009年5月13日 申請日期2005年8月15日 優先權日2004年9月17日
發明者克雷格·T·斯維夫特, 高裡尚卡爾·L·真達洛雷 申請人:飛思卡爾半導體公司