存儲單元構件及生產方法

2023-11-10 09:24:32

專利名稱：存儲單元構件及生產方法
技術領域：
本發明涉及具有磁阻存儲部件的存儲單元構件及其生產方法。
由於MRAM存儲部件的分層結構，就可以對GMR存儲部件與TMR存儲部件之間的性能作出區別。GMR存儲部件至少有兩個鐵磁層以及設於它們之間的一個非磁的導電層，因此，GMR存儲部件以具有CMR效應(GMR大磁阻)而著稱，其中，GMR存儲部件的電阻取決於這個鐵磁體層中的磁化是平行的還是非平行的。
TMR存儲部件(TMR隧道磁阻)至少有兩個鐵磁體層以及設於它們之間的一個絕緣的非磁性層。該絕緣層設計得非常之薄，因而在兩個鐵磁體層之間能生成隧道電流。這兩個鐵磁體層具有磁阻效應，是由通過設於這兩個鐵磁體層之間的絕緣的非磁性層的自旋極化隧道電流生成的。TMR存儲元件的電阻取決於這兩個鐵磁體層的磁化是平行的還是非平行的。


圖1示出了根據現有技術的MRAM存儲器的一個存儲單元陣列。該單元陣列有大量金屬的寫入/讀出線或曰字線與位線，這些字線與位線排列在各自的上方並相互垂直，在處於相互交跨並且導電連接的兩條寫入/讀出線之間的每個位之中有磁阻存儲元件。信號被送至字線或位線，由於電流在其中流過，給出足夠的場強，產生的磁場使存儲部件感應。與DRAM存儲器相比，這些MRAM存儲器的特色是各個存儲部件不要求選擇電晶體，卻可直接與字線及位線連接。MRAM存儲器(MRAM磁阻隨機存取存儲器)是存儲密度或存儲器量非常高的永久可讀性的存儲器，這是通過使大量的單元陣列，即大量的存儲部件層片相互在各層的上面堆棧而實現的。
德國專利申請199 085 18.8描述了一個MRAM存儲單元構件及其生產方法。
圖2示出了根據現有技術的這種類型的存儲單元構件的橫截面圖。該MRAM存儲器具有一個單元陣列和用於與存儲在於該單元陣列中的存儲部件連接的一個連接區或外圍區。存儲單元陣列中的磁阻存儲元件，例如TMR存儲元件，以網格的形式分布在一個平面內並置入設置在第一連接線KL1與第二連接線KL2之間。第一連接線KL1布設在介質層如用二氧化矽製成的層中。第二連接線KL2同樣布設在一個介質層如用二氧化矽製成的層中。由於有一個氧化層，存儲元件相互間也是電絕緣的。這層氧化物直接與下面的連接線KL1連接。在圖2所繪的MRAM存儲器中，連接線實質上是銅的。
連接是由通過連接區中的連接孔的連接線實現的。連接孔通過金屬的通孔與連接線KL1及KL2連接。用金屬製成的通孔有一個用TaN/Ta製成的中間層或套筒，用作連接層和擴展阻擋器。連接線KL1與KL2也有這種類型的TaN/Ta層或套筒。而且，連接線KL1在其下面上有一個氮化矽層，起到銅製連接線KL1對於其下面的氧化物層的擴散阻擋層的作用。
但是，根據在圖2中繪出的現行技術的MRAM存儲器有多個缺陷。連接線KL1並未被擴散層完全包裹或密封。銅製的連接線KL1處於與由其上的氧化物形成的金屬互化介質的直接接觸中。因此，銅能夠擴散到金屬互化介質中。銅向金屬互化介質或氧化層的擴散使介質層退化並使該介質層的導電性上升。而且，銅原子橫向擴散到存儲元件中並且存儲元件中的原子成分(如Fe，Co，Ni)從存儲元件中擴散出來而進入金屬互化介質。這會導致存儲器的漂移，並且在最嚴重的情況下使MRAM存儲器完全失效。
圖3示出了在圖2中給出的常規MRAM存儲器的單元陣列中的存儲元件的放大圖。如一個TMR存儲元件，該磁阻存儲元件包括由一個絕緣層相互隔開的至少兩個鐵磁體層(FM)。而且，存在一個鉭層，用於與兩根連接線KL1與KL2連接。該鉭層的鉭(Ta)在鐵磁體層(FM)與用銅製成的連接線KL之間形成擴散阻擋層。
但是，對於該常規的存儲單元構件而言，一個缺點是，存儲元件邊緣的鐵磁體層FM與銅製的第一連接線KL1相互之間僅由一個介質氧化物層隔離。鐵磁體層含有Fe，Ni，Co，Mn，Gd，以及/或者Dy，並且通常其厚度為2nm至20nm。兩個與存儲元件連接的鉭層也比較薄，因此兩個鐵氧體層與連接線KL1及KL2之間的距離就比較短。金屬互化介質由二氧化矽組成，不會對擴散到鐵磁體層中的銅形成擴散阻擋層，也不會對從鐵磁體層(FM)擴散到金屬互化介質以及連接線KL1與KL2的鐵，鎳，鈷，鉻，錳，釓或鏑形成擴散阻擋層。因此，存儲元件會由於銅向其中擴散而嚴重退化。銅的擴散導致存儲元件的磁阻效應以及開關性能的變化。在存儲器生產期間出現的250至450℃的加工溫度下，由二氧化矽製成並且其中埋置著存儲元件的金屬互化介質既不會對銅也不會對存儲元件中存在的鐵磁性成分形成有效的擴散阻擋層。
本發明提供了一種存儲單元構件，具有至少一個磁阻元件層的存儲單元陣列，每個存儲元件層與第一連接線連接，第一連接線布設在第一介質層中，並且每個存儲單元層均與第二連接線連接，第二連接線布設在第二介質層中，在存儲單元構件中，在第一連接線，第二介質層與存儲元件間有一個擴散阻擋層。
更可取的是，存儲元件是TMR存儲元件，每個元件有兩個鐵磁性層，並且在這兩個鐵磁性層之間有一個絕緣的非磁性層。
在本發明的存儲單元構件的一個可供選擇的實施例中，存儲元件是GMR存儲元件，每個元件有兩個鐵磁性物質層，並且在這兩個鐵磁性層之間布設一個導電的，非磁性層。
更可取的是，每個存儲元件均穿過連接擴散阻擋層與連接線連接。
更可取的是連接擴散阻擋層用鉭製成。
更可取的是，設於第一連接線與第二介質層之間的擴散阻擋層還阻止存儲元件層與第一連接線之間的相互擴散。
在根據本發明的存儲單元構件的一個優選實施例中，設於基片上的第一連接線通過第二擴散阻擋層的第三介質層隔開。
在根據本發明的存儲構件的特別優選的實施例中，擴散阻擋層由氮化矽製成。
最為可取的是，連接線實際上是銅的。
在一個優選實施例中，介質層由二氧化矽製成。
本發明還提供了用於生產存儲單元構件的方法，包括下列步驟在半導體基片的存儲單元陣列中的第一介質層中進行第一連接線的澱積與成圖，在存儲單元陣列中進行磁阻存儲元件的澱積與成圖，在存儲單元陣列中進行擴散阻擋層的澱積與成圖，在存儲單元陣列的第二介質層中進行第二連接線的澱積與成圖。
最好是矽基片的半導體基片1含有CMOS型或雙極型(FEOL)集成電路，如果合適，還有一、兩個連線平面。為了與置於半導體基片1中的電路連接，在二氧化矽層4中形成一個帶有套桶層3的通孔或通路孔2，二氧化矽層4復蓋著半導體基片1。第一氮化矽層5的作用就像在金屬互化介質6的活性離子腐蝕(RIE)期間在其上的腐蝕終止層並用作擴散阻擋層。金屬互化介質6由二氧化矽製成。所提供的另一個氮化矽層7用於連續波紋腐蝕(sub-sequent Damascene etch)的腐蝕終止。氮化矽層7被連接區中的抗蝕掩模8復蓋，並且是在光刻工序之後進行的，在存儲單元陣列中氮化矽層7與二氧化矽層6通過活性離子腐蝕RIE腐蝕掉，氮化矽層5用作腐蝕終止層。對於下面的氮化矽層5，腐蝕是各向異性地，有選擇地進行的。
接著，用PVD(物理蒸發澱積)工藝澱積由Ta/TaN製成的套筒層9。首先澱積一個TaN層，然後是Ta層，以形成一個Ta/TaN雙層。圖4c示出了最後形成的工藝狀態。
在另一道加工工序中，用PVD來澱積銅。由於只有分立的，小於1的低高寬比的波紋(Damascene)溝道被用於本發明的MRAM存儲單元構件，因此一次PVD處理就足以填充這些溝道。高寬比表示一條溝道的高度與寬度之比。在一個可供選擇的實施例中，用到了電鍍。接著，對形成用於與存儲元件連接的第一連接線的澱積銅10進行精整，以便增大物理密度。在實施連續的化學機械工藝步驟CMP之前，為消除對銅的削弱作用，即消除細小空洞的聚集，這是必要的，否則，就會對拋光的銅表面的質量以及TMR存儲元件的質量有不利的影響。在連續的化學機械拋光工序(CMP化學機械拋光)中，氮化矽層7上敷設的過量的銅及套筒層被去除。圖4d示出了最後的結果狀態。用於去掉銅與含有Ta/TaN的套筒材料的多階段的化工機械拋光工序CMP由氮化矽層7來終止。銅層10的經過拋光的銅表面的粗糙度最好不要超過4至8埃(Angstrom)。
在下一工序中，存儲器構件層，如鉭制的連接擴散阻擋層，是在整個表面上澱積的。圖4e示出了加工結果狀況。澱積應在各獨自的澱積操作之間沒有換氣的真空系統中進行，即PVD或IBB，在圖4e中，所用的五個存儲器層片用參照符11a至11e表示。
然後，利用PECVD工藝在分為5層的存儲元件層11a至11e上澱積二氧化矽層12，以便生成一個硬模，用於後續的存儲元件成圖。該硬模的厚度近於其下面的5層的存儲元件層厚度的二至三倍。利用耐蝕掩模13對該二氧化矽製成的硬模12進行腐蝕。有了硬模12，就能夠在TMR存儲元件上形成更陡的側面，以便後續的隔離層腐蝕，就能夠用氮化矽完全填充TMR間隙，就能夠完全地用擴展阻擋層密封存儲元件，並在銅的內部連接被暴露之前利用O2等離子體去除耐蝕層，即避免銅的內部連接的氧化。在硬模12的腐蝕進行之後，耐蝕層13被分解或消除。最後，進行RIE腐蝕，以便有選擇地對該硬模進行多層的存儲元件成圖。圖4g示出了最後的加工狀況。
最後，通過PE-CVD進行氮化矽的澱積，其厚度足以完全填充存儲元件11a至11e之間的空隙。圖4h示出了所澱積的氮化矽14。
在另一道工序中，根據二氧化矽與銅，對澱積的氮化矽非均勻地並有選擇地進行腐蝕，以便形成隔離層15。在根據第一工藝變型製作的存儲單元構件中，隔離層15接著建立擴散阻擋層。接近50nm厚的另一氮化矽層16被澱積在圖4i中所示的結果結構上，作為對波紋腐蝕的腐蝕終止層。氮化矽層16被另一二氧化矽層17復蓋，層17要進行化學機械拋光。圖4j示出了結果結構。
接下來進行非均勻腐蝕，這一腐蝕是根據氮化矽而有選擇的，是利用等離子腐蝕而對二氧化矽層17進行的。要用到光刻膠掩模。光刻膠掩模18事後要被消除或剝去。
在另一工序中，二氧化矽與銅通過溫和的低能工藝對氮化矽層16有選擇地進行腐蝕，以便把回濺到二氧化矽腐蝕側面上的銅降至最少。圖41示出結果加工狀況。
在另一腐蝕工序中，敷設在存儲元件上的二氧化矽層12被腐蝕掉，最為可取的是以不均勻的方式進行腐蝕。這一內腐蝕是一種自對準腐蝕，即只在存儲元件11所處的位置進行腐蝕。內腐蝕導致相對於存儲元件11的自對準連接表面的形成。圖4m示出了結果工藝狀況。所獲的波紋(Damaecene)結構根據PVD工藝Ta/TaN套筒層19以及足夠厚的銅層20來填充。然後對澱積銅進行精整以便增大物理密度。圖4n示出了該結果結構。
最後，澱積的銅與澱積套筒層通過兩個階段的化學機械拋光工序(CMP)被局部地去除，獲得如圖4o中所示的結構。
圖4p示出了通過第一工藝變型所生產的存儲單元陣列中的存儲元件11的詳圖。存儲部件11包括兩個鐵磁體層11b，11d，由敷設在它們之間的一個絕緣的、非磁性層11c隔開。在由銅組成的第一連接線10與由銅組成的第二連接線20之間有用鉭製成的連接擴散阻擋層11a，11f，並且布設在套筒層19，和TMR存儲部件中。具有連接擴散阻擋層11a，11f的TMR存儲部件11完全被由氮化矽製成的擴散阻擋層15包裹。而且，擴展阻擋層15把由銅製成的連接線10與由二氧化矽製成的金屬互化介質17隔開。擴展阻擋層抑止銅向金屬互化介質17的擴散。而且，擴散阻擋層15抑止存儲部件11的鐵磁性層11b，11c與第一連接線10之間的相互擴散。因此，由於擴散引起的金屬互化介質17的衰退與存儲部件11的衰退均被擴散阻擋層15防止。
圖4p示出了存儲部件的最簡單的層片結構。用於優化與穩定磁性的其他輔助層未示出。
圖4o中所示的存儲單元構件僅為一個單層的結構。然而，對於多層的存儲部件11而言，利用接下來的工序把一個層片置於另一層片的上面是可行的，因此在MRAM存儲器中可以實現高存儲容量。對於這種類型的多層的存儲單元陣列，可以藉助于波紋多層連接來實現連接。
正如從圖4n中所能見到的，第一連接線10被擴散阻擋層5，9，15完全密封。由氮化矽製成的擴散阻擋層5與由TaNiTa製成的阻擋層9防止了銅向它們下面的二氧化矽介質層4的擴散。擴散阻擋層15防止銅向存儲部件11的擴散以及向上面的介質層17的擴散，即向存儲單元陣列的該區中的金屬互化介質的擴散。電氣接觸是由穿過貫通接觸器的第一連接線10作出的。第二連接線20是通過包裹貫通接觸器(未示出)的貫通連接線經由金屬連線而實現電氣連接的。
圖5a至g示出用於生產本發明的存儲單元構件的另一工藝變型。一開始的工序是象在圖4中所示的第一生產變型中所展示的那樣進行的。圖5a至e與第一工藝變型的圖4a至e對應。
正如在圖5f中所示，在第二工藝變型中，存儲部件層11a-11e在被採用之後通過利用光刻膠掩模21進行腐蝕的方式進行成圖。然後掩模21以剝離的方式被消除。圖5g示出了得到的工藝狀況。
接著，正如能在圖5h中見到的那樣，氮化矽層22和二氧化矽層23在圖5g中所示的結構上澱積。
然後兩個澱積層22與23進行化學機械拋光工序，於是形成在圖5j中所示的結構。
然後，存儲單元陣列被抗腐蝕掩模24復蓋，並且氮化矽層22通過在存儲器外圍區或連接區進行的RIE腐蝕而被消除。所獲結果即為圖5k中所示的結構。
光刻膠掩模被消除並且進行清潔工序之後，首先，通過PECVD來澱積氮化矽層25和二氧化矽層26。利用化學機械拋光CMP對包裹的二氧化矽層26進行平整，獲得圖5L中所示的結構。
接著，將光刻膠掩模27施於二氧化矽層26之上進行成圖。所獲即為圖5m中所示的結構。
在另一工序中，根據氮化矽與鉭對二氧化矽層26有選擇地進行腐蝕。圖5n示出了所獲的構件。
最後，光刻膠掩模27被再次消除，並且氮化矽層25根據二氧化矽鉭與銅，在暴露區中通過RIE腐蝕法被有選擇地消除。結果，存儲單元陣列中的存儲部件11以及用於連接線10的連接端子得以暴露。圖5o中所示的結構首先用套筒層28然後用銅層29通過PVD工藝加以復蓋。然後對銅層29另以精整。圖5p示出了所獲的結構。
在另一工序中，利用終止於套筒層28的化學機械拋光工序CMP將過量的銅清除。最後，利用終止於二氧化矽層17的另一化學機械拋光工序CMP將套筒層28消除，獲得圖5q中所示的結構。
正如在圖5q中所能見到的，第一連接線10通過由氮化矽組成的擴散阻擋層22與由二氧化矽組成的金屬互化物介質27隔離，因此，銅就不會向介質27擴散。而且，擴散阻擋層22防止了各存儲部件層11與連接線10之間的相互擴散。
圖6a至n示出了用於生產本發明的存儲單元構件的第三工藝變型。一開始的各道工序與在圖4和5中所示的繪出的兩項工藝對應。圖6a於f與已經加以描述的這兩個工藝變型的圖4a至e與圖5a至e對應。圖6g和h與已在圖5f和g中示出的第二工藝變型的工序對應。
正如在圖6i中所能見到的，在用於生產本發明的存儲單元構件的第三工藝變型中，在已成圖存儲部件11上澱積一個二氧化矽層，然後在不用光掩模的情況下利用不均勻腐蝕工序進行深腐蝕，以形成包裹存儲部件11的空隙30。
氮化矽層31的澱積在另一工序中進行，獲得如圖6j中所示的結構。
接著，二氧化矽層32被澱積並經歷化學機械拋光，獲得圖6L中繪出的結構。
光掩模33被用於平滑的二氧化矽層32上，並且二氧化矽層32通過光掩模33被有選擇地腐蝕。接著光刻膠掩模33被消除。最後，在另一腐蝕工序中，根據二氧化矽和銅，有選擇地進行氮化矽腐蝕，獲得圖6n中所示的結構。
最後，通過濺射的方式用一個含Ta/TaN的套筒雙層將該結構復蓋，接著用銅復蓋該套筒雙層，然後對銅進行精整。最後，銅層35及其下面的套筒層34通過化學機械拋光加以清除，獲得圖6p中所示的結構。
正如在圖6p中所能見到的，銅製的連接線10通過擴散阻擋層7與其上面的金屬互化層32隔離，以防止銅向介質層32擴散。擴散阻擋層5與套筒9還防止銅向介質層4擴散。
如圖5與6中所示，與前兩個工藝變型生產的存儲單元構件相比，根據工藝變型3生產的的存儲單元構件有缺點，氧化物隔離層30不能防止存儲部件與第一連接線10之間的相互擴散。另一方面，如圖6中所示的第三工藝變型比工藝變型2有優勢，這是一個相當簡單的生產工藝，不包括任何要求嚴格的CMP工序，在外圍區進行氮化矽深腐蝕期間不要求用附加掩模來保護存儲部件的單元陣列(圖5k)。
結合圖4描述的第一工藝變型，除防止擴散現象外，還體現出其他優勢。平版印製掩模能夠確保在外圍區進行貫通腐蝕以及在存儲單元陣列中為上部的布線進行溝道腐蝕期間存儲部件11的側面不被復蓋，而該第一工藝變型不需要附加的平版印製掩模，也不會因後續的金屬澱積而短路。正相反，暴露存儲部件的腐蝕工藝是自對準的。在二氧化矽溝道腐蝕的情況下，氮化矽的腐蝕終止層能夠避免不可再生的腐蝕深度以及生產中生成的互連電阻。而且，在二氧化矽溝道腐蝕期間，銅在通孔和溝道的二氧化矽側面上的再澱積得以避免，而且銅向金屬互化介質以及存儲部件的擴散也得以避免。
而且，因為使用含O2的標準等離子工藝，本發明的所有的工藝變型均能通過隨在溝道腐蝕之後的抗腐蝕脫膜方式來防止暴露的銅被氧化。這就使取消用於去除被腐蝕的銅表面的工序成為可能。
權利要求
1.一種存儲單元構件，具有存儲單元陣列，該陣列至少有一個磁阻存儲部件層(11)，每個部件層均與第一連接線(10)連接，第一連接線(10)布設在第一介質層(6)中，每個部件層均與第二連接線(20，29，35)連接，第二連接線(20，29，35)布設在第二介質層(17，27，32)中，其特徵在於，在第一連接線(10)與第二連接線(17，27，32)之間有一擴散阻擋層(15，22，7，31)。
2.根據權利要求1所述的存儲單元構件，其特徵在於，存儲部件(11)是TMR存儲部件，每個存儲部件有兩個鐵磁體層(11b，11d)和布設於這兩個鐵磁體層(11b，11d)之間的絕緣的非磁性層(11c)。
3.根據權利要求1所述的存儲單元構件，其特徵在於，存儲部件(11)是GMR存儲部件，每個存儲部件有兩個鐵磁體層(11b，11d)和布設於這兩個鐵磁體層(11b，11d)之間的導電的非磁性層(11c)。
4.根據前述的權利要求中的任一項所述的存儲單元構件，其特徵在於，存儲部件(11)通過連接擴散阻擋層(11a，11e)分別與連接線(10，20，29，35)連接。
5.根據前述的權利要求中的任一項所述的存儲單元構件，其特徵在於，連接擴散阻擋層(11a，11d)用鉭製成。
6.根據前述的權利要求中的任一項所述的存儲單元構件，其特徵在於，擴散阻擋層(5，22)阻止存儲部件(11)的鐵磁體(11b，11d)和第一連接線(10)之間的相互擴散。
7.根據前述的權利要求中的任一項所述的存儲單元構件，其特徵在於，第一連接線(10)藉助於第二擴散阻擋層(5)和套筒層(9)與設在半導體基片(1)上的第三介質層(4)隔離。
8.根據前述的權利要求中的任一項所述的存儲單元構件，其特徵在於，擴散阻擋層(5，15，22，7，31)由氮化矽製成。
9.根據前述的權利要求中的任一項所述的存儲單元構件，其特徵在於，介質層由二氧化矽製成。
10.根據前述的權利要求中的任一項所述的存儲單元構件，其特徵在於，連接線(10，20，29，35)實際上包括銅。
11.一種用於生產權利要求1所述的存儲單元構件的方法，包括下述工序(a)在半導體基片的存儲單元陣列的第一介質層(6)中澱積並成圖第一連接線(10)；(b)在該存儲單元陣列中澱積並成圖磁阻存儲部件(11)；(c)在該存儲單元陣列中澱積並成圖擴散阻擋層(15，22，7)；(d)通過對硬模(12)進行深腐蝕來對半導體部件(11)進行自定位連接，以此來確定存儲部件(11)的成圖；(e)在該存儲單元陣列的第二介質層(17，27，32)中澱積並成圖第二連接線(20，29，35)。
全文摘要
本發明涉及存儲單元陣列的存儲單元構件，該陣列至少有一個鐵磁體存儲部件層(11)，鐵磁體存儲部件層(11)分別與第一連接線(10)連接，第一連接線(10)布設於第一介質層(6)中，並且(11)分別與第二連接線(20，29，35)連接，第二連接線(20，29，35)布於第二介質層(17，27，32)中。
文檔編號H01L21/70GK1451164SQ01815044
公開日2003年10月22日 申請日期2001年8月28日 優先權日2000年9月1日
發明者斯特凡·米塔納, 西格弗裡德·施瓦茨爾, 安妮特·森格爾 申請人:印芬龍科技股份有限公司