一種自偏置結構帶隙基準源電路的製作方法

2023-04-30 23:34:42

本發明屬於數模混合集成電路技術領域，具體涉及一種電源管理晶片內的自偏置結構帶隙基準源的改進，提供了一種結構更簡單、集成度更高、功耗更低的自偏置結構帶隙基準源。

背景技術：

隨著國內集成電路的大力發展，高效率、穩定性強的帶隙基準源被廣泛地應用於數模混合集成電路設計中，帶隙基準源的設計優劣直接影響晶片電路乃至整個系統的性能。例如：片內的模數轉換器、數模轉換器、比較器和誤差放大器等電路均需要帶隙基準源提供精確穩定的基準電壓以及基準電流。因此提高帶隙基準源的性能，有助於提高電路工作的穩定性和可靠性。

中國實用型新專利CN200720087102.7，公開了一種高電源抑制的帶隙基準源，也公開了一種自帶偏置電路的帶隙基準源，包括自偏置電路、調整電路、帶隙核心電路和啟動電路。其也可實現不需要外接偏置，實現良好的溫度係數。但其結構還是複雜，集成程度不高，隨著科技的發展無法滿足更高集成及適應更寬的電源電壓。

中國發明專利CN201510800847.2公開一種零溫度係數可調電壓基準源，為使可調電阻R2的輸出基準電壓不隨溫度變化而變化，設計正負溫度係數的基準電流源I1和I2，PMOS管M7、M8構成共源共柵電流源I1鏡像正溫度係數電流源，PMOS管M15、M16構成共源共 柵電流源I2鏡像正溫度係數電流源，電流源I1的輸出由PMOS管M8漏極輸出，電流源I2的輸出由PMOS管M16漏極輸出，M8與M16的漏極相連實現零溫度係數基準電流IREF，正負溫度係數的電流源I1和I2以適當的權重相加。零溫度係數可調電壓基準源REGV由零溫度係數電流源IREF加可調電阻R2構成，即PMOS電晶體M8和M16的漏極相連再與電阻R2的一端相連，R2另一端接地。通過上述方式，本發明能夠獲得零溫度係數可調電壓基準源，解決只能產生固定帶隙基準電壓的局限性。其雖然公開了可實現零溫度係數可調電壓基準源，但缺少自身的偏置電壓模塊，並且其結構也相對複雜，集成程度也不高。

傳統的共源共柵偏置結構，其消耗的電壓餘度較大，偏置電路設計複雜，額外的增加了電路結構的靜態功耗。為此，我們研發了一種改進型自偏置電流源結構的帶隙基準源，其結構更加簡單，集成程度更高，版圖面積更小，功耗低，能夠實現基準電壓對電源電壓、工藝參數和溫度的變化不敏感，能夠工作在較寬的電源電壓範圍下。

技術實現要素：

本發明要解決的技術問題是提供一種改進型自偏置結構帶隙基準源，應用於電源管理晶片內，能夠實現基準電壓對電源電壓、工藝參數和溫度的變化不敏感，能夠工作在較寬的電源電壓範圍下，實現一種功耗更低、電路集成度更高自偏置結構帶隙基準源。

為了解決上述的技術問題，本發明提供的技術方案為：

所述的自偏置結構帶隙基準源，該電路包括五部分：分別是正溫度係數電路模塊、負溫度係數電路模塊、補償電路模塊、計算電路模 塊以及自偏置結構電路模塊。所述的正溫度係數電路模塊產生與溫度係數成正比的電壓值，其輸出端與計算電路模塊的輸入端相連；所述的負溫度係數電路模塊產生與溫度係數成反比的電壓值，其輸出端也與計算電路模塊的輸入端相連；所述的補償電路模塊與計算電路模塊的輸入端相連；所述的計算電路模塊用於產生零溫度係數的電壓值，其輸出端與自偏置結構電路模塊的輸入端連接並輸出最終的基準電壓值；所述的自偏置結構電路模塊用於自動調節偏置電路的工作點，其輸出端與負溫度係數電路模塊、正溫度係數電路模塊的輸入端相連；所述的補償電路模塊與計算電路模塊相連實現電路的環路穩定。

所述自偏置結構帶隙基準源電路還包括採用共源共柵結構的運算放大器電路模塊。

所述自偏置結構帶隙基準源電路還包括採用雙極結構的運算放大器電路模塊。

所述運算放大器電路模塊包括兩個NMOS管和四個PMOS管。

所述的自偏置機構帶隙基準源電路結構是第一電晶體Q1的基極與集電極連接並接地，第一電晶體Q1發射極連接第二電阻R2的第一端、第五PMOS管MP5的柵極，第二電阻R2的第二端連接第三電阻R3的第二端、第四電阻R4的第一端，第四電阻R4的第二端連接帶隙基準源的輸出端VBG、第一PMOS管MP1的漏極，第一PMOS管MP1的源極與電源VDD相連；第二電晶體Q2的基極與集電極連接並接地，第二電晶體Q2發射極連接第一電阻R1的第一端，第一電阻R1的第二端連接第六PMOS管MP6的柵極、第三電阻R3的第一端；第一NMOS管MN1的源極與地相連，第一NMOS管的MN1柵極連接第六PMOS管MP6的漏極、第三NMOS管MN3的漏極、第四NMOS管MN4的柵極，第一NMOS管MN1 的漏極連接第二PMOS管MP2的漏極、第二PMOS管MP2的柵極、第一PMOS管MP1的柵極，第二PMOS管MP2的源極與電源VDD相連，第四NMOS管MN4的漏極與源極相連並接地；第二NMOS管MN2的源極與第三NMOS管MN3的源極相連並接地，第二NMOS管MN2的柵極連接第二NMOS管MN2的漏極、第三NMOS管MN3的柵極、第五PMOS管MP5的漏極，第五PMOS管MP5的源極連接第六PMOS管MP6的源極、第三PMOS管MP3的漏極，第三PMOS管MP3的源極連接第四PMOS管MP4的漏極，第三PMOS管MP3的柵極連接偏置電壓VBIAS1，第四PMOS管MP4的源極與電源VDD相連，第四PMOS管MP4的柵極連接偏置電壓VBIAS2。

所述負溫度係數電路模塊由一個電晶體構成，產生與溫度係數成反比的電壓值。

所述正溫度係數電路模塊由兩個電晶體和一個電阻組成,用於產生與溫度係數成正比的電壓值。

所述計算電路模塊由一個電晶體和三個電阻組成，用於產生零溫度係數的電壓值。

所述補償電路模塊由一個MOSS管組成，用於實現環路穩定。

自偏置結構電路模塊由一個NMOS管、兩個PMOS管組成。

本發明所述的自偏置結構帶隙基準源電路的基本工作原理是利用第一電晶體Q1的基極與集電極相連產生的電壓VBE1的負溫度係數和第一電晶體Q1與第二電晶體Q2差值△VBE的正溫度係數，產生一個具有零溫度係數的基準電壓VBG。正溫度係數電流IPTAT是通過第一電阻R1，第一電晶體Q1和第二電晶體Q2實現，具體表示為：

由此可知，產生的PTAT電流為：IPTAT＝VTlnn/R1，式中VT＝kT/q，n是第一電晶體Q1和第二電晶體Q2的發射極面積之比。另外，第二電阻R2和第三電阻R3分別位於兩條電流支路，作用是使第一電晶體Q1和第二電晶體Q2的集電極與發射極之間的電壓VCE相等，從而保證PTAT電流不受厄爾利電壓的影響，確保基準電壓獲得較高精度和良好的溫度特性。根據以上分析可得，帶隙基準電壓為：

自偏置結構中流過第一PMOS管MP1的電流值是由上述的PTAT電流來確定的，該電流通過自偏置結構的自身偏置作用，獲得與電源電壓無關的基準電壓，這就使得電源電壓有很寬的輸入範圍。

本發明的有益效果在於：本發明的帶隙基準源電路對電源電壓、工藝參數和溫度的變化不敏感，PTAT電流不受厄爾利電壓的影響，可以實現在較寬的電源電壓範圍下工作，並且相對於共源共柵結構做偏置電路的帶隙基準源，有效地降低了電路的靜態功耗，實現了電路的低功耗，其結構更加簡單，集成程度更高，版圖面積更小，明顯減小版圖的面積消耗，能夠實現基準電壓對電源電壓、工藝參數和溫度的變化不敏感，能夠工作在較寬的電源電壓範圍下。

說明書附圖

圖1為本發明自偏置結構帶隙基準源的模塊連接圖；

圖2為本發明的自偏置結構帶隙基準源的具體結構電路圖。在圖2中，MN為NMOS管，MP為PMOS管，Q為電晶體；

圖3為本發明的帶隙基準電壓與輸入電壓的關係圖。在圖3中，橫坐標為輸入電源電壓VDD(V)，縱坐標為帶隙基準電壓VBG(V)。

具體實施例

為使本發明的目的、技術方案和優點更加清楚，下面將結合附圖對本發明實施作進一步地詳細描述。

本發明所述的自偏置結構帶隙基準源電路，包括五部分：分別是正溫度係數電路模塊、負溫度係數電路模塊、補償電路模塊、計算電路模塊以及自偏置結構電路模塊。所述的正溫度係數電路模塊產生與溫度係數成正比的電壓值，其輸出端與計算電路模塊的輸入端相連；所述的負溫度係數電路模塊產生與溫度係數成反比的電壓值，其輸出端也與計算電路模塊的輸入端相連；所述的補償電路模塊與計算電路模塊的輸入端相連；所述的計算電路模塊用於產生零溫度係數的電壓值，其輸出端與自偏置結構電路模塊的輸入端連接並輸出最終的基準電壓值；所述的自偏置結構電路模塊用於自動調節偏置電路的工作點，其輸出端與負溫度係數電路模塊、正溫度係數電路模塊的輸入端相連；所述的補償電路模塊與計算電路模塊相連實現電路的環路穩定。

本發明在一個實施例中其具體結構如下：第一電晶體Q1的基極與集電極連接並接地，第一電晶體Q1發射極連接第二電阻R2的第一端、第五PMOS管MP5的柵極，第二電阻R2的第二端連接第三電阻R3的第二端、第四電阻R4的第一端，第四電阻R4的第二端連接帶隙基準源的輸出端VBG、第一PMOS管MP1的漏極，第一PMOS管MP1的源極與電源VDD相連。

第二電晶體Q2的基極與集電極連接並接地，第二電晶體Q2發射極連接第一電阻R1的第一端，第一電阻R1的第二端連接第六PMOS管MP6的柵極、第三電阻R3的第一端。

第一NMOS管MN1的源極與地相連，第一NMOS管的MN1柵極連接第六PMOS管MP6的漏極、第三NMOS管MN3的漏極、第四NMOS管MN4 的柵極，第一NMOS管MN1的漏極連接第二PMOS管MP2的漏極、第二PMOS管MP2的柵極、第一PMOS管MP1的柵極，第二PMOS管MP2的源極與電源VDD相連，第四NMOS管MN4的漏極與源極相連並接地。

第二NMOS管MN2的源極與第三NMOS管MN3的源極相連並接地，第二NMOS管MN2的柵極連接第二NMOS管MN2的漏極、第三NMOS管MN3的柵極、第五PMOS管MP5的漏極，第五PMOS管MP5的源極連接第六PMOS管MP6的源極、第三PMOS管MP3的漏極，第三PMOS管MP3的源極連接第四PMOS管MP4的漏極，第三PMOS管MP3的柵極連接偏置電壓VBIAS1，第四PMOS管MP4的源極與電源VDD相連，第四PMOS管MP4的柵極連接偏置電壓VBIAS2。

所述負溫度係數電路模塊由第一電晶體Q1構成，第一電晶體Q1的基極與集電極連接並接地，第一電晶體Q1發射極連接第二電阻R2的第一端，產生與溫度係數成反比的電壓值。第一電晶體Q1基極與發射極電壓VBE1具有負溫度係數，常溫下約為

所述正溫度係數電路模塊由第一電晶體Q1、第二電晶體Q2和第一電阻R1組成，所述第二電晶體Q2的基極與集電極連接並接地，第二電晶體Q2發射極連接第一電阻R1的第一端，第一電阻R1的第二端連接運算放大器的負向輸入端、第三電阻R3的第一端，其可以產生與溫度係數成正比的電壓值。這是因為第一電晶體Q1和第二電晶體Q2發射極和集電極的差值具有正溫度係數，即其中n是第一電晶體Q1和第二電晶體Q2的發射極面積之比，其中n為2。

所述計算電路模塊由第一電晶體Q1和第二電阻R2、第三電阻R3和第四電阻R4組成，所述第一電晶體Q1的基極與集電極連接並接地， 第一電晶體Q1發射極連接第二電阻R2的第一端、第五PMOS管MP5的柵極，第二電阻R2的第二端連接第三電阻R3的第二端、第四電阻R4的第一端，第四電阻R4的第二端連接帶隙基準源的輸出端VBG、第一PMOS管MP1的漏極，第一PMOS管MP1的源極與電源VDD相連，它可以將正溫度係數電壓與負溫度係數電壓求和，從而產生零溫度係數的電壓值。

所述補償電路模塊由第四NMOS管MN4組成，第四NMOS管MN4的漏極與源極相連並接地，第四NMOS管MN4的柵極與第一NMOS管的MN1柵極、第三NMOS管的MN3的漏極、第六PMOS管的MP6漏極相連，它可以保證電路環路的穩定性。

自偏置結構電路模塊由第一NMOS管MN1、第一PMOS管MP1和第二PMOS管MP2組成，第一NMOS管MN1的源極接地，漏極與MP2的漏極連接再與MP2的柵極並聯與MP1的柵極連接，其MP2的源極與MP4的漏極及VDD連接；第一PMOS管MP1的源極與VDD連接，漏極與第四電阻R4及帶隙基準源的輸出端VBG連接，其可以自動調節偏置電路的工作點，保證電路在正常狀態下工作。從而實現了電源電壓為1.6V的輸入電壓，並且保持帶隙基準電壓值恆定為1.23V。

在本發明的一個實施例中本發明所述的自偏置結構帶隙基準源電路，包括五部分：分別是正溫度係數電路模塊、負溫度係數電路模塊、補償電路模塊、計算電路模塊以及自偏置結構電路模塊。所述的正溫度係數電路模塊產生與溫度係數成正比的電壓值，其輸出端與計算電路模塊的輸入端相連；所述的負溫度係數電路模塊產生與溫度係數成反比的電壓值，其輸出端也與計算電路模塊的輸入端相連；所述的補償電路模塊與計算電路模塊的輸入端相連；所述的計算電路模塊用於產生零溫度係數的電壓值，其輸出端與自偏置結構電路模塊的輸入端連接並輸出最終的基準電壓值；所述的自偏置結構電路模塊用於 自動調節偏置電路的工作點，其輸出端與負溫度係數電路模塊、正溫度係數電路模塊的輸入端相連；所述的補償電路模塊與計算電路模塊相連實現電路的環路穩定。

本發明在實施例中其還包括運算放大器電路模塊，其中運算放大器電路模塊為共源共柵結構電路模塊。具體結構如下：第一電晶體Q1的基極與集電極連接並接地，第一電晶體Q1發射極連接第二電阻R2的第一端、第五PMOS管MP5的柵極，第二電阻R2的第二端連接第三電阻R3的第二端、第四電阻R4的第一端，第四電阻R4的第二端連接帶隙基準源的輸出端VBG、第一PMOS管MP1的漏極，第一PMOS管MP1的源極與電源VDD相連。

第二電晶體Q2的基極與集電極連接並接地，第二電晶體Q2發射極連接第一電阻R1的第一端，第一電阻R1的第二端連接第六PMOS管MP6的柵極、第三電阻R3的第一端。

第一NMOS管MN1的源極與地相連，第一NMOS管的MN1柵極連接第六PMOS管MP6的漏極、第三NMOS管MN3的漏極、第四NMOS管MN4的柵極，第一NMOS管MN1的漏極連接第二PMOS管MP2的漏極、第二PMOS管MP2的柵極、第一PMOS管MP1的柵極，第二PMOS管MP2的源極與電源VDD相連，第四NMOS管MN4的漏極與源極相連並接地。

第二NMOS管MN2的源極與第三NMOS管MN3的源極相連並接地，第二NMOS管MN2的柵極連接第二NMOS管MN2的漏極、第三NMOS管MN3的柵極、第五PMOS管MP5的漏極，第五PMOS管MP5的源極連接第六PMOS管MP6的源極、第三PMOS管MP3的漏極，第三PMOS管MP3的源極連接第四PMOS管MP4的漏極，第三PMOS管MP3的柵極連接偏置電壓 VBIAS1，第四PMOS管MP4的源極與電源VDD相連，第四PMOS管MP4的柵極連接偏置電壓VBIAS2。

所述運算放大器電路模塊由第二NMOS管NM2、第三NMOS管NM3、第三PMOS管PM3、第四PMOS管PM4、第五PMOS管PM5和第六PMOS管PM6構成,第二NMOS管MN2的源極與第三NMOS管MN3的源極相連並接地，第二NMOS管MN2的柵極連接第二NMOS管MN2的漏極、第三NMOS管MN3的柵極、第五PMOS管MP5的漏極，第五PMOS管MP5的源極連接第六PMOS管MP6的源極、第三PMOS管MP3的漏極，第三PMOS管MP3的源極連接第四PMOS管MP4的漏極，第三PMOS管MP3的柵極連接偏置電壓VBIAS1，第四PMOS管MP4的源極與電源VDD相連，第四PMOS管MP4的柵極連接偏置電壓VBIAS2。

所述負溫度係數電路模塊由第一電晶體Q1構成，第一電晶體Q1的基極與集電極連接並接地，第一電晶體Q1發射極連接第二電阻R2的第一端，產生與溫度係數成反比的電壓值。第一電晶體Q1基極與發射極電壓VBE1具有負溫度係數，常溫下約為

所述正溫度係數電路模塊由第一電晶體Q1、第二電晶體Q2和第一電阻R1組成，所述第二電晶體Q2的基極與集電極連接並接地，第二電晶體Q2發射極連接第一電阻R1的第一端，第一電阻R1的第二端連接運算放大器的負向輸入端、第三電阻R3的第一端，其可以產生與溫度係數成正比的電壓值。這是因為第一電晶體Q1和第二電晶體Q2發射極和集電極的差值具有正溫度係數，即其中n是第一電晶體Q1和第二電晶體Q2的發射極面積之比，其中n為3。

所述計算電路模塊由第一電晶體Q1和第二電阻R2、第三電阻R3 和第四電阻R4組成，所述第一電晶體Q1的基極與集電極連接並接地，第一電晶體Q1發射極連接第二電阻R2的第一端、第五PMOS管MP5的柵極，第二電阻R2的第二端連接第三電阻R3的第二端、第四電阻R4的第一端，第四電阻R4的第二端連接帶隙基準源的輸出端VBG、第一PMOS管MP1的漏極，第一PMOS管MP1的源極與電源VDD相連，它可以將正溫度係數電壓與負溫度係數電壓求和，從而產生零溫度係數的電壓值。

所述補償電路模塊由第四NMOS管MN4組成，第四NMOS管MN4的漏極與源極相連並接地，第四NMOS管MN4的柵極與第一NMOS管的MN1柵極、第三NMOS管的MN3的漏極、第六PMOS管的MP6漏極相連，它可以保證電路環路的穩定性。

自偏置結構電路模塊由第一NMOS管MN1、第一PMOS管MP1和第二PMOS管MP2組成，第一NMOS管MN1的源極接地，漏極與MP2的漏極連接再與MP2的柵極並聯與MP1的柵極連接，其MP2的源極與MP4的漏極及VDD連接；第一PMOS管MP1的源極與VDD連接，漏極與第四電阻R4及帶隙基準源的輸出端VBG連接，其可以自動調節偏置電路的工作點，保證電路在正常狀態下工作。從而實現了電源電壓為5V的輸入電壓，並且保持帶隙基準電壓值恆定為1.23V。

在本發明的一個實施例中本發明所述的自偏置結構帶隙基準源電路，包括五部分：分別是正溫度係數電路模塊、負溫度係數電路模塊、補償電路模塊、計算電路模塊以及自偏置結構電路模塊。所述的正溫度係數電路模塊產生與溫度係數成正比的電壓值，其輸出端與計算電路模塊的輸入端相連；所述的負溫度係數電路模塊產生與溫度係數成反比的電壓值，其輸出端也與計算電路模塊的輸入端相連；所述的補償電路模塊與計算電路模塊的輸入端相連；所述的計算電路模塊用於產生零溫度係數的電壓值，其輸出端與自偏置結構電路模塊的輸 入端連接並輸出最終的基準電壓值；所述的自偏置結構電路模塊用於自動調節偏置電路的工作點，其輸出端與負溫度係數電路模塊、正溫度係數電路模塊的輸入端相連；所述的補償電路模塊與計算電路模塊相連實現電路的環路穩定。

本發明在實施例中其還包括運算放大器電路模塊，其中運算放大器電路模塊為共源共柵結構電路模塊。具體結構如下：第一電晶體Q1的基極與集電極連接並接地，第一電晶體Q1發射極連接第二電阻R2的第一端、第五PMOS管MP5的柵極，第二電阻R2的第二端連接第三電阻R3的第二端、第四電阻R4的第一端，第四電阻R4的第二端連接帶隙基準源的輸出端VBG、第一PMOS管MP1的漏極，第一PMOS管MP1的源極與電源VDD相連。

第二電晶體Q2的基極與集電極連接並接地，第二電晶體Q2發射極連接第一電阻R1的第一端，第一電阻R1的第二端連接第六PMOS管MP6的柵極、第三電阻R3的第一端。

第一NMOS管MN1的源極與地相連，第一NMOS管的MN1柵極連接第六PMOS管MP6的漏極、第三NMOS管MN3的漏極、第四NMOS管MN4的柵極，第一NMOS管MN1的漏極連接第二PMOS管MP2的漏極、第二PMOS管MP2的柵極、第一PMOS管MP1的柵極，第二PMOS管MP2的源極與電源VDD相連，第四NMOS管MN4的漏極與源極相連並接地。

第二NMOS管MN2的源極與第三NMOS管MN3的源極相連並接地，第二NMOS管MN2的柵極連接第二NMOS管MN2的漏極、第三NMOS管MN3的柵極、第五PMOS管MP5的漏極，第五PMOS管MP5的源極連接第六PMOS管MP6的源極、第三PMOS管MP3的漏極，第三PMOS管MP3的源極 連接第四PMOS管MP4的漏極，第三PMOS管MP3的柵極連接偏置電壓VBIAS1，第四PMOS管MP4的源極與電源VDD相連，第四PMOS管MP4的柵極連接偏置電壓VBIAS2。

所述運算放大器電路模塊由第二NMOS管NM2、第三NMOS管NM3、第三PMOS管PM3、第四PMOS管PM4、第五PMOS管PM5和第六PMOS管PM6構成,第二NMOS管MN2的源極與第三NMOS管MN3的源極相連並接地，第二NMOS管MN2的柵極連接第二NMOS管MN2的漏極、第三NMOS管MN3的柵極、第五PMOS管MP5的漏極，第五PMOS管MP5的源極連接第六PMOS管MP6的源極、第三PMOS管MP3的漏極，第三PMOS管MP3的源極連接第四PMOS管MP4的漏極，第三PMOS管MP3的柵極連接偏置電壓VBIAS1，第四PMOS管MP4的源極與電源VDD相連，第四PMOS管MP4的柵極連接偏置電壓VBIAS2。

所述負溫度係數電路模塊由第一電晶體Q1構成，第一電晶體Q1的基極與集電極連接並接地，第一電晶體Q1發射極連接第二電阻R2的第一端，產生與溫度係數成反比的電壓值。第一電晶體Q1基極與發射極電壓VBE1具有負溫度係數，常溫下約為

所述正溫度係數電路模塊由第一電晶體Q1、第二電晶體Q2和第一電阻R1組成，所述第二電晶體Q2的基極與集電極連接並接地，第二電晶體Q2發射極連接第一電阻R1的第一端，第一電阻R1的第二端連接運算放大器的負向輸入端、第三電阻R3的第一端，其可以產生與溫度係數成正比的電壓值。這是因為第一電晶體Q1和第二電晶體Q2發射極和集電極的差值具有正溫度係數，即其中n是第一電晶體Q1和第二電晶體Q2的發射極面積之比，其中n為4。

所述計算電路模塊由第一電晶體Q1和第二電阻R2、第三電阻R3和第四電阻R4組成，所述第一電晶體Q1的基極與集電極連接並接地，第一電晶體Q1發射極連接第二電阻R2的第一端、第五PMOS管MP5的柵極，第二電阻R2的第二端連接第三電阻R3的第二端、第四電阻R4的第一端，第四電阻R4的第二端連接帶隙基準源的輸出端VBG、第一PMOS管MP1的漏極，第一PMOS管MP1的源極與電源VDD相連，它可以將正溫度係數電壓與負溫度係數電壓求和，從而產生零溫度係數的電壓值。

所述補償電路模塊由第四NMOS管MN4組成，第四NMOS管MN4的漏極與源極相連並接地，第四NMOS管MN4的柵極與第一NMOS管的MN1柵極、第三NMOS管的MN3的漏極、第六PMOS管的MP6漏極相連，它可以保證電路環路的穩定性。

自偏置結構電路模塊由第一NMOS管MN1、第一PMOS管MP1和第二PMOS管MP2組成，第一NMOS管MN1的源極接地，漏極與MP2的漏極連接再與MP2的柵極並聯與MP1的柵極連接，其MP2的源極與MP4的漏極及VDD連接；第一PMOS管MP1的源極與VDD連接，漏極與第四電阻R4及帶隙基準源的輸出端VBG連接，其可以自動調節偏置電路的工作點，保證電路在正常狀態下工作。從而實現了電源電壓為10V的輸入電壓，並且保持帶隙基準電壓值恆定為1.23V。

所述的自偏置結構帶隙基準源的工作原理利用第一電晶體Q1的基極與集電極相連產生的電壓VBE1的負溫度係數和第一電晶體Q1與第二電晶體Q2差值△VBE的正溫度係數，產生一個具有零溫度係數的基準電壓VBG。正溫度係數電流IPTAT是通過第一電阻R1，第一電晶體Q1和第二電晶體Q2實現，具體表示為：

由此可知，產生的PTAT電流為：IPTAT＝VTlnn/R1，式中VT＝kT/q， n是第一電晶體Q1和第二電晶體Q2的發射極面積之比。另外，第二電阻R2和第三電阻R3分別位於兩條電流支路，作用是使第一電晶體Q1和第二電晶體Q2的集電極與發射極之間的電壓VCE相等，從而保證PTAT電流不受厄爾利電壓的影響，確保基準電壓獲得較高精度和良好的溫度特性。根據以上分析可得，帶隙基準電壓為：

自偏置結構中流過第一PMOS管MP1的電流值是由上述的PTAT電流來確定的，該電流通過自偏置結構的自身偏置作用，獲得與電源電壓無關的基準電壓，這就使得電源電壓有很寬的輸入範圍。本發明所呈現的自偏置結構帶隙基準源，在不增加電路複雜性的前提下，實現了電源電壓為1.6V—10V的寬輸入電壓範圍，並且保持帶隙基準電壓值恆定為1.23V，極大地提高了電路的穩定性能。