設計半導體裝置的布圖的方法和製造半導體裝置的方法與流程

2023-05-01 08:42:21

技術領域

本發明構思涉及半導體裝置的有源元件的諸如金屬線和過孔的互連件。更具體地，本發明構思涉及一種設計包括場效應電晶體的半導體裝置的布圖的方法以及一種利用該方法製造半導體裝置的方法。

背景技術：

由於半導體裝置的小尺寸、多功能和/或低成本特性，它們在電子行業受到重視。半導體裝置可以被劃分成用於存儲數據的存儲器裝置、用於處理數據的邏輯裝置或包括存儲器元件和邏輯元件兩者的混合裝置。為了滿足對以高速操作和/或消耗功率量低的電子裝置不斷增加的需求，有必要生產提供高性能和/或多功能但仍然保留高可靠性的半導體裝置。為了滿足這些技術需求，正在提高半導體裝置的複雜性和/或集成度。

技術實現要素：

根據發明構思，提供了一種製造半導體裝置的布圖的方法，所述方法包括：設置標準單元布圖，設置標準單元布圖的步驟包括：生成標準單元布圖的互連布圖的初始管腳圖案；執行布線步驟以產生初始管腳圖案連接到高水平互連圖案的高水平互連布圖；基於完成布線步驟時而獲得的接觸信息，在標準單元布圖的互連布圖的區域中產生後管腳圖案，其中，後管腳圖案小於初始管腳圖案。

根據發明構思，還提供了一種設計半導體裝置的布圖的方法，所述方法可以包括：在單元庫中設置第一標準單元布圖和第二標準單元布圖，設置第一標準單元布圖和第二標準單元布圖的步驟包括分別在第一標準單元布圖和第二標準單元布圖上安置第一初始管腳圖案和第二初始管腳圖案；安置第一標準單元布圖和第二標準單元布圖；執行布線步驟以使第一初始管腳圖案和第二初始管腳圖案連接到高水平互連布圖；基於將在布線步驟之後獲得的接觸信息，分別使用第一初始管腳圖案和第二初始管腳圖案產生第一管腳圖案和第二管腳圖案。第一初始管腳圖案和第二初始管腳圖案可以在尺寸和布置方面彼此相同，第一管腳圖案和第二管腳圖案可以在尺寸和布置方面彼此不同。

根據發明構思，還提供了一種製造半導體裝置的方法，所述方法包括：產生半導體裝置的布圖的工藝，所述布圖包括標準單元布圖；基於半導體裝置的布圖製造具有掩模圖案的光掩模；使用光掩模在基底上形成金屬線層和過孔，所述過孔豎直地連接不同的金屬線層，其中，產生半導體裝置的布圖的步驟包括：在標準單元布圖的邏輯布圖上安置下過孔圖案；在下過孔圖案上安置初始管腳圖案；在標準單元布圖上執行在初始管腳圖案上安置高水平互連布圖和上過孔圖案的布線步驟，上過孔圖案使初始管腳圖案連接到高水平互連布圖的元件；產生使下過孔圖案連接到上過孔圖案的後管腳圖案，其中，後管腳圖案和初始管腳圖案佔據工藝中的疊置區域。

根據發明構思，還提供了一種製造半導體裝置的方法，所述方法包括產生半導體裝置的裝置布圖的工藝，以及使用裝置布圖製造半導體裝置。產生裝置布圖的工藝包括：獲得包括半導體裝置的有源組件和/或區域的布圖的標準單元布圖，以及包括初始管腳圖案的互連布圖，其中，初始管腳圖案限定半導體裝置中的包括將要電連接到有源組件和/或區域中的至少一個的下過孔的位置的區域；執行布線步驟的步驟包括在標準單元布圖上堆疊高水平互連圖案和上過孔圖案，其中，高水平互連圖案與初始管腳圖案相交並表示半導體裝置的高水平互連，上過孔圖案放置在高水平互連圖案與初始管腳圖案的交叉處並表示半導體裝置的上過孔的位置；基於布線步驟，產生指示上過孔的位置的接觸信息；使用接觸信息以產生表示半導體裝置中的包括下過孔和上過孔兩者的區域的後管腳圖案。製造半導體裝置的步驟包括：在基底的上部處形成根據基於標準單元布圖安置的有源組件和/或區域；在基底上一層在另一層上地形成金屬線層；形成使金屬線層連接到有源組件的過孔，其中，金屬線層包括具有與後管腳圖案對應的下水平金屬互連的下水平金屬層以及具有與高水平互連對應的上水平金屬互連的上水平金屬層，過孔包括對應於下過孔並設置在下水平金屬互連與至少一個有源組件之間且使下水平金屬互連與至少一個有源組件電連接的第一過孔以及對應於上過孔並且設置在下水平金屬互連和上水平金屬互連之間且使下水平金屬互連和上水平金屬互連電連接的第二過孔。

附圖說明

通過結合附圖對發明構思的非限制性示例的以下詳細地描述，將更清楚地理解發明構思。

圖1是根據發明構思的一些示例示出用於執行半導體設計工藝的計算機系統的框圖。

圖2是根據發明構思的一些示例示出設計並製造半導體裝置的方法的流程圖。

圖3是示出圖2的布圖設計的一些步驟的流程圖。

圖4A、圖4B、圖5A和圖5B是用於解釋根據發明構思的方法的一些優點和益處的示出安置標準單元並為其建立布線結構的方法的平面圖。

圖6A、圖6B和圖6C是根據發明構思的一些示例示出安置標準單元並為其建立布線結構的方法的平面圖。

圖7A、圖7B和圖7C是分別沿圖6C的線I-I'、II-II'和III-III'截取的剖視圖以示出根據發明構思的一些示例的半導體裝置。

圖8A、圖8B和圖8C是根據發明構思的一些示例示出安置標準單元並為其建立布線結構的方法的平面圖。

圖9A、圖9C和圖9D是根據發明構思的一些示例示出安置標準單元並為其建立布線結構的方法的平面圖。

圖9B是示出其互連布圖彼此不同的標準單元布圖的平面圖。

圖10A、圖10B和圖10C是根據發明構思的一些示例示出安置標準單元並為其建立布線結構的方法的平面圖。

圖11A和圖11B是根據發明構思的一些示例示出安置標準單元並為其建立布線結構的方法的平面圖。

應該注意的是，這些附圖意圖示出特定示例中利用的方法、結構和/或材料的一般特性，並意圖補充下面提供的書面描述。然而，這些附圖不是按比例的且不能精確地反應任何給出示例的精確結構或性能特性，並且不應該被解釋為限定或限制發明構思所包含的性能或值的範圍。例如，為了清晰起見，可以減小或誇大分子、層、區域和/或結構元件的相對厚度和位置。在各個附圖中使用相似或等同的附圖標號意圖指示存在相似或等同的元件或特徵。

具體實施方式

現在將在下文中參照附圖更充分地描述發明構思，在附圖中示出了發明構思的示例。然而，發明構思可以以不同的形式來實現，並且不應該被解釋為受限於這裡闡述的示例。相反，提供這些示例使得本公開將是徹底的和完整的，並將向本領域的技術人員充分地傳達發明構思的範圍。

如這裡使用的，除非上下文另外明確指出，否則單數形式的「一個(種、者)」和「所述(該)」也意圖包括複數形式。將理解的是，當元件被稱作「連接」或「結合」到另一元件時，該元件可以直接連接或直接結合到所述另一元件，或者可以存在中間元件。

相似地，將理解的是當諸如層、區域或基底的元件被稱為「在」另一元件「上」時，該元件可以直接在所述另一元件上或者可以存在中間元件。同樣適用於諸如「設置於……之間」的術語。相反，術語「直接」指不存在中間元件。另外，將利用作為發明構思的理想示例性視圖的剖視圖來描述具體實施方式中的示例。因此，將根據製造工藝和/或可允許的誤差來修改示例性視圖的形狀。因此，發明構思的示例不限於示例性視圖中示出的特定形狀，而且可以包括可以根據製造工藝產生的其它形狀。

將在上下文中採取在此出於描述發明構思的具體示例或實施例的目的而使用的其它技術。例如，當在本說明書中使用術語「包含」或「包括」時，說明存在所述特徵或者工藝或步驟，但不排除存在附加特徵或者工藝或步驟。將在上下文中採取其它術語。例如，區域或圖案的術語「尺寸」將通常通過上下文被理解為指如平面圖中看到的區域或圖案的面積(即，佔用面積)，並且在比較相似寬度的兩個區域或圖案時可以指區域或圖案的長度。術語「位置」可以指例如在布圖中的區域或圖案的相對定位。在這方面進一步地，儘管諸如「連接到」或「結合到」的術語某時可以用於描述製作或設計布圖的方法，但是將理解的是，這些術語正用來指虛擬意義上的連接，由於布圖工藝不涉及實際元件和/或區域的任何物理連接或電連接。

本發明構思的在此解釋並示出的方面包括它們的等價互補。相同的附圖標號或相同的附圖指示符在整個附圖中指示相同的元件。

圖1是根據發明構思示出用於執行半導體設計工藝的示例的計算機系統的框圖。參照圖1，計算機系統可以包括中央處理單元(CPU)10、工作存儲器30、輸入/輸出裝置50和存儲裝置70(或稱為輔助存儲器)。在一些示例中，計算機系統可以是用於執行根據發明構思的布圖設計工藝的專用系統。此外，計算機系統可以包括被構造成執行各種設計並檢查仿真程序的計算機系統。

CPU 10可以被構造成運行各種軟體，例如，應用程式、作業系統(OS)、和裝置驅動器。例如，CPU 10可以被構造成運行加載到工作存儲器30上的作業系統(未示出)。此外，CPU 10可以被構造成運行作業系統上的各種應用程式。例如，CPU 10可以被構造成運行加載到工作存儲器30上的布圖設計工具32。

作業系統或應用程式可以加載到工作存儲器30中。例如，當計算機系統開始啟動操作時，存儲在存儲裝置70中的OS圖像(未示出)可以根據啟動順序加載到工作存儲器30上。在計算機系統中，作業系統可以管理整個輸入/輸出操作。相似地，可以由用戶選擇的或者提供基礎服務的一些應用程式可以加載到工作存儲器30。根據發明構思的一些示例，為布圖設計工藝準備的布圖設計工具32可以從存儲裝置70加載到工作存儲器30。

布圖設計工具32可以為特定布圖圖案提供用於改變偏置數據的功能；例如，布圖設計工具32可以被構造成使特定布圖圖案具有與設計規則限定的形狀和位置不同的形狀和位置。布圖設計工具32可以被構造成在改變了偏置數據的情況下執行設計規則檢查(DRC)。工作存儲器30可以包括易失性存儲器裝置(例如，靜態隨機存取存儲器(SRAM)裝置或動態隨機存取存儲器(DRAM)裝置)或非易失性存儲器裝置(例如，PRAM、MRAM、ReRAM、FRAM或NOR快閃記憶體裝置)。

另外，仿真工具34也可以加載到工作存儲器30以對設計的布圖數據執行光學鄰近校正(OPC)操作。

輸入/輸出裝置50可以被構造成控制用戶接口裝置的用戶輸入和輸出操作。例如，輸入-輸出裝置50可以包括鍵盤或監視器，使設計者輸入相關信息。通過使用輸入-輸出裝置50，設計者可以接收關於半導體裝置的將施加調整的操作特性的若干個區域或數據路徑的信息。輸入-輸出裝置50可以被構造成顯示仿真工具34的進展狀態或處理結果。

存儲裝置70可以用作計算機系統的存儲媒體。存儲裝置70可以被構造成存儲應用程式、OS圖像和各種數據。存儲裝置70可以包括存儲卡(例如，MMC、eMMC、SD或MicroSD等)或硬碟驅動器(HDD)。存儲裝置70可以包括具有大存儲容量的NAND快閃記憶體裝置。可選擇地，存儲裝置70可以包括至少一個新一代非易失性存儲器裝置(例如，PRAM、MRAM、ReRAM或FRAM)或NOR快閃記憶體裝置。

系統互連件90可以用作允許在計算機系統中產生網絡的系統總線。CPU10、工作存儲器30、輸入-輸出裝置50和存儲裝置70可以通過系統互聯件90彼此電連接，因此，數據可以在其間交換。然而，系統互連件90可以不限於僅由總線構成；相反，它可以包括用於提高數據通信效率的附加元件。

圖2是根據發明構思的一些示例示出設計並製造半導體裝置的方法的流程圖。

參照圖2，可以使用參照圖1描述的計算機系統來執行關於半導體集成電路的高級設計工藝(S110)。例如，在高級設計工藝中，可以按照高級計算機語言(例如，C語言)描述將要被設計的集成電路。可以通過寄存器傳輸級(RTL)編碼或仿真更具體地描述通過高級設計工藝設計的電路。此外，通過RTL編碼產生的代碼可以轉變為網表，該結果可以彼此結合以產生半導體裝置的所有電路的原理圖。可以由仿真工具驗證原理圖(由原理圖代表半導體裝置的可操作性或實用性)。在某些示例中，考慮到驗證步驟的結果，還可以執行調整步驟。

可以對矽晶片執行布圖設計工藝以實現半導體集成電路的邏輯上完整的形式(S120)。例如，可以基於以高級設計工藝製得的示意性電路或對應的網表執行布圖設計工藝。布圖設計工藝可以包括基於預定的設計規則對從單元庫提供的各種標準單元進行安置並進行連接的布線步驟。在根據發明構思的一些示例的布圖設計工藝中，可以基於布線步驟之後獲得的接觸信息(hitting information)在每個標準單元中形成管腳圖案。

單元庫可以包含關於單元的操作、速度和功耗的信息。在某些示例中，表現門級電路的布圖的單元庫可以設置在布圖設計工具中或由布圖設計工具來限定。這裡，可以製作布圖以限定或描述組成將實際地形成在矽晶片上的電晶體和金屬線的圖案的形狀、位置或大小。例如，為了在矽晶片上實際地形成反相器電路，可能有必要製作或繪製某些圖案的布圖(例如，PMOS、NMOS、N-WELL、柵電極和其上的金屬線的布圖)。為此，可以選擇單元庫中的至少一個反相器。其後，可以執行使選擇的單元彼此連接的布線步驟。可以在布圖設計工具中自動或手動地執行這些步驟。在某些示例中，可以由安置並布線工具來自動執行安置標準單元並為其建立布線結構的步驟。

在布線步驟之後，可以對布圖執行驗證步驟以檢查示意性電路的任意部分是否違反給出的設計規則。在一些示例中，驗證步驟可以包括評估驗證項，例如，設計規則檢查(DRC)、電學規則檢查(ERC)和布圖與示意圖對比(LVS，layout vs schematic)。可以執行對DRC項的評估以評估布圖是否滿足給出的設計規則。可以執行對ERC項的評估以評估布圖中是否有電斷開的問題。可以對執行LVS項的評估以評估布圖是否被製作為與門級網表相符。

可以執行光學鄰近校正(OPC)步驟(S130)。可以執行OPC步驟以校正當使用基於布圖製造的光掩模對矽晶片執行光刻工藝時可能發生的校正光學鄰近效應。光學鄰近效應可以是可能發生在使用基於布圖製造的光掩模的曝光工藝中的非故意的光學效應(例如，折射或衍射)。在OPC步驟中，可以修改布圖以使設計的圖案與實際形成的圖案之間在形狀方面具有減小的，否則將由光學鄰近效應造成的差異。由於光學鄰近校正步驟，可以精細地改變布圖圖案的設計形狀和位置。

可以基於通過OPC步驟改變的布圖來製造光掩模(S140)。通常，可以使用布圖圖案數據通過使設置在玻璃基底上的鉻層圖案化來製造光掩模。

可以使用光掩模來製造半導體裝置(S150)。在實際的製造工藝中，可以重複執行曝光步驟和蝕刻步驟，因此，在布圖設計工藝中定義的圖案可以順序地形成在半導體基底上。

圖3是示出圖2的方法中的布圖設計工藝的一些步驟的流程圖。圖4A、圖4B、圖5A和圖5B是示出安置標準單元並為其建立布線結構的方法的平面圖。

參照圖3和圖4A，可以使用布圖設計工具設置初始標準單元布圖(S121)。標準單元布圖可以包括表示邏輯電晶體的布局的邏輯布圖以及互連布圖。例如，圖4A的互連布圖可以對應於將要被設置在半導體基底上的第一金屬層。

更詳細地，設置邏輯布圖的步驟可以包括設置有源區域的布圖。有源區域可以包括PMOSFET區域PR和NMOSFET區域NR。PMOSFET區域PR和NMOSFET區域NR可以在第一方向D1上彼此分隔開。

設置邏輯布圖的步驟還可以包括設置與PMOSFET區域PR和NMOSFET區域NR交叉並且沿第一方向D1延伸的柵極圖案GP的布圖。柵極圖案GP可以在與第一方向D1交叉的第二方向D2上彼此分隔開。PMOSFET區域PR、NMOSFET區域NR和柵極圖案GP可以構成將要被設置在半導體基底上的邏輯電晶體。

設置互連布圖的步驟可以包括設置第一電源圖案PL1和第二電源圖案PL2以及第一管腳圖案M11和第二管腳圖案M12。第一電源圖案PL1和第二電源圖案PL2中的每個可以是平行於第二方向D2延伸的線形圖案，第一管腳圖案M11和第二管腳圖案M12中的每個可以是平行於第一方向D1延伸的線形圖案。第一管腳圖案M11和第二管腳圖案M12可以在第二方向D2上彼此分隔開。

第一管腳圖案M11和第二管腳圖案M12中的每個可以包括用來與將在下面描述的高水平互連布圖進行布線的管腳區域PI。例如，第一管腳圖案M11和第二管腳圖案M12中的每個可以包括五個管腳區域PI。

標準單元布圖可以保存在參照圖2描述的單元庫中。接下來，可以將保存在單元庫中的多個標準單元布圖設定在適當的位置(S122)。儘管圖4A中示出了單個標準單元布圖，但是多個標準單元布圖可以設定在適當的位置以在第二方向D2上彼此對齊(例如，見圖11A)。

參照圖3和圖4B，可以對標準單元布圖執行布線步驟以使標準單元連接到高水平互連布圖(S123)。首先，可以設置高水平互連布圖。高水平互連布圖可以對應於將要形成在半導體基底上的第二金屬層。在某些示例中，儘管未示出，但是高水平互連布圖可以對應於將順序地堆疊在半導體基底上的多個金屬層。

設置高水平互連布圖的步驟可以包括安置第一互連圖案M21和第二互連圖案M22以及安置第一上過孔圖案V21和第二上過孔圖案V22。考慮到第一互連圖案M21和第二互連圖案M22與其它標準單元布圖的連接，可以將第一互連圖案M21和第二互連圖案M22自動地設定在適當的位置，在某些示例中，可以使用布圖設計工具和/或安置並布線工具來執行該步驟。第一互連圖案M21和第二互連圖案M22中的每個可以是平行於第二方向D2延伸的線形圖案。

第一上過孔圖案V21和第二上過孔圖案V22的安置可以在安置第一互連圖案M21和第二互連圖案M22的同時執行或在安置第一互連圖案M21和第二互連圖案M22之後執行。第一上過孔圖案V21可以設置在第一管腳圖案M11的管腳區域PI中的與第一互連圖案M21疊置的一個管腳區域PI上。第二上過孔圖案V22可以設置在第二管腳圖案M12的管腳區域PI中的與第二互連圖案M22疊置的一個管腳區域PI上。換言之，標準單元布圖的互連布圖可以通過第一上過孔圖案V21和第二上過孔圖案V22連接到高水平互連布圖的互連圖案。

因為參照圖4A和圖4B描述的標準單元布圖的布線使用均包括多個管腳區域PI的第一管腳圖案M11和第二管腳圖案M12來執行，所以能夠增加布線步驟中的自由度。例如，不管第一互連圖案M21和第二互連圖案M22中的每個的位置，它可以與至少一個管腳區域PI疊置，因此，第一互連圖案M21和第二互連圖案M22中的每個可以容易地連接到第一管腳圖案M11和第二管腳圖案M12。下面將描述用於標準單元布圖的布線，在標準單元布圖中設置有其它形狀的管腳圖案。

參照圖3和圖5A，在不同示例中，可以使用布圖設計工具設置初始標準單元布圖(在S121中)。更詳細地，可以設置互連布圖，設置互連布圖的步驟可以包括安置第一電源圖案PL1和第二電源圖案PL2以及安置第一管腳圖案M11和第二管腳圖案M12。在這個示例中，與參照圖4A和圖4B描述的第一管腳圖案M11和第二管腳圖案M12不同，第一管腳圖案M11和第二管腳圖案M12中的每個可以具有兩個管腳區域PI。換言之，第一管腳圖案M11和第二管腳圖案M12中的每個可以小於參照圖4A和圖4B描述的第一管腳圖案M11和第二管腳圖案M12。接下來，可以將保存在單元庫中的多個標準單元布圖相對於彼此而設定在適當的位置(S122)。

參照圖3和圖5B，可以對標準單元布圖執行布線步驟以使標準單元連接到高水平互連布圖(S123)。設置高水平互連布圖的步驟可以包括安置第一互連圖案M21以及安置第一上過孔圖案V21。與參照圖4B描述的高水平互連布圖不同，沒有設置第二互連圖案M22。這是因為第二管腳圖案M12的相對小尺寸可能難以使第二管腳圖案M12與第二互連圖案M22疊置，因此，難以使第二管腳圖案M12連接到第二互連圖案M22。

與參照圖4A和圖4B中示出並描述的標準單元布圖的布線相比，參照圖5A和圖5B描述的標準單元布圖的布線具有較低的自由度。這是因為第一管腳圖案M11和第二管腳圖案M12小於圖4A和圖4B中示出並描述的第一管腳圖案M11和第二管腳圖案M12。

由於(雖然)第一管腳圖案M11和第二管腳圖案M12相對小，但是因此，它們可以具有低寄生電容，並且這使得能夠實現具有高操作速度和低功耗特點的半導體裝置。相反，參照圖4A和圖4B描述的相對大的第一管腳圖案M11和第二管腳圖案M12具有高寄生電容，這阻礙半導體裝置的操作速度的提高以及功耗的降低。

圖6A至圖6C是根據發明構思的一些示例示出安置標準單元並為其建立布線結構的方法的平面圖。在下面的描述中，前面參照圖4A、圖4B、圖5A和圖5B描述的元件或步驟可以由相似或等同的附圖標號來識別以避免對其重複描述的必要性。

參照圖3和圖6A，可以使用布圖設計工具設置初始標準單元布圖(S121)。更詳細地，可以設置互連布圖，設置互連布圖的步驟可以包括安置第一電源圖案PL1和第二電源圖案PL2以及安置第一初始管腳圖案PM11和第二初始管腳圖案PM12。此外，設置互連布圖的步驟可以包括安置分別使邏輯布圖連接到第一初始管腳圖案PM11和第二初始管腳圖案PM12的第一下過孔圖案V11和第二下過孔圖案V12。

第一初始管腳圖案PM11和第二初始管腳圖案PM12中的每個可以包括第一虛設圖案MA1和第二虛設圖案MA2。第一虛設圖案MA1和第二虛設圖案MA2可以用於限定將在隨後的步驟中創建的管腳圖案的位置；即，第一虛設圖案MA1和第二虛設圖案MA2可以用作標記。

第一虛設圖案MA1和第二虛設圖案MA2可以彼此直接接觸並可以構成初始管腳圖案PM11和PM12。第一虛設圖案MA1和第二虛設圖案MA2在尺寸方面可以彼此不同或彼此相等。在一些示例中，第一虛設圖案MA1可以小於第二虛設圖案MA2。在這裡，第一虛設圖案MA1可以具有由隨後的光刻和蝕刻工藝中的技術限制確定的工藝餘量或最小特徵尺寸。

標準單元布圖可以保存在參照圖2描述的單元庫中。接下來，可以將保存在單元庫中的多個標準單元布圖設定在適當的位置(S122)。儘管圖6A中示出了單個標準單元布圖，但是多個標準單元布圖可以設定在第二方向D2上對齊並彼此平行的適當的位置中(例如，見圖11A)。

參照圖3和圖6B，可以對標準單元布圖執行布線步驟以使標準單元連接到高水平互連布圖(S123)。設置高水平互連布圖的步驟可以包括安置第一互連圖案M21和第二互連圖案M22以及安置第一上過孔圖案V21和第二上過孔圖案V22。考慮到第一互連圖案M21和第二互連圖案M22以及第一上過孔圖案V21和第二上過孔圖案V22與另一個標準單元布圖之間的互連，可以自動地安置第一互連圖案M21和第二互連圖案M22以及第一上過孔圖案V21和第二上過孔圖案V22。

第一上過孔圖案V21和第二上過孔圖案V22中的每個可以放置在第一初始管腳圖案PM11和第二初始管腳圖案PM12分別與第一互連圖案M21和第二互連圖案M22的疊置區域中的對應的一個疊置區域上。更詳細地，第一上過孔圖案V21可以放置在第一初始管腳圖案PM11的第二虛設圖案MA2上，第二上過孔圖案V22可以安置在第二初始管腳圖案PM12的第一虛設圖案MA1上。第一上過孔圖案V21和第二上過孔圖案V22的位置可以包含在完成布線步驟時產生的接觸信息中。

參照圖3和圖6C，可以基於接觸信息在互連布圖中設置或產生第一管腳圖案M11和第二管腳圖案M12(S124)。更詳細地，第一初始管腳圖案PM11的第二虛設圖案MA2可以轉換成第一管腳圖案M11，第二初始管腳圖案PM12的第一虛設圖案MA1可以轉換成第二管腳圖案M12。換言之，虛設圖案MA1和MA2中的一個可以轉換成管腳圖案，虛設圖案MA1和MA2中的另一個可以被去除。

第一下過孔圖案V11和第二下過孔圖案V12可以分別通過第一管腳圖案M11和第二管腳圖案M12連接到第一上過孔圖案V21和第二上過孔圖案V22。換言之，第一管腳圖案M11和第二管腳圖案M12可以使將被施加到邏輯布圖的輸入或輸出信號經過它。

雖然未示出，但是在根據發明構思的另一個示例中，第二下過孔圖案V12放置在第二初始管腳圖案PM12的第二虛設圖案MA2下面，第一虛設圖案MA1和第二虛設圖案MA2兩者可以轉換成第二管腳圖案M12使得第二下過孔圖案V12連接到第二上過孔圖案V22。

根據標準單元布圖的上述布線，能夠如參照圖4A和圖4B描述的最大化布線步驟中的自由度，並且能夠如參照圖5A和圖5B描述的最小化管腳圖案的尺寸。這使它能夠改善半導體裝置的性能和功耗特點。

圖7A至圖7C示出根據發明構思製造的半導體裝置。例如，前面參照圖6C描述的標準單元布圖可以用於製造半導體裝置，圖7A至圖7C示出這樣的半導體裝置的示例。

在圖7A至圖7C的下面的描述中，將由相同的標號指示與上述標準單元布圖的元件對應的元件。然而，構成半導體裝置的這樣的元件可以使用光刻工藝形成在半導體基底上，因此，它們可以與構成標準單元布圖的對應圖案相同。在一些示例中，半導體裝置以晶片上系統的形式設置。

參照圖6C以及圖7A至圖7C，第二裝置隔離層ST2可以設置在基底100上以限定PMOSFET區域PR和NMOSFET區域NR。第二裝置隔離層ST2可以形成在基底100的頂部中。基底100可以是矽基底、鍺基底或絕緣體上矽(SOI)基底。

PMOSFET區域PR和NMOSFET區域NR可以通過設置於其間的第二裝置隔離層ST2在與基底100的頂表面平行的第一方向D1上彼此分隔開。在一些示例中，PMOSFET區域PR和NMOSFET區域NR中的每個是單個(連續)區域，但在另一實施例中，PMOSFET區域PR和NMOSFET區域NR中的每個卻可以包括通過第二裝置隔離層ST2彼此分隔開的多個區域。

多個有源圖案FN可以在PMOSFET區域PR和NMOSFET區域NR的上部設置為沿與第一方向D1交叉的第二方向D2線性地延伸。有源圖案FN可以是基底100的一部分或者是從基底100突出的圖案。有源圖案FN可以沿第一方向D1彼此分隔開。第一裝置隔離層ST1可以在每個有源圖案FN的兩側設置為沿第二方向D2延伸。在一些示例中，每個有源圖案FN在其最頂部具有鰭形部分。作為示例，鰭形部分可以是圖案FN的在第一裝置隔離層ST1的水平面以上沿向上的方向突出的部分。

第一裝置隔離層ST1和第二裝置隔離層ST2可以以基本連續的方式彼此連接，從而形成單一絕緣層。在一些示例中，第二裝置隔離層ST2的厚度可以大於第一裝置隔離層ST1的厚度。在這種情況下，第一裝置隔離層ST1可以由與用於形成第二裝置隔離層ST2的工藝不同的工藝形成。在某些示例中，第一裝置隔離層ST1可以利用與第二裝置隔離層ST2的工藝相同的工藝來同時形成，從而具有與第二裝置隔離層ST2的厚度基本相同的厚度。第一裝置隔離層ST1和第二裝置隔離層ST2可以形成在基底100的上部中。第一裝置隔離層ST1和第二裝置隔離層ST2可以由例如氧化矽層構成。

柵極圖案GP可以在有源圖案FN上設置為沿第一方向D1穿過有源圖案FN延伸並彼此平行。柵極圖案GP可以在第二方向D2上彼此分隔開。更具體地，每個柵極圖案GP可以平行於第一方向D1地延伸穿過PMOSFET區域PR、第二裝置隔離層ST2和NMOSFET區域NR。

柵極絕緣圖案GI可以設置在每個柵極圖案GP的下面和兩側，柵極間隔件GS可以設置在每個柵極圖案GP的兩側。此外，覆蓋圖案CP可以設置為覆蓋每個柵極圖案GP的頂表面。然而，在某些示例中，覆蓋圖案CP可以從柵極圖案GP的頂表面的連接到柵極接觸件CB的一部分去除。第一層間絕緣層110至第五層間絕緣層150可以設置成覆蓋柵極圖案GP。

柵極圖案GP可以由從由摻雜的半導體、金屬和導電金屬氮化物組成的組中選擇的至少一種材料來形成或包括所述至少一種材料。柵極絕緣圖案GI可以包括氧化矽層、氮氧化矽層和介電常數大於氧化矽層的介電常數的高k介電層中的至少一種。覆蓋圖案CP和柵極間隔件GS中的每個可以包括氧化矽層、氮化矽層和氮氧化矽層中的至少一種。第一層間絕緣層110至第五層間絕緣層150中的每個可以是氧化矽層或氮氧化矽層。

源區/漏區SD可以設置在有源圖案FN的位於每個柵極圖案GP的兩側的部分中。PMOSFET區域PR中的源區/漏區SD可以是p型雜質區域，NMOSFET區域NR中的源區/漏區SD可以是n型雜質區域。位於柵極圖案GP下面且與柵極圖案GP疊置的鰭形部分可以用作電晶體的溝道區域AF。

源區/漏區SD可以是通過選擇性外延生長工藝形成的外延圖案。因此，源區/漏區SD的頂表面可以位於比鰭形部分的頂表面高的水平面處。源區/漏區SD可以包括不同於基底100的半導體元件的半導體元件。作為示例，源區/漏區SD可以由具有晶格常數不同於(例如，大於或小於)基底100的晶格常數的半導體材料來形成或者包括所述半導體材料。因此，源區/漏區SD可以對溝道區域AF施加壓應力或張應力。

柵極圖案GP和有源圖案FN可以構成多個邏輯電晶體。例如，它們可以與參照圖6A描述的邏輯布圖對應。

源極/漏極接觸件CA可以設置在柵極圖案GP之間。源極/漏極接觸件CA可以沿有源圖案FN並在第二方向D2上布置。作為示例，源極/漏極接觸件CA可以分別設置在PMOSFET區域PR和NMOSFET區域NR上的柵極圖案GP之間並且可以沿第一方向D1布置(例如，見圖7C)。源極/漏極接觸件CA可以直接結合到源區/漏區SD且電連接到源區/漏區SD。源極/漏極接觸件CA可以設置在第一層間絕緣層110中。柵極接觸件CB可以設置在至少一個柵極圖案GP上。

第一下過孔V11和第二下過孔V12可以設置在第一層間絕緣層110上並且在第二層間絕緣層120中。第一金屬層可以設置在第二層間絕緣層120上並且在第三層間絕緣層130中。第一金屬層可以包括第一電源線PL1和第二電源線PL2以及第一下金屬線M11和第二下金屬線M12。第一電源線PL1和第二電源線PL2可以對應於參照圖6C描述的第一電源圖案PL1和第二電源圖案PL2，第一下金屬線M11和第二下金屬線M12可以對應於參照圖6C描述的第一管腳圖案M11和第二管腳圖案M12。

作為示例，第一下金屬線M11可以通過第一下過孔V11電連接到源極/漏極接觸件CA中的一個。第二下金屬線M12可以通過第二下過孔V12電連接到柵極接觸件CB。

第一電源線PL1可以設置在PMOSFET區域PR外側並與PMOSFET區域PR相鄰，第二電源線PL2可以設置在NMOSFET區域NR外側並與NMOSFET區域NR相鄰。第一電源線PL1可以通過下過孔連接到源極/漏極接觸件CA以將漏電壓(Vdd)(例如，電源電壓)施加到PMOSFET區域PR。第二電源線PL2可以通過下過孔連接到源極/漏極接觸件CA以將源電壓(Vss)(例如，接地電壓)施加到NMOSFET區域NR。

第一上過孔V21和第二上過孔V22可以設置在第三層間絕緣層130上並且在第四層間絕緣層140中。第二金屬層可以設置在第四層間絕緣層140上並且在第五層間絕緣層150中。第二金屬層可以包括第一上金屬線M21和第二上金屬線M22。第一上金屬線M21和第二上金屬線M22可以對應於參照圖6C描述的第一互連圖案M21和第二互連圖案M22。

作為示例，第一上金屬線M21可以通過第一上過孔V21電連接到第一下金屬線M11。第二上金屬線M22可以通過第二上過孔V22電連接到第二下金屬線M12。

第一金屬層和第二金屬層可以使用參照圖2描述的設計並製造半導體裝置的方法來形成。例如，可以對半導體集成電路執行高級設計工藝和布圖設計工藝以製造參照圖6C描述的標準單元布圖。隨後，可以執行光學鄰近校正以製造修改的金屬布圖，可以基於修改後的金屬布圖製造光掩模。

形成第一金屬層的步驟可以包括在第三層間絕緣層130上形成由互連布圖限定了其圖案的光刻膠圖案。例如，可以在第三層間絕緣層130上形成光刻膠層。接下來，可以使用基於互連布圖製造的光掩模對光刻膠層執行曝光工藝，隨後可以對光刻膠層執行顯影工藝以形成光刻膠圖案。在一些示例中，光刻膠圖案可以形成為具有限定金屬線孔的開口。

接下來，可以使用光刻膠圖案作為蝕刻掩模來蝕刻第三層間絕緣層130，從而形成互連孔。可以通過用導電材料填充互連孔來形成第一電源線PL1和第二電源線PL2以及第一下金屬線M11和第二下金屬線M12。導電材料可以由金屬材料(例如，銅)來形成或者包括金屬材料(例如，銅)。

可以通過與用於形成第一金屬層的方法相似的方法來形成第二金屬層。

圖8A至圖8C是根據發明構思的一些示例示出安置標準單元和為其建立布線結構的平面圖。在對本示例的下面的描述中，可以由相似或等同的附圖標號來指示前面參照圖6A至圖6C描述的元件或步驟以避免重複對其詳細描述的必要性。

參照圖3和圖8A，可以使用布圖設計工具製備初始標準單元布圖(S121)。更詳細地，可以設置互連布圖，設置互連布圖的步驟可以包括安置第一電源圖案PL1和第二電源圖案PL2、安置第一初始管腳圖案PM11和第二初始管腳圖案PM12以及安置第一下過孔圖案V11和第二下過孔圖案V12。第一初始管腳圖案PM11和第二初始管腳圖案PM12中的每個可以在它們的形狀和位置方面與參照圖4A描述的第一管腳圖案M11和第二管腳圖案M12中對應的一個基本相同。

標準單元布圖可以保存在參照圖2描述的單元庫中。接下來，可以將保存在單元庫中的多個標準單元布圖設定在適當的位置(S122)。

參照圖3和圖8B，可以對標準單元布圖執行布線步驟以使標準單元連接到高水平互連布圖(S123)。設置高水平互連布圖的步驟可以包括安置第一互連圖案M21和第二互連圖案M22以及安置第一上過孔圖案V21和第二上過孔圖案V22。

第一上過孔圖案V21和第二上過孔圖案V22中的每個可以放置在第一初始管腳圖案PM11和第二初始管腳圖案PM12分別與第一互連圖案M21和第二互連圖案M22疊置的區域中的相應的一個疊置區域上。例如，第一上過孔圖案V21可以放置在第一初始管腳圖案PM11的第一區域RG1上。第一區域RG1的其上放置有第一上過孔圖案V21的區域可以指第一接觸區域。第一下過孔圖案V11可以放置在第一區域RG1下面。第一區域RG1的其上放置有第一下過孔圖案V11的另一區域可以指第二接觸區域。第一初始管腳圖案PM11可以放置在不與第一區域RG1疊置的第二區域RG2上。

參照圖3和圖8C，可以基於在完成布線步驟時獲得的接觸信息在互連布圖中放置第一管腳圖案M11和第二管腳圖案M12(S124)。更詳細地，可以處理第一初始管腳圖案PM11以保留包括第一接觸區域和第二接觸區域的第一區域RG1而去除第二區域RG2。第一初始管腳圖案PM11的剩餘部分(例如，第一區域RG1)可以用作第一管腳圖案M11。可以通過以處理第一初始管腳圖案PM11的方式相同的方式來處理第二初始管腳圖案PM12來形成第二管腳圖案M12。

圖9A、圖9C和圖9D是根據發明構思的一些示例示出安置標準單元並為其建立布線結構的方法的平面圖。圖9B是示出其互連布圖彼此不同的標準單元布圖的一些示例的平面圖。在對本示例的下面的描述中，可以由相似或等同的附圖標號來指示前面參照圖6A至圖6C描述的元件或步驟以避免重複對其詳細描述的必要性。

參照圖3和圖9A，可以使用布圖設計工具設置初始標準單元布圖(在S121中)。更詳細地，可以設置互連布圖，設置互連布圖的步驟可以包括安置第一電源圖案PL1和第二電源圖案PL2、安置第一初始管腳圖案PM11和第二初始管腳圖案PM12以及安置第一下過孔圖案V11和第二下過孔圖案V12。第一初始管腳圖案PM11和第二初始管腳圖案PM12中的每個可以在它們的形狀和布置方面與參照圖4A描述的第一管腳圖案M11和第二管腳圖案M12中相應的一個基本相同。

參照圖9B，可以修改圖9A中示出的初始標準單元布圖以產生互連布圖彼此不同的第一標準單元布圖至第四標準單元布圖A、B、C和D。例如，圖9B中示出的標準單元布圖A、B、C和D中的每個的邏輯布圖可以與圖9A的初始標準單元布圖的邏輯布圖相同，但是圖9B中示出的標準單元布圖A、B、C和D中的每個的互連布圖可以不同於圖9A的初始標準單元布圖的互連布圖。

例如，第一標準單元布圖至第四標準單元布圖A、B、C和D中的每個可以包括第一管腳圖案M11和第二管腳圖案M12。在該示例中，第一管腳圖案M11和第二管腳圖案M12在其尺寸上彼此不同；即，設置在第一管腳圖案M11和第二管腳圖案M12中的管腳區域PI的數目不同。另外，第一管腳圖案M11和第二管腳圖案M12可以在它們的相對位置方面彼此不同。

注意，第一標準單元布圖至第四標準單元布圖A、B、C和D僅是標準單元布圖的可能修改的示例，即，可以基於設置在第一初始管腳圖案PM11和第二初始管腳圖案PM12中的管腳區域PI的數目來修改標準單元布圖以提供不同組的標準單元布圖。例如，在第一初始管腳圖案PM11和第二初始管腳圖案PM12中的每個具有五個管腳區域PI的情況下，可以修改標準單元布圖以產生一組彼此不同的多達5×5(即，25個)的標準單元布圖。

初始標準單元布圖以及通過以上工藝設置的第一標準單元布圖至第四標準單元布圖A、B、C和D可以保存在參照圖2描述的單元庫中。隨後，可以將保存在單元庫中的多個標準單元布圖設定在適當的位置(S122)。

參照圖3和圖9C，可以對初始標準單元布圖執行布線步驟以使初始標準單元布圖連接到高水平互連布圖(在S123中)。設置高水平互連布圖的步驟可以包括安置第一互連圖案M21和第二互連圖案M22以及安置第一上過孔圖案V21和第二上過孔圖案V22。

第一上過孔圖案V21和第二上過孔圖案V22中的每個可以安置在第一初始管腳圖案PM11和第二初始管腳圖案PM12分別與第一互連圖案M21和第二互連圖案M22疊置的區域中的相應的一個疊置區域上。將要設置第一上過孔圖案V21和第二上過孔圖案V22的位置可以構成接觸信息的一部分。

例如，當在第一方向D1上看時，第一上過孔圖案V21可以設置在第一初始管腳圖案PM11的第三管腳區域中，第二上過孔圖案V22可以設置在第二初始管腳圖案PM12的第二管腳區域中。

參照圖3和圖9D，可以基於接觸信息在互連布圖中放置第一管腳圖案M11和第二管腳圖案M12(S124)。更詳細地，基於接觸信息，可以用第一標準單元布圖至第四標準單元布圖A、B、C和D中的一個替代任何初始標準單元布圖。

例如，包括第一管腳圖案M11的三個管腳區域和第二管腳圖案M12的兩個管腳區域的互連布圖可以適合於滿足由接觸信息施加的技術要求。在這種情況下，參照圖9B，第二標準單元布圖至第四標準單元布圖B、C和D適合於滿足這些要求。然而，在這些第二標準單元布圖至第四標準單元布圖B、C和D之中，由於第二標準單元布圖B的最小管腳圖案M11和M12並且因為在基於第二標準單元布圖至第四標準單元布圖B、C和D製造的裝置之中，基於第二標準單元布圖製造的裝置將表現最低的寄生電容，因此第二標準單元布圖B可以是最令人滿意的。因此，可以用第二標準單元布圖B來替代初始標準單元布圖。

圖10A至圖10C是示出根據發明構思的一些示例示出安置標準單元並為其建立布線結構的平面圖。在對本示例的下面的描述中，可以由相似或等同的附圖標號來指示前面參照圖6A至圖6C描述的元件或步驟以避免重複對其詳細描述的必要性。

參照圖3和圖10A，可以使用布圖設計工具設置初始標準單元布圖(S121)。設置標準單元布圖的步驟可以包括設置第一互連布圖和第二互連布圖。在一些示例中，第一互連布圖可以對應於將要形成在半導體基底上的第一金屬層，第二互連布圖可以對應於將要形成在半導體基底上的第二金屬層。換言之，與圖6A中示出的示例不同，標準單元布圖可以包括多個互連布圖，互連布圖可以依據構成標準單元布圖的電路的類型而改變。

設置第一互連布圖的步驟可以包括安置第一電源圖案PL1和第二電源圖案PL2、安置第一至第三下互連線圖案M11、M12和M13。雖然未示出，但第一至第三下互連線圖案M11、M12和M13可以通過下過孔圖案連接到邏輯布圖。

第二互連布圖的製造可以包括安置第一至第三初始管腳圖案PM21、PM22和PM23以及安置第一至第三過孔圖案V21、V22和V23。第一至第三過孔圖案V21、V22和V23中的每個可以設置在第一至第三下互連線圖案M11、M12和M13與第一至第三初始管腳圖案PM21、PM22和PM23的對應的一對之間以使所述對應的一對彼此連接。

標準單元布圖可以保存在參照圖2描述的單元庫中。接下來，可以將保存在單元庫中的多個標準單元布圖設定在適當的位置(S122)。

參照圖3和圖10B，可以對標準單元布圖執行布線步驟以使標準單元連接到高水平互連布圖(S123)。設置高水平互連布圖的步驟可以包括安置第一至第三上互連線圖案M31、M32和M33以及安置第一至第三上過孔圖案V31、V32和V33。第一至第三上過孔圖案V31、V32和V33中的每個可以放置在第一至第三初始管腳圖案PM21、PM22和PM23分別與第一至第三上互連線圖案M31、M32和M33疊置的區域中的相應的一個疊置區域上。在完成布線步驟時，可以得到接觸信息。

參照圖3和圖10C，可以基於接觸信息在第二互連布圖中設置或產生第一至第三管腳圖案M21、M22和M23(S124)。第一至第三管腳圖案M21、M22和M23的形成可以使用前面參照圖6C、圖8C和圖9D描述的方法中的一種來執行。結果，與第一至第三初始管腳圖案PM21、PM22和PM23中對應的一個相比，第一至第三管腳圖案M21、M22和M23中的每個的尺寸可以減小。

與參照圖6A至圖6C以及圖10A至圖10C示出並描述的示例不同，標準單元布圖的管腳圖案不限於設置在第一金屬層和/或第二金屬層(在基底上方)中。相反，如上所述，管腳圖案可以安置在高水平金屬層(例如，第三金屬層)中。此外，管腳圖案可以設置在不同的金屬層中；例外，多個管腳圖案可以安置在第一金屬層和第二金屬層中的每個中。

圖11A和圖11B是根據發明構思的一些示例示出安置標準單元並為其建立布線結構的平面圖。在對本示例的下面的描述中，可以由相似或等同的附圖標號來指示前面參照圖6A至圖6C描述的元件或步驟以避免重複對其詳細描述的必要性。

參照圖3和圖11A，可以設置參照圖6A、圖8A或圖9A描述的標準單元布圖(S121)。標準單元布圖可以保存在參照圖2描述的單元庫中。隨後，可以將保存在單元庫中的多個標準單元布圖設定在適當的位置以沿第二方向D2對齊並彼此平行(S122)。多個相同的標準單元布圖可以設定在適當的位置以形成均包括具有相同電路的相同的邏輯布圖的第一標準單元布圖STD1和第二標準單元布圖STD2。作為示例，第一標準單元布圖STD1和第二標準單元布圖STD2可以表示反相器。第一標準單元布圖STD1可以具有包括第一初始管腳圖案PM11和第二初始管腳圖案PM12的第一互連布圖，第二標準單元布圖STD2可以具有包括第三初始管腳圖案PM13和第四初始管腳圖案PM14的第二互連布圖。第一初始管腳圖案PM11和第二初始管腳圖案PM12以及第三初始管腳圖案PM13和第四初始管腳圖案PM14可以在它們的尺寸和位置方面彼此相同。儘管未示出，但是附加的標準單元布圖可以附加地設置在第一標準單元布圖STD1和第二標準單元布圖STD2之間。

參照圖3和圖11B，可以對第一標準單元布圖STD1和第二標準單元布圖STD2執行布線步驟以使第一標準單元布圖STD1和第二標準單元布圖STD2連接到高水平互連布圖(S123)。儘管第一標準單元布圖STD1和第二標準單元布圖STD2相同，但是在布線步驟中第一標準單元布圖STD1和第二標準單元布圖STD2可以連接到彼此不同的標準單元，因此，第一標準單元布圖STD1和第二標準單元布圖STD2可以具有與之相關的不同的接觸信息。作為示例，第一標準單元布圖STD1可以連接到構成高水平互連布圖的第一互連圖案M21和第二互連圖案M22。第二標準單元布圖STD2可以連接到構成高水平互連布圖的第三互連圖案M23和第四互連圖案M24。

基於接觸信息，可以在第一互連布圖中設置或產生第一管腳圖案M11和第二管腳圖案M12，可以在第二互連布圖中設置或產生第三管腳圖案M13和第四管腳圖案M14(在S124中)。第一管腳圖案M11和第二管腳圖案M12和/或第三管腳圖案M13和第四管腳圖案M14可以使用前面參照圖6C、圖8C和圖9D描述的方法中的一種方法來形成。因此，能夠在相同的標準單元布圖(例如，第一標準單元布圖STD1和第二標準單元布圖STD2)中設置其尺寸和布置彼此不同的第一管腳圖案M11和第二管腳圖案M12以及第三管腳圖案M13和第四管腳圖案M14。

相反，如果在安置標準單元布圖並為其建立布線結構的步驟時，新產生了管腳圖案(例如，見圖4B或圖5B)，那麼相同的標準單元布圖可以具有相同的管腳圖案(例如，具有相同尺寸和相同布置)，無論布線步驟中是否有不同。相反，在根據發明構思的一些示例中的布圖設計方法中，儘管標準單元布圖相同，但是能夠實現分別用於標準單元布圖的在它們的尺寸和相對位置方面彼此不同的管腳圖案。這使得能夠實現具有優化的特性的半導體裝置。

根據發明構思的一些示例，設計半導體裝置的布圖的方法可以包括基於布線步驟之後獲得的接觸信息在標準單元布圖中的互連布圖中安置管腳圖案。因此，能夠在布線中使自由度最大化並實現具有高操作速度和低功耗特性的半導體裝置。

最後，儘管已經具體地示出並描述了發明構思的示例，但是本領域的普通技術人員將理解的是，在不脫離由權利要求限定的發明構思的精神和範圍的情況下，可以對其作出形式和細節上的變化。