具有自包含式測試單元的半導體存儲器件及其測試方法
2023-05-01 08:30:18
具有自包含式測試單元的半導體存儲器件及其測試方法
【專利摘要】本發明提供了一種半導體存儲器件，其被配置成利用隨機數據模式在內部執行測試操作。半導體存儲器件包括在板上控制邏輯的控制下操作的隨機數據模式測試單元，所述板上控制邏輯也管理半導體存儲器件的正常操作。控制邏輯響應於從外部器件接收的簡單命令來控制半導體存儲器件的測試操作。因此，測試時間會比在由外部器件完全控制測試時的測試時間少。而且，因為外部器件不需要管理隨機數據模式，測試成本會比在外部器件控制下執行測試時的測試成本低。
【專利說明】具有自包含式測試單元的半導體存儲器件及其測試方法
[0001]相關申請的交叉引用
[0002]本申請要求2012年5月31日向韓國知識產權局提交的韓國專利申請N0.10-2012-0058231的優先權，其全部內容通過引用合併於此。
【技術領域】
[0003]本發明總體而言涉及一種半導體存儲器件，更具體而言涉及一種包括測試單元的半導體存儲器件及其測試方法。
【背景技術】
[0004]一般來說，半導體存儲器件分成易失性存儲器件和非易失性存儲器件。易失性存儲器件會在電力切斷時丟失其中儲存的數據，而非易失性存儲器件在電力切斷時仍會保留其中儲存的數據。非易失性存儲器件包括各種類型的存儲器單元電晶體。非易失性存儲器件可以根據存儲器單元電晶體的結構分成快閃記憶體件、鐵電RAM (FRAM, FerroelectricRAM)、磁性 RAM (MRAM, Magnetic RAM)、相變 RAM (PRAM, Phase Change RAM)等。
[0005]在非易失性存儲器件之中，快閃記憶體件根據存儲器單元與位線之間的連接狀態而大致分成NOR快閃記憶體件和NAND快閃記憶體件。NOR快閃記憶體件具有二個或多個存儲器單元電晶體並聯至一個位線的結構。因此，NOR快閃記憶體件擁有良好的隨機存取時間特徵。另一方面，NAND快閃記憶體件具有二個或多個存儲器單元電晶體串聯至一個位線的結構。這種結構稱為單元存儲串結構，而且每個單元存儲串需要一個位線接觸。因此，NAND快閃記憶體件在集成度方面具有優異的特徵。
[0006]快閃記憶體件的存儲器單元根據閾值電壓分布而分成導通單元(on cell)和截止單元(off cell)。導通單元為擦除的單元(erased cell),截止單元為編程的單元(programmedcell)o編程的存儲器單元的閾值電壓可能會因各種因素而改變。例如，編程的存儲器單元的閾值電壓可能會因相鄰存儲器單元之間的編程幹擾或耦接而改變。下面將更明確地說明編程的存儲器單元的閾值電壓變化。
[0007]例如，相鄰存儲器單元的編程狀態(即閾值電壓分布)可能會根據在編程操作期間被編程在選中的存儲器單元中的數據而改變。另外，在讀取操作期間，流經選中的存儲器單元的單元電流可能會根據相鄰存儲器單元的編程狀態(即閾值電壓分布)而改變。換言之，存儲器單元的閾值電壓可能會根據要被編程在選中的存儲器單元中的數據或指示相鄰存儲器單元的編程狀態的數據模式(data pattern)而改變。
[0008]如上面所述，存儲器單元可能會根據特定數據模式而或多或少受到編程幹擾或耦接的影響。因此，需要有測試半導體存儲器件是否針對各種數據模式執行穩定操作的器件和方法。
【發明內容】
[0009]本文描述一種包括測試單元的半導體存儲器件及其測試方法。[0010]在本發明的實施例中，一種半導體存儲器件的測試方法包括以下步驟:在半導體存儲器件內部產生第一隨機數據模式，並且將第一隨機數據模式編程在半導體存儲器件中；以及在半導體存儲器件裡產生第二隨機數據模式，並且比較第二隨機數據模式與從半導體存儲器件的存儲器單元讀取的數據模式。
[0011]在本發明的一個實施例中，一種半導體存儲器件的測試方法包括以下步驟:響應於從外部器件提供的測試命令在半導體存儲器件內部產生隨機數據模式；利用隨機數據模式執行測試；以及輸出測試結果至外部器件。
[0012]在本發明的一個實施例中，一種半導體存儲器件包括:存儲器單元；隨機數據模式測試單元，其被配置成產生隨機數據模式；以及數據讀取/寫入電路，其被配置成在測試操作期間將從隨機數據模式測試單元提供的隨機數據模式編程在存儲器單元中。
【專利附圖】
【附圖說明】
[0013]結合【專利附圖】
【附圖說明】本發明的特點、方面以及實施例，其中:
[0014]圖1是說明根據本發明的一個實施例的半導體存儲器件的框圖；
[0015]圖2是示出根據本發明的一個實施例的半導體存儲器件的測試方法的流程圖；
[0016]圖3是更加詳細地示出圖2的測試方法的測試編程方法的流程圖；
[0017]圖4是根據本發明的一個實施例的半導體存儲器件的框圖；
[0018]圖5是說明圖3的測試編程方法的時序圖；
[0019]圖6是更加詳細地示出圖2的測試方法的第一測試讀取方法的流程圖；
[0020]圖7是根據本發明的一個實施例的半導體存儲器件的框圖；
[0021]圖8是說明圖6的第一測試讀取方法的時序圖；
[0022]圖9是更加詳細地示出圖2的測試方法的第二測試讀取方法的流程圖；
[0023]圖10是根據本發明的一個實施例的半導體存儲器件的框圖；
[0024]圖11是說明圖9的第二測試讀取方法的時序圖；
[0025]圖12是根據本發明的另一個實施例的半導體存儲器件的測試方法的流程圖；以及
[0026]圖13是根據本發明的又一個實施例的半導體存儲器件的測試方法的時序圖。【具體實施方式】
[0027]下文中將經由示例性實施例並參考附圖來說明根據本發明的包括測試單元的半導體存儲器件及其測試方法。
[0028]下面將參照附圖更詳細地說明本發明的實施例。然而，本發明可以用不同的形式來實施，而不應解釋為限於本文中所提出的實施例。
[0029]附圖並非按照比例繪製，而且在某些情況中，為了清楚示出實施例的特點，可能會放大比例。在本說明書中，使用了特定的術語。這些術語是用來描述本發明，而並非用來限定本發明的意義或限制本發明的範圍。
[0030]在本說明書中，「和/或」表示包括有安排在「和/或」前後的一個或更多個部件。另外，「連接/耦接」表示器件直接或者經由另一器件與另外的器件耦接。在本說明書中，只要在句子之中沒有明確提及，單數形式可以包括多個形式。另外，本說明書中所使用的「包括/包含」或「包括有/包含有」表示存在或加入了一個或更多個器件、步驟、操作以及元件。
[0031]下文中將參照附圖來詳細說明本發明的實施例。
[0032]在以下的描述中，雖然使用作為一種非易失性存儲器件的NAND快閃記憶體件為例來說明本發明的特點和功能。然而，下面將說明的本發明的特點和功能並不限於特定類型的半導體存儲器件。即，下面將說明的半導體存儲器件的測試方法即可應用於易失性存儲器件也可應用於非易失性存儲器件。
[0033]圖1是說明根據本發明的一個實施例的半導體存儲器件的框圖。參見圖1，半導體存儲器件100包括存儲器單元陣列110、行解碼器120、列解碼器130、數據讀取/寫入電路140、輸入/輸出緩衝器電路150、控制邏輯160以及隨機數據模式測試單元170。
[0034]存儲器單元陣列110包括布置在位線BLO至BLn與字線WLO至WLn之間的各個交叉處的多個存儲器單元。每個存儲器單元可以儲存一位數據。這種存儲器單元稱為單電平單元(SLC，Single Level Cell)。SLC被編程成具有對應於擦除狀態和編程狀態的閾值電壓。再例如，每個存儲器單元可以儲存二位或多位數據。這種存儲器單元稱為MLC。MLC根據多位數據被編程成具有對應於擦除狀態和多個編程狀態中的任一種編程狀態的閾值電壓。存儲器單元陣列110可被實施為具有單層陣列結構(稱為二維陣列結構)或多層陣列結構(稱為三維陣列結構)。
[0035]行解碼器120根據控制邏輯160的控制來操作。行解碼器120被配置成響應於地址來對存儲器單元陣列Iio中的行執行選擇操作與驅動操作。例如，行解碼器120被配置成將電壓發生器(未示出)所提供的各種字線電壓傳送至選中的字線和未選中的字線。
[0036]列解碼器130根據控制邏輯160的控制來操作。列解碼器130被配置成響應於地址來選擇位線BLO至BLn (或數據讀取/寫入電路)。
[0037]數據讀取/寫入電路140根據控制邏輯160的控制來操作。數據讀取/寫入電路140被配置成根據操作模式作為寫入驅動器或感測放大器操作。另外，數據讀取/寫入電路140被配置成在測試讀取操作期間比較隨機數據模式與從存儲器單元陣列110讀取的數據。下面將詳細描述數據讀取/寫入電路140的測試讀取操作。
[0038]輸入/輸出緩衝器電路150被配置成從外部器件(例如存儲器控制器、存儲器接口、主機設備等)接收數據或輸出數據給外部器件。此處，數據不僅可以包括編程在存儲器單元陣列110中的數據或從存儲器單元陣列110讀取的數據，而且還包括控制信號諸如命令和地址。輸入/輸出緩衝器電路150可能包括數據鎖存器電路和輸出驅動電路，以便輸入和輸出數據。
[0039]控制邏輯160被配置成響應於從外部器件提供的控制信號來控制半導體存儲器件100的整體操作。例如，控制邏輯160可以控制半導體存儲器件100的讀取、編程(或寫入)或擦除操作。再例如，控制邏輯160被配置成響應於測試命令(例如測試編程命令、測試讀取命令等)來控制半導體存儲器件100的測試操作。這意味著半導體存儲器件100的測試操作並非由外部器件來直接執行，而是在半導體存儲器件100內部執行。
[0040]隨機數據模式測試單元170根據控制邏輯160的控制來操作。隨機數據模式測試單元170被配置成在測試編程操作期間產生隨機數據模式。隨機數據模式測試單元170被配置成在測試讀取操作期間比較所產生的隨機數據模式與從存儲器單元陣列110讀取的數據。下面將詳細描述隨機數據模式測試單元170的配置和操作。
[0041]根據本發明的一個實施例，半導體存儲器件100被配置成在內部執行針對隨機數據模式的測試操作。因此，測試時間會比在外部器件的控制下執行測試時的測試時間少。另夕卜，因為外部器件不需要管理隨機數據模式，測試成本會比在外部器件控制下執行測試時的測試成本低。
[0042]圖2是示出根據本發明的一個實施例的半導體存儲器件的測試方法的流程圖。參見圖2，圖1的半導體存儲器件100的測試方法分成用於將隨機數據模式編程在存儲器單元中的測試編程方法S200以及用於通過將隨機數據模式與編程在存儲器單元中的數據比較而檢測測試結果的測試讀取方法S300。
[0043]用以編程隨機數據模式的測試編程方法S200包括以下步驟:在半導體存儲器件100內部產生隨機數據模式；以及將產生的隨機數據模式編程在存儲器單元中。下面將更詳細說明測試編程方法S200。
[0044]在步驟S110，半導體存儲器件100可以從外部器件例如測試器件接收測試編程命令、地址以及種值(seed value)。半導體存儲器件100可響應於測試編程命令來執行測試編程操作。在步驟S120，半導體存儲器件100基於接收到的種值來產生隨機數據模式。這意味著要用於測試編程操作的數據並非由外部器件例如測試器件提供。在步驟S130，半導體存儲器件100將內部產生的隨機數據模式編程在存儲器單元中。
[0045]為了判斷隨機數據模式是否被正常地編程在存儲器單元中，或者判斷已編程在存儲器單元中的隨機數據是否因物理故障——例如編程幹擾或耦合效應——而改變，執行測試讀取方法S300。用於將隨機數據模式與編程在存儲器單元中的數據比較的測試讀取方法S300包括以下步驟:在半導體存儲器件100內部產生隨機數據模式；以及比較產生的隨機數據模式與從存儲器單元讀取的數據。下面將更詳細說明測試讀取方法S300。
[0046]在步驟S140，半導體存儲器件100從外部器件例如測試器件接收測試讀取命令、地址以及種值。半導體存儲器件100可以響應於測試讀取命令來執行測試讀取操作。在步驟S150，半導體存儲器件100基於接收到的種值比較所產生的隨機數據模式與從存儲器單元讀取的數據。在步驟S160，半導體存儲器件100輸出根據比較結果所產生的測試結果給外部器件例如測試器件。
[0047]經由這一系列的操作，可以測試隨機數據模式是否正常地被編程在半導體存儲器件100中，或者測試半導體存儲器件100是否依照隨機數據模式穩定地操作。
[0048]圖3是更加詳細地示出圖2的測試方法的測試編程方法的流程圖。圖4是根據本發明的一個實施例的半導體存儲器件的框圖。此處，將參照圖3和圖4來詳細描述根據本發明的一個實施例的測試編程方法。
[0049]在步驟S210，圖1的半導體存儲器件100可以從外部器件例如測試器件接收第一編程命令、地址以及種值SDV。接收到的種值SDV被提供至隨機數據模式測試單元170的隨機數據模式發生器171。
[0050]在步驟S220，隨機數據模式發生器171基於種值SDV來產生隨機數據模式RDP。隨機數據模式發生器171可以響應於從圖1的控制邏輯160提供的時鐘信號CLK_W來產生隨機數據模式RDP。產生的隨機數據模式RDP被提供至數據讀取/寫入電路140。例如，隨機數據模式發生器171可以包括隨機數據發生電路，例如，線性反饋移位寄存器(LFSR，Linear Feedback Shift Register)。
[0051]在步驟S230，半導體存儲器件100從外部器件例如測試器件接收第二測試編程命令。在步驟S240，當接收到第二測試編程命令時，暫時儲存在數據讀取/寫入電路140中的隨機數據模式RDP被編程在存儲器單元陣列110的存儲器單元中。
[0052]在步驟S250，判斷存儲器單元是否被編程為具有所需要的狀態。當存儲器單元沒有被編程為具有所需要的狀態時，可以重複編程操作預定的次數。即，重複包括步驟S240和S250的編程循環預定的次數，以便執行編程操作。另一方面，當存儲器單元被編程為具有所需要的狀態時，編程操作結束。
[0053]圖5是說明圖3的測試編程方法的時序圖。圖5基於測試編程方法的流程圖描繪輸入/輸出數據以及控制信號的時序圖。
[0054]第一測試編程命令TPCMDldia ADDR以及種值SDV與寫入控制信號WC同步地被提供至半導體存儲器件。種值SDV根據隨機數據模式RDP的複雜性可以有不同的大小。
[0055]隨機數據模式RDP的大小由寫入控制信號WC來控制。即，要產生的隨機數據模式RDP的數量對應於寫入控制信號WC的觸發次數。要產生的隨機數據模式RDP的數量對應於半導體存儲器件100的可以同時被編程的存儲器單元的數量。另外，可以基於寫入控制信號WC，產生提供給圖4的隨機數據模式發生器171的時鐘信號CLK_W以產生隨機數據模式RDP。
[0056]當提供第二測試編程命令TPCMD2時，產生的隨機數據模式RDP被編程在存儲器單元中。即，在提供第二測試編程命令TPCMD2之後，用來施加編程電流或電壓的實際編程操作在第二測試編程命令TPCMD2被提供之後執行。
[0057]圖6是更加詳細地示出圖2的測試方法的第一測試讀取方法的流程圖。圖7是根據本發明的一個實施例的半導體存儲器件的框圖。下文中將參照圖6和圖7詳細說明根據本發明的一個實施例的第一測試讀取方法。
[0058]在步驟S305，圖1的半導體存儲器件100從外部器件例如測試器件接收第一測試讀取命令、地址以及種值SDV。接收到的種值SDV被提供至隨機數據模式測試單元170的隨機數據模式發生器171。
[0059]在步驟S310，半導體存儲器件100從外部器件例如測試器件接收第二測試讀取命令。
[0060]在步驟S315，當接收到第二測試讀取命令時，數據讀取/寫入電路140從存儲器單元陣列Iio的存儲器單元讀取單元數據。即，數據讀取/寫入電路140讀取被編程在存儲器單元中的數據。讀取的數據可以暫時儲存在數據讀取/寫入電路140中。
[0061]在步驟S320，當接收到第二測試讀取命令時，隨機數據模式發生器171基於種值SDV產生隨機數據模式RDP。隨機數據模式發生器171可以響應於從圖1的控制邏輯160提供的時鐘信號CLK1_R來產生隨機數據模式RDP。為此，可以基於讀取控制信號RC產生時鐘信號CLK1_R。因此，所產生的隨機數據模式RDP的數量對應於讀取控制信號RC的觸發次數。所產生的隨機數據模式RDP被提供至比較器173。
[0062]例如，隨機數據模式發生器171可以包括隨機數據發生電路，例如，線性反饋移位寄存器(LFSR)。
[0063]隨機數據模式發生器171的隨機數據模式產生操作可以在數據讀取/寫入電路140感測單元數據的同時或之後執行。即，可同時或順序地執行步驟S315與步驟S320。
[0064]在步驟S325，比較器173比較數據讀取/寫入電路140所提供的讀取數據與從隨機數據模式發生器171提供的隨機數據模式RDP。比較器173可以包括被配置成執行邏輯運算的邏輯電路。例如，比較器173可以包括被配置成對讀取的數據和隨機數據模式RDP執行「異或」運算的電路。
[0065]在步驟S330，比較器173響應於從控制邏輯160提供的時鐘信號0^2_1?而輸出測試通過/失敗數據。可以基於讀取控制信號RC來產生時鐘信號CLK2_R。當讀取的數據與隨機數據模式RDP具有相同值時，比較器173可以輸出測試通過數據。另外，當讀取的數據與隨機數據模式RDP具有不同值時，比較器173可以輸出測試失敗數據。即，比較器173響應於讀取控制信號RC來輸出各個存儲器單元的測試通過/失敗信息。
[0066]圖8是說明圖6的第一測試讀取方法的時序圖。圖8基於第一測試讀取方法的流程圖描繪輸入/輸出數據和控制信號的時序圖。
[0067]第一測試讀取命令TRCMDUia ADDR、種值SDV以及第二測試讀取命令TRCMD2與寫入控制信號WC同步地被提供至半導體存儲器件。圖8示出順序地提供信號TRCMDl、ADDR、SDV以及TRCMD2。然而，順序可以改變。同時，種值SDV的大小可以根據隨機數據模式RDP的複雜性而不同。
[0068]當提供第二測試讀取命令TRCMD2時，讀取被編程在存儲器單元中的數據。即，在提供第二測試讀取命令TRCMD2之後，圖7的數據讀取/寫入電路140讀取存儲器單元陣列110的數據。
[0069]響應於讀取控制信號RC來執行隨機數據模式RDP的產生、隨機數據模式RDP與讀取的數據之間的比較，以及比較結果的輸出操作。例如，圖7的隨機數據模式發生器171響應於基於讀取控制信號RC所產生的時鐘信號CLK1_R來產生隨機數據模式RDP。另外，數據讀取/寫入電路140響應於讀取控制信號RC來提供讀取的數據至圖7的比較器173。另外，比較器173響應於基於讀取控制信號RC所產生的時鐘信號CLK2_R來比較隨機數據模式RDP與讀取的數據，並且輸出比較結果(即通過/失敗數據)。圖中雖然未示出，但是，從比較器173輸出的比較結果經由圖1的輸入/輸出緩衝器電路150被輸出至外部器件例如測試器件。
[0070]圖9是更加詳細地示出圖2的測試方法的第二測試讀取方法的流程圖。圖10是根據本發明的一個實施例的半導體存儲器件的框圖。下文將參照圖9和圖10詳細描述根據本發明的一個實施例的第二測試讀取方法。
[0071]在步驟S355，圖1的半導體存儲器件100從外部器件例如測試器件接收第一測試讀取命令和種值SDV。接收到的種值SDV被提供至隨機數據模式測試單元170的隨機數據模式發生器171。`
[0072]在步驟S360，隨機數據模式發生器171基於種值SDV產生隨機數據模式RDP。隨機數據模式發生器171可以響應於從圖1的控制邏輯160提供的時鐘信號0^_1?來產生隨機數據模式RDP。可以基於讀取控制信號RC來產生時鐘信號CLK_R。為此，所產生的隨機數據模式RDP的數量對應於讀取控制信號RC的觸發次數。隨機數據模式發生器171將隨機數據模式RDP提供至數據讀取/寫入電路140`。隨機數據模式RDP可以暫時儲存在數據讀取/與入電路140中。[0073]在步驟S365，半導體存儲器件100從外部器件例如測試器件接收第二測試讀取命令和地址。在步驟S370，在接收到第二測試讀取命令之後，數據讀取/寫入電路140從存儲器單元陣列110的存儲器單元讀取單元數據。即，數據讀取/寫入電路140讀取被編程在存儲器單元中的數據。讀取數據可以暫時儲存在數據讀取/寫入電路140中。
[0074]在步驟S375，數據讀取/寫入電路140根據從控制邏輯160提供的控制信號CNTO來比較暫時儲存的隨機數據模式RDP與讀取的數據，並且提供比較的數據即比較結果給計數器175。例如，當隨機數據模式RDP和讀取的數據具有相同值時，數據讀取/寫入電路140輸出測試通過數據給計數器175。另外，當隨機數據模式RDP和讀取的數據具有不同值時，數據讀取/寫入電路140可以輸出測試失敗數據給計數器175。
[0075]在步驟S380，計數器175基於從數據讀取/寫入電路140提供的比較數據來計算失敗數據的數量。計數器175可以根據控制邏輯160的控制來輸出失敗數據的數量給外部器件例如測試器件。計數器175可被包括在控制邏輯160中，也可以與控制邏輯160物理上分開。
[0076]圖11是說明圖9的第二測試讀取方法的時序圖。圖11基於圖9的第二測試讀取方法的流程圖描繪輸入/輸出數據和控制信號的時序圖。
[0077]第一測試讀取命令TRCMDl和種值SDV與寫入控制信號WC同步地被提供至半導體存儲器件。種值SDV的大小可以根據隨機數據模式RDP的複雜性而不同。
[0078]在提供種值SDV之後，隨機數據模式RDP響應於讀取控制信號RC而產生。例如，圖10的隨機數據模式發生器171響應於基於讀取控制信號RC所產生的時鐘信號CLK-R來產生隨機數據模式RDP。
[0079]當提供第二測試讀取命令TRCMD2和地址時，讀取被編程在存儲器單元中的數據。即，在提供第二測試讀取命令TRCMD2之後，圖10的數據讀取/寫入電路140讀取存儲器單元陣列110的數據。數據讀取/寫入電路140響應於控制信號CNTO來比較儲存的隨機數據模式與讀取的數據，並且將比較結果輸出至計數器175。
[0080]視需要而定，可以響應於從外部器件例如測試器件提供的讀取控制信號RC而輸出失敗數據的數量。再例如，可以根據從外部器件例如測試器件提供的狀態檢查命令而輸出失敗數據的數量。失敗數據的數量可以暫時儲存在控制邏輯160或計數器175中，直到該值被輸出至外部器件。
[0081]圖12是示出根據本發明另一個實施例的半導體存儲器件的測試方法的流程圖。參見圖12，圖1的半導體存儲器件100的測試方法的特徵在於:根據一個命令例如隨機測試命令,來順序地執行如下操作:產生隨機數據模式；編程所產生的隨機數據模式；從存儲器單元讀取數據；以及比較產生的隨機數據模式與讀取的數據。下文中將參照圖11和12來詳細描述半導體存儲裝置的測試方法。
[0082]在步驟S410，半導體存儲器件100從外部器件例如測試器件接收隨機測試命令、地址以及種值。
[0083]在步驟S420，半導體存儲器件100的隨機數據模式測試單元170基於所接收到的種值而產生隨機數據模式。這意味著用於測試編程操作的數據並非從外部器件例如測試器件提供。所產生的隨機數據模式被暫時儲存，直到執行後續的比較操作。例如，當執行編程操作和後續的比較操作時，從隨機數據模式測試單元170提供至圖1的數據讀取/寫入電路140的隨機數據模式可以暫時儲存在數據讀取/寫入電路140的鎖存器電路中。
[0084]在步驟S430，數據讀取/寫入電路140將接收到的隨機數據模式編程到存儲器單元。在步驟S440，數據讀取/寫入電路140讀取被編程在存儲器單元中的數據。例如，數據讀取/寫入電路140可以將讀取的數據暫時儲存在鎖存器電路中。
[0085]在步驟S450，數據讀取/寫入電路140根據控制邏輯160的控制來比較儲存的隨機數據模式與儲存的讀取數據，並且儲存比較結果。例如，當隨機數據模式與讀取的數據具有相同值時，數據讀取/寫入電路140將測試通過數據儲存在相應的鎖存器電路中。另外，當隨機數據模式和讀取數據具有不同值時，數據讀取/寫入電路140將測試失敗數據儲存在相應的鎖存器電路中。
[0086]在步驟S460，半導體存儲器件100將儲存在數據讀取/寫入電路140中的測試結果輸出給外部器件例如測試器件。
[0087]隨著順序執行這系列的操作，可以測試半導體存儲器件100是否穩定地按照隨機數據模式來操作。
[0088]圖13是說明根據本發明又一個實施例的半導體存儲器件的測試方法的時序圖。
[0089]第一隨機測試命令RTCMDl、地址ADDR以及種值SDV與寫入控制信號WC同步地被提供至半導體存儲器件。種值SDV的大小可以根據隨機數據模式RDP的複雜性而不同。響應於寫入控制信號WC而產生隨機數據模式RDP。
[0090]當接著提供第二隨機測試命令RTCMD2時，產生的隨機數據模式RDP被編程在存儲器單元中。即，在提供第二隨機測試命令RTCMD2之後，執行施加編程電流或電壓的實際編程操作。
[0091]當接著提供第三隨機測試命令RTCMD3和地址ADDR時，讀取被編程在存儲器單元中的數據。另外，暫時儲存的隨機數據模式與讀取的數據相互作比較。另外，將比較結果輸出至外部器件。讀取操作、比較操作以及比較結果的輸出操作可以響應於讀取控制信號RC來執行。
[0092]根據本發明的實施例，半導體存儲器件100被配置成在內部執行針對隨機數據模式的測試操作。因此，測試時間會比在外部器件的控制下執行測試時的測試時間少。另外，因為外部器件不需要管理隨機數據模式，測試成本會比在外部器件的控制下執行測試時的測試成本低。
[0093]雖然上面已經說明了某些實施例，但是本領域技術人員將會理解，描述的實施例僅僅是示例性的。因此，本文所描述的半導體存儲器件和測試方法不應基於所描述的實施例而受限制。而是，本文所描述的半導體存儲器件和測試方法僅僅根據結合以上描述和附圖的所附權利要求來受限制。
【權利要求】
1.一種半導體存儲器件的測試方法，包括以下步驟: 在所述半導體存儲器件內部產生第一隨機數據模式，並且將所述第一隨機數據模式編程在所述半導體存儲器件中；以及 在所述半導體存儲器件內部產生第二隨機數據模式，並且比較所述第二隨機數據模式和從所述半導體存儲器件的存儲器單元讀取的數據模式。
2.如權利要求1所述的測試方法，其中，在所述半導體存儲器件內部產生所述第一隨機數據模式並且將所述第一隨機數據模式編程在所述半導體存儲器件中的步驟包括以下步驟: 從外部器件接收種值；以及 基於所述接收到的種值，產生所述第一隨機數據模式。
3.如權利要求2所述的測試方法，其中，根據所述第一隨機數據模式的複雜性而接收所述種值至少一次。
4.如權利要求3所述的測試方法，其中，基於相同的種值來產生所述第一隨機數據模式和所述第二隨機數據模式。
5.如權利要求2所述的測試方法，其中，在所述半導體存儲器件內部產生所述第一隨機數據模式並且將所述第一隨 機數據模式編程在所述半導體存儲器件中的步驟還包括以下步驟: 接收測試編程命令；以及 接收要被編程有所述第一隨機數據模式的存儲器單元的地址。
6.如權利要求5所述的測試方法，其中，接收所述測試編程命令的步驟、接收所述存儲器單元地址的步驟、產生所述第一隨機數據模式的步驟、以及編程所述第一隨機數據模式的步驟是順序執行的。
7.如權利要求1所述的測試方法，其中，在所述半導體存儲器件內部產生所述第二隨機數據模式，並且比較所述第二隨機數據模式和從所述半導體存儲器件的存儲器單元讀取的數據模式的步驟包括以下步驟: 從外部器件接收種值；以及 基於接收到的種值而產生所述第二隨機數據模式。
8.如權利要求7所述的測試方法，其中，在所述半導體存儲器件內部產生所述第二隨機數據模式，並且比較所述第二隨機數據模式和從所述半導體存儲器件的存儲器單元讀取的數據模式的步驟還包括以下步驟: 接收測試讀取命令； 接收用於讀取所述存儲器單元的地址；以及 讀取所述存儲器單元。
9.如權利要求8所述的測試方法，其中，接收所述測試讀取命令的步驟、接收所述地址的步驟、接收所述種值的步驟、讀取所述存儲器單元的步驟、以及產生所述第二隨機數據模式的步驟是順序執行的。
10.如權利要求8所述的測試方法，其中，接收所述測試讀取命令的步驟、接收所述地址的步驟以及接收所述種值的步驟是順序執行的，以及 產生所述第二隨機數據模式的步驟和讀取所述存儲器單元的步驟是同時執行的。
11.如權利要求8所述的測試方法，其中，所述測試讀取命令分成第一測試讀取命令和第二測試讀取命令；以及 產生所述第二隨機數據模式的步驟是在接收所述第一測試讀取命令的步驟與接收所述第二測試讀取命令的步驟之間執行的。
12.如權利要求11所述的測試方法，其中，讀取所述存儲器單元的步驟是在所述第二測試讀取命令被接收之後執行的。
13.如權利要求12所述的測試方法，還包括輸出包括失敗數據的數量的比較結果的步驟。
14.一種半導體存儲器件的測試方法，包括以下步驟: 響應於從外部器件提供的測試命令，在所述半導體存儲器件內部產生隨機數據模式； 利用所述隨機數據模式執行測試；以及 輸出測試結果至所述外部器件。
15.如權利要求14所述的測試方法，其中，基於從外部器件提供的種值而產生所述隨機數據模式。
16.如權利要求14所述的測試方法，其中，將所述隨機數據模式編程在所述半導體存儲器件的存儲器單元中，並且將所述隨機數據模式與從所述存儲器單元讀取的數據進行比較。
17.如權利要求14所述的測試`方法，其中，所述測試結果包括失敗數據的數量。
18.如權利要求14所述的測試方法，其中，所述測試結果包括所述半導體存儲器件的每個存儲器單元的測試通過/失敗信息。
19.一種半導體存儲器件，包括: 存儲器單元； 隨機數據模式測試單元，所述隨機數據模式測試單元被配置成產生隨機數據模式；以及 數據讀取/寫入電路，所述數據讀取/寫入電路被配置成在測試操作期間將從所述隨機數據模式測試單元提供的所述隨機數據模式編程在所述存儲器單元中。
20.如權利要求19所述的半導體存儲器件，其中，所述隨機數據模式測試單元基於從外部器件提供的種值來產生所述隨機數據模式。
21.如權利要求20所述的半導體存儲器件，其中，所述隨機數據模式測試單元響應於從所述外部器件提供的寫入控制信號而產生所述隨機數據模式。
22.如權利要求21所述的半導體存儲器件，其中，所述隨機數據模式的大小根據所述寫入控制信號的觸發次數來決定。
23.如權利要求19所述的半導體存儲器件，其中，所述隨機數據模式測試單元包括比較器。
24.如權利要求23所述的半導體存儲器件，其中，所述數據讀取/寫入電路讀取被編程在所述存儲器單元中的數據，並且提供所述讀取的數據給所述比較器；以及 所述比較器比較所述隨機數據模式與讀取的數據，並且輸出比較結果。
25.如權利要求24所述的半導體存儲器件，其中，所述比較器響應於從外部器件提供的讀取控制信號來執行比較操作和輸出操作。
26.如權利要求19所述的半導體存儲器件，其中，所述隨機數據模式測試單元包括計數器。
27.如權利要求26所述的半導體存儲器件，其中，所述數據讀取/寫入電路讀取被編程在所述存儲器單元中的數據，比較所述隨機數據模式與讀取的數據，並且提供比較結果給所述計數器；以及 所述計數器通過參照所述比較結果來對失敗數據的數量計數，並且輸出所計數的失敗數據的數量。
28.如權利要求27所述的半導體存儲器件，其中，所述數據讀取/寫入電路暫時儲存從所述隨機數據模式測試單元提供的所述隨機數據模式。
29.如權利要求19所述的半導體存儲器件，還包括控制邏輯，所述控制邏輯被配置成響應於從外部器件提供的測試命令來控制所述隨機數據模式測試單元和所述數據讀取/與入電路。
30.如權利要求19所述的半導體存儲器件，其中，所述隨機數據模式測試單元包括線性反饋移位寄存 器。
【文檔編號】G11C29/12GK103456366SQ201210465502
【公開日】2013年12月18日 申請日期:2012年11月16日 優先權日:2012年5月31日
【發明者】全泰昊, 鄭畯燮, 鄭升炫 申請人:愛思開海力士有限公司