電感元件、封裝部件以及開關調節器的製作方法

2023-05-19 11:13:06

本發明涉及電感元件、封裝部件以及開關調節器。

背景技術：

以往，作為電感元件，存在日本特開2013-225718號公報(專利文獻1)所記載的電感元件。該電感元件具有：環氧玻璃基板；螺旋狀配線，其設置於環氧玻璃基板的兩面；絕緣樹脂，其將螺旋狀配線覆蓋；以及芯部，其將絕緣樹脂的上下側覆蓋。芯部是含金屬磁性粉的樹脂，芯部含有平均粒徑為20μm～50μm的金屬磁性粉。

專利文獻1：日本特開2013-225718號公報

然而，在伴隨著pc、伺服器的高性能化、移動式設備的普及而對省電化技術的要求提高的過程中，作為cpu(centralprocessingunit：中央處理裝置)的低耗電化技術，ivr(integratedvoltageregulator：集成電壓調節器)技術備受矚目。

此處，在現有的系統中，如圖12所示，針對處於ic(integratedcircuit：集成電路)晶片100內的n個cpu101，經由一個vr(voltageregulator：電壓調節器)103而從電源105供給電壓。

另一方面，在ivr技術的系統中，如圖13所示，每個cpu101都具備對來自電源105的電壓進行調節的單獨的vr113，從而根據各cpu101的時鐘動作頻率而單獨地控制向該cpu101供給的電壓。

為了以與cpu101的動作頻率的變化對應的方式對供給電壓進行控制，需要使供給電壓高速地變化，從而在vr113中需要進行10mhz～100mhz這樣的高速開關動作的斬波電路。

伴隨與此，在斬波電路的輸出側脈動濾波器中使用的電感器也能夠適應10mhz～100mhz這樣的高速開關動作，並且，對於cpu101的動作而言，作為針對芯部的充足的電流，需要能夠以幾a的電平通電的高頻功率電感器。

進而，在ivr中，其目的還在於通過在ic晶片110集成上述系統而在省電化的同時實現小型化，從而要求能夠內置於ic封裝內的小型的高頻功率電感器。特別地，在基於sip(systeminpackage：系統級封裝)、pop(packageonpackage：堆棧式封裝)之類的三維安裝的系統的小型化的發展過程中，需要能夠實現向ic封裝基板的內置、向該基板的bga(ballgridarray：球柵陣列)側部的安裝的、例如0.33mm的厚度以下的薄型的高頻功率電感器。

然而，在現有的電感元件中，由於在環氧玻璃基板的兩面設置螺旋狀配線，因此環氧玻璃基板的厚度成為阻礙因素而難以實現薄型化。由於玻璃纖維布(glasscloth)的厚度的極限，環氧玻璃基板即使減薄也具有80μm左右的厚度，因此，雙層的螺旋狀配線的層間間距無法進一步減小。另外，在勉強使該基板減薄的情況下，無法保持基板的強度，配線加工等變得困難。

另外，由於在芯部含有平均粒徑為20μm～50μm的金屬磁性粉，因此金屬磁性粉的尺寸較大。由此，絕緣樹脂的上下側的芯部的厚度增厚，從而難以實現薄型化。另外，例如，為了提高l值、且為了使將螺旋狀配線覆蓋的絕緣樹脂含有金屬磁性粉，需要確保配線間距充分大於金屬磁性粉的平均粒徑，從而小型化也難以實現。

另外，由於金屬磁性粉的尺寸較大，因此金屬磁性粉的內部的渦流損耗增大，從而在50mh至100mhz這樣的高速開關動作中，損失較大，難以應對高頻。

技術實現要素：

因此，本發明的課題在於提供一種電感元件，其既能保持強度又能應對高頻，並能夠實現低矮小型化。

為了解決所述課題，本發明的電感元件具備：

複合體，其由多層的複合層構成，上述複合層由無機填料以及樹脂的複合材料所構成；以及

多層的螺旋狀配線，它們分別層疊於上述複合層，並且被比該複合層更靠上層的上述複合層覆蓋，

上述無機填料的平均粒徑為5μm以下，

上述螺旋狀配線的配線間距為10μm以下，

上述螺旋狀配線的層間間距為10μm以下。

根據本發明的電感元件，多層的螺旋狀配線層疊於由無機填料以及樹脂的複合材料構成的複合層。該複合層即使實現了薄膜化也不會產生裂紋等物理性缺損，即使不設置環氧玻璃基板等也能夠保持足夠的強度，能夠減小環氧玻璃基板的厚度，從而能夠實現低矮化。

由於無機填料的平均粒徑為5μm以下，因此能夠減小螺旋狀配線的配線間距以及層間間距，並且，由於螺旋狀配線的配線間距以及層間間距為10μm以下，因此能夠實現低矮小型化。

由於無機填料的平均粒徑為5μm以下，因此，在無機填料為磁性體的情況下，磁性體內部的渦流損耗減小，即使針對50mhz～100mhz這樣的高速開關動作，損失也較小且能夠應對高頻。

因此，既能保持強度又能應對高頻，並能夠實現低矮小型化。

另外，在電感元件的一實施方式中，上述複合體由磁性複合體構成，該磁性複合體中的上述無機填料由金屬磁性材料構成。

根據上述實施方式，由於複合體由磁性複合體構成，因此即便使得無機填料實現微粒化而達到5μm以下，也能夠確保較高的透磁率，從而能夠提高高頻下的電感器的q值。

另外，在電感元件的一實施方式中，

上述複合體構成為包括：

絕緣複合體，其將上述螺旋狀配線覆蓋，並且上述無機填料為絕緣體；以及

磁性複合體，其將上述絕緣複合體覆蓋，並且上述無機填料由金屬磁性材料構成。

根據上述實施方式，由於複合體由絕緣複合體以及磁性複合體構成，因此，利用絕緣複合體能夠提高螺旋狀配線的配線間以及層間的絕緣性，能夠實現進一步的小型低矮化或者螺旋狀配線的低電阻化，並且能夠維持高頻下的q值。另外，利用磁性複合體能夠實現較高的電感值。

另外，在電感元件的一實施方式中，上述絕緣複合體的上述無機填料是平均粒徑為0.5μm以下的sio2。

根據上述實施方式，由於絕緣複合體的無機填料是平均粒徑為0.5μm以下的sio2，因此能夠提高螺旋狀配線的配線間以及層間的絕緣性，並能夠進一步實現小型低矮化。

另外，在電感元件的一實施方式中，上述絕緣複合體的上述無機填料的含有率相對於上述絕緣複合體為20vol％以上70vol％以下。

根據上述實施方式，由於無機填料的含有率為20vol％以上70vol％以下，因此能夠使複合體的流動性以及線膨脹係數實現合理化，並能夠兼顧小型低矮化、高可靠性化以及絕緣性。

另外，在電感元件的一實施方式中，上述磁性複合體的上述無機填料是平均粒徑為5μm以下的fesi類合金、feco類合金、feni類合金或者它們的非晶體合金。

根據上述實施方式，由於磁性複合體的無機填料是平均粒徑為5μm以下的fesi類合金、feco類合金、feni類合金或者它們的非晶體合金，因此能夠提高高頻下的電感器的q值。

另外，在電感元件的一實施方式中，上述磁性複合體的上述無機填料的含有率相對於上述磁性複合體為20vol％以上70vol％以下。

根據上述實施方式，由於無機填料的含有率為20vol％以上70vol％以下，因此能夠使流動性以及線膨脹係數實現合理化，並能夠兼顧小型低矮化、高可靠性以及高頻下的較高的q值。

另外，在電感元件的一實施方式中，由上述多層的螺旋狀配線構成的電感器的匝數為10匝以下。

根據上述實施方式，由於由多層的螺旋狀配線構成的電感器的匝數為10匝以下，因此能夠確保高速開關動作中所需的l值，並且能夠實現小型化。

另外，在電感元件的一實施方式中，位於上述螺旋狀配線的層疊方向上的上部的複合體的厚度、與位於上述螺旋狀配線的層疊方向上的下部的複合體的厚度相同，分別為10μm以上50μm以下。

根據上述實施方式，由於上部的複合體的厚度與下部的複合體的厚度相同，分別為10μm以上50μm以下，因此，能夠以較薄的厚度實現高速開關動作中所需的l值，從而能夠實現薄型化。

另外，在電感元件的一實施方式中，

具有一對外部端子，該一對外部端子設置於上述螺旋狀配線的層疊方向上的上下側的至少一方，並與上述螺旋狀配線電連接，

上述一對外部端子的上述層疊方向上的端面與上述複合體的上述層疊方向上的端面位於同一平面上。

此處，外部端子是指cu配線等配線，不包括將配線覆蓋的鍍層。

根據上述實施方式，由於外部端子的端面與複合體的端面位於同一平面上，因此外部端子未從複合體的端面突出，從而能夠實現低矮化。

另外，在電感元件的一實施方式中，上述一對外部端子埋設於上述複合體。

根據上述實施方式，由於外部端子埋設於複合體，因此能夠實現小型化。另外，能夠將外部端子配置於複合體的層疊方向上的端面的任意位置，從而連接的配線、端子的布局的設計自由度有所增加。

另外，在電感元件的一實施方式中，上述一對外部端子的一方設置於上述螺旋狀配線的層疊方向上的上下兩側，上述上下側的外部端子相互電連接，上述一對外部端子的另一方設置於上述螺旋狀配線的層疊方向上的至少上側。

根據上述實施方式，由於一對外部端子的一方設置於螺旋狀配線的層疊方向上的上下兩側，因此，當向基板埋設電感元件時，能夠在基板的上下表面設置與上下側的外部端子導通的配線。因此，利用相互電連接的上下的外部端子能夠不迂迴地以最短距離對斬波電路的輸出側進行連接。因此，能夠降低輸出側的平滑電容器的esr、esl，從而能夠減小輸出的脈動電壓。

另外，在封裝部件的一實施方式中，具備：

基板；以及

上述電感元件，其埋設於上述基板，

上述電感元件的上側的外部端子配置於上述基板的上表面側，上述電感元件的下側的外部端子配置於上述基板的下表面側，

在上述基板的上表面設置有與上述上側的外部端子電連接的配線，在上述基板的下表面設置有與上述下側的外部端子電連接的配線。

根據上述實施方式，在基板埋設有電感元件，在基板的上表面設置有與上側的外部端子電連接的配線，在基板的下表面設置有與下側的外部端子電連接的配線。因此，能夠利用相互電連接的上下的外部端子而不迂迴地以最短距離對斬波電路的輸出側進行連接。因此，能夠降低輸出側的平滑電容器的esr、esl，從而能夠減小輸出的脈動電壓。

另外，在開關調節器的一實施方式中，具備：

上述封裝部件；

開關元件，其對外部電源與上述電感元件的電連接進行開閉；以及

平滑電容器，其使來自上述電感元件的輸出電壓變得平滑，

上述開關元件配置於上述封裝部件的上述基板的上表面側，並且與連接於上述一對外部端子的另一方的上述配線電連接，

上述平滑電容器配置於上述封裝部件的上述基板的下表面側，並且與連接於上述一對外部端子的一方的上述配線中的、下側的上述配線電連接，

與上述一對外部端子的一方連接的上述配線中的、上側的上述配線成為輸出端子。

根據上述實施方式，平滑電容器與封裝部件的基板的下表面的配線連接，例如供中央處理裝置等負載連接的輸出端子側與開關元件同樣地與封裝部件的基板的上表面的配線連接。由此，能夠利用上下側的外部端子而不迂迴地以最短距離對封裝部件的電感元件與負載及平滑電容器進行連接。因此，能夠降低平滑電容器的esr、esl，從而能夠減小輸出的脈動電壓。

根據本發明的電感元件，既能保持強度又能應對高頻，並能夠實現低矮小型化。

附圖說明

圖1a是示出本發明的電感元件的第一實施方式的分解立體圖。

圖1b是電感元件的剖視圖。

圖2a是對電感元件的製造方法進行說明的說明圖。

圖2b是對電感元件的製造方法進行說明的說明圖。

圖2c是對電感元件的製造方法進行說明的說明圖。

圖2d是對電感元件的製造方法進行說明的說明圖。

圖2e是對電感元件的製造方法進行說明的說明圖。

圖2f是對電感元件的製造方法進行說明的說明圖。

圖2g是對電感元件的製造方法進行說明的說明圖。

圖2h是對電感元件的製造方法進行說明的說明圖。

圖2i是對電感元件的製造方法進行說明的說明圖。

圖2j是對電感元件的製造方法進行說明的說明圖。

圖3是示出相對於無機填料的填充量的複合(composite)體的頻率特性的曲線圖。

圖4是示出電感值與上下側的磁性複合體的厚度之間的關係的曲線圖。

圖5是示出本發明的電感元件的第二實施方式的剖視圖。

圖6a是對電感元件的製造方法進行說明的說明圖。

圖6b是對電感元件的製造方法進行說明的說明圖。

圖6c是對電感元件的製造方法進行說明的說明圖。

圖6d是對電感元件的製造方法進行說明的說明圖。

圖6e是對電感元件的製造方法進行說明的說明圖。

圖6f是對電感元件的製造方法進行說明的說明圖。

圖6g是對電感元件的製造方法進行說明的說明圖。

圖6h是對電感元件的製造方法進行說明的說明圖。

圖6i是對電感元件的製造方法進行說明的說明圖。

圖6j是對電感元件的製造方法進行說明的說明圖。

圖6k是對電感元件的製造方法進行說明的說明圖。

圖7是示出本發明的電感元件的第三實施方式的剖視圖。

圖8a是對電感元件的製造方法進行說明的說明圖。

圖8b是對電感元件的製造方法進行說明的說明圖。

圖8c是對電感元件的製造方法進行說明的說明圖。

圖9是示出本發明的封裝部件的一實施方式的剖視圖。

圖10a是對封裝部件的製造方法進行說明的說明圖。

圖10b是對封裝部件的製造方法進行說明的說明圖。

圖10c是對封裝部件的製造方法進行說明的說明圖。

圖10d是對封裝部件的製造方法進行說明的說明圖。

圖10e是對封裝部件的製造方法進行說明的說明圖。

圖10f是對封裝部件的製造方法進行說明的說明圖。

圖11a是示出本發明的開關調節器的一實施方式的剖視圖。

圖11b是開關調節器的等效電路圖。

圖12是示出現有的系統的簡要結構圖。

圖13是示出ivr的系統的簡要結構圖。

附圖標記說明

1、1a、1b…電感元件；2…封裝部件；3…開關調節器；5、5a、5b…電感基板；11～14…第一外部端子～第四外部端子；11a、12a…上端面；13a、14a…下端面；21、22…第一螺旋狀配線、第二螺旋狀配線；21a、22a…內周部；21b、22b…外周部；25、26…第一連接配線、第二連接配線；27…導通配線；30、30a…磁性複合體；30a…上端面；30b…下端面；31～34…第一複合層～第四複合層；40…絕緣複合體；40a…孔部；41～43…第一複合層～第三複合層；50…基臺；51…絕緣基板；52…基底金屬層；60…虛設金屬層；71、72…第一犧牲導體、第二犧牲導體；80…基板；81～84…第一配線～第四配線；85…絕緣樹脂；90…平滑電容器；120…ic晶片；121…中央處理部；123…電壓調節部；123a…開關元件。

具體實施方式

以下，利用圖示的實施方式對本發明進行詳細說明。

(第一實施方式)

圖1a是示出本發明的電感元件的第一實施方式的分解立體圖。圖1b是電感元件的剖視圖。此外，附圖為示意圖，有時部件的比例尺、尺寸關係與實際情況不同。如圖1a和圖1b所示，電感元件1例如搭載於個人計算機、dvd播放器、數位照相機、tv、手機、車載電子設備等電子設備。

電感元件1具有：2層的螺旋狀配線21、22；以及(作為複合體的一個例子的)磁性複合體30，其將2層的螺旋狀配線21、22分別覆蓋。在本說明書中，將對象物覆蓋是指將對象物的至少一部分覆蓋。在圖1a中，一體地描繪出磁性複合體30中供螺旋狀配線21、22埋設的部分32、33。

第一螺旋狀配線21、第二螺旋狀配線22從下層向上層按順序配置。此外，在本說明書中，將電感元件1的上下側記作與圖1b的紙面的上下側一致。第一螺旋狀配線21、第二螺旋狀配線22在層疊方向上電連接。此處，層疊方向是指層重疊的方向，具體而言，意味著沿著圖1b的紙面上下的方向。第一螺旋狀配線21、第二螺旋狀配線22分別在平面中形成為螺旋狀。第一螺旋狀配線21、第二螺旋狀配線22例如由cu、ag、au等低電阻的金屬構成。優選使用通過半加成法(semi-additive)而形成的cu鍍層，由此能夠形成低電阻且窄間距的螺旋狀配線。

在第一螺旋狀配線21、第二螺旋狀配線22的層疊方向上的上方設置有外部端子11、12。第一外部端子11與第一螺旋狀配線21電連接，第二外部端子12與第二螺旋狀配線22電連接。外部端子11、12例如由與螺旋狀配線21、22的材料相同的材料構成。外部端子11、12是指cu配線等配線，不包括將配線覆蓋的鍍層。

磁性複合體30由第一複合層31～第四複合層34構成。第一複合層31～第四複合層34從下層向上層按順序配置。磁性複合體30由無機填料以及樹脂的複合材料構成。樹脂例如是由環氧類樹脂、雙馬來醯亞胺(bismaleimide)、液晶聚合物、聚醯亞胺等構成的有機絕緣材料。無機填料的平均粒徑為5μm以下。此外，此處言及的平均粒徑是通過雷射衍射、散射法而求得的粒度分布的相當於累計值的50％的粒徑。無機填料為磁性體。無機填料例如是平均粒徑為5μm以下的fesicr等fesi類合金、feco類合金、nife等fe類合金、或者它們的非晶體合金。無機填料的含有率優選相對於磁性複合體30為20vol％以上70vol％以下。

第一螺旋狀配線21層疊於第一複合層31上。第二複合層32層疊於第一螺旋狀配線21、且將第一螺旋狀配線21覆蓋。第二螺旋狀配線22層疊於第二複合層32上。第三複合層33層疊於第二螺旋狀配線22、且將第二螺旋狀配線22覆蓋。第四複合層34層疊於第三複合層33上。這樣，第一螺旋狀配線21、第二螺旋狀配線22分別層疊於複合層上，並且被比該複合層靠上層的複合層覆蓋。而且，磁性複合體30還在相當於內部磁路的第一螺旋狀配線21、第二螺旋狀配線22的內徑部分設置。

第一螺旋狀配線21、第二螺旋狀配線22配置為以同一軸為中心。從軸向(層疊方向)觀察，第一螺旋狀配線21與第二螺旋狀配線22在相同方向上卷繞。

第二螺旋狀配線22經由沿層疊方向延伸的導通(via)配線27而與第一螺旋狀配線21電連接。導通配線27設置於第二複合層32內。第一螺旋狀配線21的內周部21a與第二螺旋狀配線22的內周部22a經由導通配線27而電連接。由此，第一螺旋狀配線21以及第二螺旋狀配線22構成一個電感器。

從層疊方向觀察，第一螺旋狀配線21的外周部21b與第二螺旋狀配線22的外周部22b位於磁性複合體30的兩端側。第一外部端子11位於第一螺旋狀配線21的外周部21b側，第二外部端子12位於第二螺旋狀配線22的外周部22b側。

第一螺旋狀配線21的外周部21b經由設置於第二複合層32內的導通配線27、設置於第二複合層32上的第一連接配線25以及設置於第三複合層33內的導通配線27而與第一外部端子11電連接。第二螺旋狀配線22的外周部22b經由設置於第三複合層33內的導通配線27而與第二外部端子12電連接。第二螺旋狀配線22的外周部22b經由設置於第二複合層32內的導通配線27而與設置於第一複合層31上的第二連接配線26電連接。

第一螺旋狀配線21、第二螺旋狀配線22各自的高度方向上的厚度為40μm以上，優選為120μm以下。此外，高度方向是沿著電感元件1的上下方向的方向。第一螺旋狀配線21、第二螺旋狀配線22各自的配線間距為10μm以下，優選為3μm以上。螺旋狀配線的層間間距為10μm以下，優選為3μm以上。此外，配線間距以及層間間距為設計值，製造誤差約為±20％。

通過使配線厚度形成為40μm以上而能夠充分降低直流電阻。並且，通過使配線厚度形成為120μm以下，能夠防止配線的高度方向與寬度方向上的厚度之比即配線縱橫比變得極大，從而能夠抑制工藝誤差。另外，通過使配線間距形成為10μm以下，能夠增大配線寬度，從而能夠可靠地降低直流電阻。另外，通過使配線間距形成為3μm以上，能夠充分確保配線間的絕緣性。另外，通過使層間間距形成為10μm以下，能夠實現低矮化。並且，通過使層間間距形成為3μm以上，能夠抑制層間短路。

由第一螺旋狀配線21、第二螺旋狀配線22構成的電感器的匝數為1匝以上10匝以下，優選為1.5匝～5匝以下。本實施方式中為2.5匝。

位於第二螺旋狀配線22的層疊方向上的上部的磁性複合體30的厚度h1、與位於第一螺旋狀配線21的層疊方向上的下部的磁性複合體30的厚度h2相同，為10μm以上50μm以下。此處，除了完全相同之外，「相同」還包括大致相同的意思。

第一外部端子11、第二外部端子12的層疊方向上的上端面11a、12a與磁性複合體30的層疊方向上的上端面30a位於同一平面上。第一外部端子11、第二外部端子12埋設於磁性複合體30。此外，為了提高軟釺料安裝的軟釺料潤溼性，可以通過snni的鍍敷而將第一外部端子11、第二外部端子12的層疊方向上的上端面11a、12a覆蓋。

接下來，對電感元件1的製造方法進行說明。

如圖2a所示，準備基臺50。基臺50具有：絕緣基板51；以及基底金屬層52，其設置於絕緣基板51的兩面。在本實施方式中，絕緣基板51為環氧玻璃基板，基底金屬層52為cu箔。由於基臺50的厚度不對電感元件1的厚度造成影響，因此只要根據加工時的翹曲等的理由而適當地採用容易操作的厚度即可。

而且，如圖2b所示，將虛設金屬層60粘接於基臺50的一個面上。在本實施方式中，虛設金屬層60為cu箔。由於虛設金屬層60與基臺50的基底金屬層52粘接，因此虛設金屬層60與基底金屬層52的光滑面粘接。因此，能夠減弱虛設金屬層60與基底金屬層52的粘接力，從而能夠在後續工序中容易地使基臺50從虛設金屬層60剝離。將基臺50與虛設金屬層60粘接的粘接劑優選設為低粘著度粘接劑。另外，為了減弱基臺50與虛設金屬層60的粘接力，優選使基臺50與虛設金屬層60的粘接面形成為光澤面。

然後，在預固定於基臺50的虛設金屬層60上使第一複合層31層疊。此時，利用真空層壓機、衝壓機等對第一複合層31進行熱壓接並使其熱固化。

而且，如圖2c所示，將第一螺旋狀配線21以及第二連接配線26層疊於第一複合層31上。第一螺旋狀配線21以及第二連接配線26互不接觸。第二連接配線26設置於外周部21b的相反側。詳細而言，在第一複合層31上通過無電解鍍、濺射、蒸鍍等而形成用於sap(semiadditiveprocess；半加成法)的供電膜。在形成供電膜之後，在供電膜上塗覆、粘貼感光性的抗蝕劑，並通過光刻而形成配線圖案。然後，通過sap而形成與配線21、26相當的金屬配線。在形成金屬配線之後，利用藥液使感光性抗蝕劑剝離而將其除去，由此對供電膜進行蝕刻而將其除去。然後，進一步以該金屬配線為供電部而實施追加的cu電解鍍，從而能夠獲得窄空間的配線21、26。在本實施方式中，在通過sap而形成l(配線寬度)/s(配線空間(配線間距))/t(配線厚度)為50/30/60μm的cu配線之後，實施與10μm的厚度相應的追加cu電解鍍，由此能夠獲得l/s/t＝70/10/70μm的配線。

而且，如圖2d所示，將第二複合層32層疊於第一螺旋狀配線21，利用第二複合層32將第一螺旋狀配線21覆蓋。利用真空層壓機、衝壓機等對第二複合層32進行熱壓接並使其熱固化。此時，使第一螺旋狀配線21的上方的第二複合層32的厚度形成為10μm以下。由此，能夠使第一螺旋狀配線21、第二螺旋狀配線22的層間間距形成為10μm以下。

此處，為了確保第一螺旋狀配線21向配線間距(例如10μm)的填充性，對於第二複合層32中所含有的無機填料(磁性體粉)而言，需要粒徑充分小於第一螺旋狀配線21的配線空間。另外，為了實現部件的薄型化，需要將與接下來的上部的配線之間的層間間距例如減薄為10μm以下，因此同樣需要使磁性體粉的粒徑足夠小。

而且，如圖2e所示，在第二複合層32通過雷射加工等形成供導通配線27填充而使用的通孔。然後，將導通配線27填充於通孔，並將第二螺旋狀配線22以及第一連接配線25層疊於第二複合層32上。第二螺旋狀配線22以及第一連接配線25互不接觸。第一連接配線25設置於外周部22b的相反側。此時，導通配線27、第二螺旋狀配線22以及第一連接配線25能夠通過與第一螺旋狀配線21相同的處理而設置。

而且，如圖2f所示，將第三複合層33層疊於第二螺旋狀配線22，利用第三複合層33將第二螺旋狀配線22覆蓋。利用真空層壓機、衝壓機等而對第三複合層33進行熱壓接並使其熱固化。

而且，如圖2g所示，在第三複合層33通過雷射加工等形成供導通配線27填充而使用的通孔。然後，將導通配線27填充於通孔，並將柱狀的第一外部端子11、第二外部端子12層疊於第三複合層33上。此時，導通配線27以及第一外部端子11、第二外部端子12能夠通過與第一螺旋狀配線21相同的處理而設置。

而且，如圖2h所示，將第四複合層34層疊於第一外部端子11、第二外部端子12，利用第四複合層34將第一外部端子11、第二外部端子12覆蓋。利用真空層壓機、衝壓機等對第四複合層34進行熱壓接並使其熱固化。

然後，在基臺50(基底金屬層52)的一個面與虛設金屬層60的粘接面處使基臺50從虛設金屬層60剝離。而且，通過蝕刻等而將虛設金屬層60除去，由此如圖2i所示而形成電感基板5。

而且，如圖2j所示，通過磨削方法而使電感基板5的最上層的第四複合層34實現薄層化。此時，使第一外部端子11、第二外部端子12的一部分露出，由此使得第一外部端子11、第二外部端子12的上端面11a、12a與磁性複合體30的上端面30a位於同一平面上。此時，將第四複合層34磨削至用於獲得電感值的足夠的厚度，由此能夠實現部件的薄型化。在本實施方式中，能夠使位於第二螺旋狀配線22的層疊方向上的上部的磁性複合體30的厚度(與圖1b中的厚度h1相當)形成為40μm。

然後，通過切割、劃線而使電感基板5實現單片化，由此形成圖1b所示的電感元件1。此外，在單片化之後，為了針對第一外部端子11、第二外部端子12而提高安裝性，可以通過滾鍍(barrel‐plating)等方法而形成nisn等鍍敷膜。

此外，雖然在基臺50的兩面中的一個面形成電感基板5，但也可以在基板50的兩面分別形成電感基板5。由此，能夠實現較高的生產率。

根據上述電感元件1，由於第一螺旋狀配線21、第二螺旋狀配線22層疊於磁性複合體30的複合層，因此該複合層即使實現了薄膜化也不會產生裂紋等物理性缺損，即使不設置環氧玻璃基板等也能夠保持足夠的強度，從而能夠減小環氧玻璃基板的厚度而實現低矮化。

由於磁性複合體30的無機填料的平均粒徑為5μm以下，因此能夠減小第一螺旋狀配線21、第二螺旋狀配線22的配線間距以及層間間距，並且，由於第一螺旋狀配線21、第二螺旋狀配線22的配線間距以及層間間距為10μm以下，因此能夠實現低矮小型化。

由於作為磁性體的無機填料的平均粒徑為5μm以下，因此磁性體內部的渦流損耗減小，從而即使針對50mhz～100mhz這樣的高速開關動作，損失也較小且能夠應對高頻。

由於磁性複合體30由無機填料與樹脂的複合材料構成，因此，即使實現了低矮化也不會產生裂紋等物理性缺損。

因此，既能保持強度又能應對高頻，並能夠實現低矮小型化。

根據上述電感元件1，由於複合體由磁性複合體30構成，因此，即便使得磁性體的無機填料實現微粒化而達到5μm以下，也能夠確保較高的透磁率，從而能夠提高高頻下的電感器的q值。

根據上述電感元件1，由於磁性複合體30的無機填料是平均粒徑為5μm以下的fesi類合金、feco類合金或者它們的非晶體合金，因此，能夠提高高頻下的電感器的q值。

對於無機填料使用fe類材料，從而與其它軟磁性材料相比，磁矩更高，即使減小粒徑也能夠獲得較高的透磁率。此外，為了提高磁性複合體30的絕緣性，可以通過磷酸鹽處理、二氧化矽包覆等而對無機填料的表面進行絕緣化的處理。若絕緣性較低，則會因渦流損失而產生高頻性能的惡化。

根據上述電感元件1，由於無機填料的含有率為20vol％以上70vol％以下，因此能夠兼顧流動性與較高的q值。此處，圖3是示出相對於無機填料的填充量(含有率)的頻率特性的曲線圖。在圖3中，示出了相對於某無機填料的填充量[vol％]對介電損耗角正切(tanδ)為0.01的頻率[mhz]進行描繪時的近似直線。

此外，填充量(含有率)由{無機填料的體積/(無機填料的體積+樹脂的體積)}×100來表示。具體而言，依據jisk7250(2006)「塑料-灰份的求法」。或者，簡言之，利用fib-sem進行深度方向上的sem觀察，由此實現填料的立體的分散狀態。本數據是使用fib-sem而得的數據。

如圖3所示，通過使無機填料的含有率形成為70vol％以下，即使針對動作頻率為10mhz的高速開關動作也能夠抑制損失，即使在高頻下也能夠維持特性。另外，無機填料的含有率優選為65vol％以下，特別地，更加優選為60vol％以下。根據圖3，在該含有率為65vol％以下的情況下，即使針對50mhz以下的高速開關動作也能夠抑制損失，在該含有率為60vol％以下的情況下，即使針對100mhz以下的高速開關動作也能夠抑制損失，即使在高頻下也能夠維持特性。

此外，無機填料的含有率優選為20vol％以上，在該情況下，能夠適當地確保複合體的流動性以及線膨脹係數，從而能夠獲得如下複合體，該複合體能夠實現小型低矮化以及高可靠性。

根據上述電感元件1，由於由第一螺旋狀配線21、第二螺旋狀配線22構成的電感器的匝數為10匝以下，因此能夠確保高速開關動作中所需的l值，並且能夠實現小型化。

根據上述電感元件1，上部的磁性複合體30的厚度h1與下部的磁性複合體30的厚度h2相同，分別為10μm以上50μm以下，因此，能夠以較薄的厚度而實現高速開關動作中所需的l值，從而能夠實現薄型化。

此處，圖4中示出針對螺旋狀配線的每種匝數的電感值(l值)與螺旋狀配線的上下側的磁性複合體的厚度的關係。此外，圖4示出通過與滿足本申請的條件的磁性複合體相關的電磁場模擬進行測定而得的值。實線表示2.5匝，虛線表示4.5匝。如圖4所示，由於l值相對於厚度飽和，因此上下側的厚度形成為50μm以下，從而能夠確保高速開關動作中所需的l值，並且能夠實現部件的低矮化。

根據上述電感元件1，由於第一外部端子11、第二外部端子12的上端面11a、12a與磁性複合體30的上端面30a位於同一平面上，因此第一外部端子11、第二外部端子12未從磁性複合體30的上端面30a突出，從而能夠實現低矮化。

根據上述電感元件1，由於第一外部端子11、第二外部端子12埋設於磁性複合體30，因此能夠實現小型化。

(第一實施例)

對第一實施方式的實施例進行說明。電感元件是用於開關頻率為100mhz的降壓開關調節器的用途，且尺寸為1mmx0.5mm、厚度為0.23mm的功率電感器。由螺旋狀配線構成的電感器的匝數在雙層構造中為2.5匝，電感值在100mhz下約為5nh。

螺旋狀配線的匝數設定為與開關頻率匹配而能夠獲得所需的電感值。針對50mhz～100mhz的開關頻率，設定為5匝以下。

螺旋狀配線為l/s/t＝70/10/70μm，根據晶片尺寸以及對電感器通電的允許電流而設定l、t。各螺旋狀配線的層間間距與配線間距同為10μm，通過使螺旋狀配線的配線間間距與層間間距形成為非常窄的10μm以下，能夠密集地卷繞螺旋狀配線，從而能夠實現電感器的小型化、低矮化。

(第二實施方式)

圖5是示出本發明的電感元件的第二實施方式的剖視圖。第二實施方式和第一實施方式只有複合體的結構不同。以下，僅對該不同的結構進行說明。此外，在第二實施方式中，由於與第一實施方式相同的附圖標記表示與第一實施方式相同的結構，因此將其說明省略。

如圖5所示，電感元件1a的複合體構成為包括：絕緣複合體40，其將第一螺旋狀配線21、第二螺旋狀配線26覆蓋；以及磁性複合體30a，其將絕緣複合體40覆蓋。磁性複合體30a的材料與第一實施方式的磁性複合體30的材料相同。

絕緣複合體40由無機填料以及樹脂的複合材料構成。樹脂例如是由環氧類樹脂、雙馬來醯亞胺、液晶聚合物、聚醯亞胺等構成的有機絕緣材料。無機填料的平均粒徑為5μm以下。無機填料是sio2等的絕緣體。優選無機填料是平均粒徑為0.5μm以下的sio2。優選無機填料的含有率相對於絕緣複合體40為20vol％以上70vol％以下。

絕緣複合體40在與第一螺旋狀配線21、第二螺旋狀配線22的內徑部分對應的位置處具有孔部40a。磁性複合體30a設置於與內部磁路相當的絕緣複合體40的孔部40a以及與外部磁路相當的絕緣複合體40的上下側。

絕緣複合體40由第一複合層41～第三複合層43構成。第一複合層41～第三複合層43從下層向上層按順序配置。第一螺旋狀配線21層疊於第一複合層41上。第二複合層42層疊於第一螺旋狀配線21並將第一螺旋狀配線21覆蓋。第二螺旋狀配線22層疊於第二複合層42上。第三複合層43層疊於第二螺旋狀配線22並將第二螺旋狀配線22覆蓋。

第一外部端子11、第二外部端子12的上端面11a、12a與磁性複合體30a的上端面30a位於同一平面上。第一外部端子11、第二外部端子12埋設於磁性複合體30a。

接下來，對電感元件1a的製造方法進行說明。

如圖6a所示，準備基臺50。基臺50具有：絕緣基板51；以及基底金屬層52，其設置於絕緣基板51的兩面。在本實施方式中，絕緣基板51為環氧玻璃基板，基底金屬層52為cu箔。由於基臺50的厚度不對電感元件1a的厚度造成影響，因此只要根據加工時的撓曲等的理由而適當地使用容易操作的厚度即可。

而且，如圖6b所示，將虛設金屬層60粘接於基臺50的一個面上。在本實施方式中，虛設金屬層60為cu箔。由於虛設金屬層60與基臺50的基底金屬層52粘接，因此虛設金屬層60粘接於基底金屬層52的光滑面。因此，能夠減弱虛設金屬層60與基底金屬層52的粘接力，從而能夠在後續工序中容易地使基臺50從虛設金屬層60剝離。將基臺50與虛設金屬層60粘接的粘接劑優選設為低粘著度粘接劑。另外，為了減弱基臺50與虛設金屬層60的粘接力，優選使基臺50與虛設金屬層60的粘接面形成為光澤面。

然後，在預固定於基臺50的虛設金屬層60上使第一複合層41層疊。此時，利用真空層壓機、衝壓機等而對第一複合層41進行熱壓接並使其熱固化。然後，利用雷射等將相當於內部磁路(磁芯)的第一複合層41的部分除去，由此形成開口部41a。

而且，如圖6c所示，將第一螺旋狀配線21以及第二連接配線26層疊於第一複合層41上。第一螺旋狀配線21以及第二連接配線26互不接觸。第二連接配線26設置於與外周部21b的相反側。詳細而言，在第一複合層41上通過無電解鍍、濺射、蒸鍍等而形成用於sap(semiadditiveprocess；半加成法)的供電膜。在形成供電膜之後，在供電膜上塗覆、粘貼感光性的抗蝕劑，並通過光刻而形成配線圖案。然後，通過sap而形成與配線21、26相當的金屬配線。在形成金屬配線之後，利用藥液使感光性抗蝕劑剝離而將其除去，由此對供電膜進行蝕刻而將其除去。然後，進一步以該金屬配線為供電部而實施追加的cu電解鍍，由此能夠獲得窄空間的配線21、26。另外，在第一複合層41的開口部41a內的虛設金屬層60上設置與內部磁路對應的第一犧牲導體71。通過sap而形成第一犧牲導體71。在本實施例中，在通過sap而形成l(配線寬度)/s(配線空間(配線間距))/t(配線厚度)為50/30/60μm的cu配線之後，實施12.5μm的厚度的追加cu電解鍍，由此能夠獲得l/s/t＝75/5/73μm的配線。

而且，如圖6d所示，將第二複合層42層疊於第一螺旋狀配線21，並利用第二複合層42將第一螺旋狀配線21覆蓋。利用真空層壓機、衝壓機等而對第二複合層42進行熱壓接並使其熱固化。此時，第一螺旋狀配線21的上方的第二複合層42的厚度形成為5μm以下。由此，能夠使第一螺旋狀配線21、第二螺旋狀配線22的層間間距形成為5μm以下。

此處，為了確保第一螺旋狀配線21向配線間距(例如5μm)的填充性，對於第二複合層42所含有的無機填料(絕緣體)而言，需要粒徑充分小於第一螺旋狀配線21的配線間距。另外，為了實現部件的薄型化，需要將與接下來的上部的配線之間的層間間距例如減薄為5μm以下，因此同樣需要使絕緣體的粒徑足夠小。

而且，如圖6e所示，在第二複合層42通過雷射加工等形成供導通配線27填充而使用的通孔42b。另外，利用雷射等而將相當於內部磁路(磁芯)的第二複合層42的部分除去，由此形成開口部42a。

而且，如圖6f所示，將導通配線27填充於通孔，並將第二螺旋狀配線22以及第一連接配線25層疊於第二複合層42上。第二螺旋狀配線22以及第一連接配線25互不接觸。第一連接配線25設置於外周部22b的相反側。此時，通過與第一螺旋狀配線21相同的處理而設置第二螺旋狀配線22。另外，在第二複合層42的開口部42a內的第一犧牲導體71上設置與內部磁路對應的第二犧牲導體72。此時，導通配線27、第二螺旋狀配線22、第一連接配線25以及第二犧牲導體72能夠通過與第一螺旋狀配線21相同的處理而設置。

而且，如圖6g所示，將第三複合層43層疊於第二螺旋狀配線22，並利用第三複合層43將第二螺旋狀配線22覆蓋。利用真空層壓機、衝壓機等對第三複合層43進行熱壓接並使其熱固化。

而且，如圖6h所示，利用雷射等將相當於內部磁路(磁芯)的第三複合層43的部分除去，由此形成開口部43a。

然後，在基臺50(基底金屬層52)的一個面與虛設金屬層60的粘接面處使基臺50從虛設金屬層60剝離。而且，通過蝕刻等而將虛設金屬層60除去，並通過蝕刻等而將第一犧牲導體71、第二犧牲導體72除去，如圖6i所示，在絕緣複合體40設置與內部磁路對應的孔部40a。然後，在第三複合層43通過雷射加工等形成供導通配線27填充而使用的通孔43b。另外，將導通配線27填充於通孔43b，並將柱狀的第一外部端子11、第二外部端子12層疊於第三複合層43上。此時，導通配線27以及第一外部端子11、第二外部端子12能夠通過與第一螺旋狀配線21相同的處理而設置。

而且，如圖6j所示，利用磁性複合體30a將第一外部端子11、第二外部端子12以及絕緣複合體40覆蓋，由此形成電感基板5a。利用真空層壓機、衝壓機等對磁性複合體30a進行熱壓接並使其熱固化。磁性複合體30a還被填充於絕緣複合體40的孔部40a。

而且，如圖6k所示，通過磨削方法而使電感基板5a的上下側的磁性複合體30a實現薄層化。此時，使第一外部端子11、第二外部端子12的一部分露出，由此使得第一外部端子11、第二外部端子12的上端面11a、12a與磁性複合體30a的上端面30a位於同一平面上。此時，將磁性複合體30a磨削至用於獲得電感值的足夠的厚度，從而能夠實現部件的薄型化。例如，在本實施方式中，能夠使厚度形成為35μm。

然後，通過切割、劃線而使電感基板5a實現單片化，由此形成圖5所示的電感元件1a。此外，在實現了單片化之後，為了針對第一外部端子11、第二外部端子12而提高安裝性，可以通過滾鍍等方法而形成nisn等鍍敷膜。

此外，雖然在基臺50的兩面中的一個面形成有電感基板5a，但也可以在基板50的兩面分別形成電感基板5a。由此，能夠實現較高的生產率。

根據上述電感元件1a，由於複合體由絕緣複合體40以及磁性複合體30a構成，因此能夠通過絕緣複合體40而確保第一螺旋狀配線21、第二螺旋狀配線22的配線間以及層間的絕緣，另外，通過磁性複合體30a而能夠實現較高的電感值。

根據上述電感元件1a，由於絕緣複合體40的無機填料是平均粒徑為0.5μm以下的sio2，因此能夠提高第一螺旋狀配線21、第二螺旋狀配線22的配線間以及層間的絕緣性，從而能夠進一步實現小型低矮化。另外，與第一實施方式相比，通過將無機填料作為絕緣體而使得配線間以及層間的絕緣性進一步提高，並能夠進一步減小第一螺旋狀配線21、第二螺旋狀配線22的配線間距以及層間間距。

根據上述電感元件1a，由於絕緣複合體40的無機填料的含有率為20vol％以上70vol％以下，因此能夠兼顧流動性與絕緣性。

(第二實施例)

對第二實施方式的實施例進行說明。電感元件是用於開關頻率為100mhz的降壓開關調節器的用途，且尺寸為1mmx0.5mm、厚度為0.23mm的功率電感器。螺旋狀配線的匝數在雙層構造中為2.5匝，電感值在100mhz下約為5nh。

螺旋狀配線的匝數設定為與開關頻率匹配而能夠獲得所需的電感值。針對40mhz～100mhz的開關頻率，設定為10匝以下。

對螺旋狀配線為l/s/t＝75/5/73μm的實施例進行圖示，根據晶片尺寸以及對電感器通電的允許電流而設定l、t。各螺旋狀配線的層間間距與配線間距同為5μm，通過使螺旋狀配線的配線間距與層間間距形成為非常窄的10μm以下，能夠密集地卷繞螺旋狀配線，從而能夠實現電感器的小型化、低矮化。

(第三實施方式)

圖7是示出本發明的電感元件的第三實施方式的剖視圖。對於第三實施方式而言，與第二實施方式相比，只有外部端子的數量不同，並與向封裝基板的內置對應。以下，僅對該不同的結構進行說明。此外，在第三實施方式中，由於與第二實施方式相同的附圖標記表示與第二實施方式相同的結構，因此將其說明省略。

如圖7所示，在電感元件1b中，外部端子11～14設置於第一螺旋狀配線21、第二螺旋狀配線22的層疊方向上的上下兩側。換句話說，除了第二實施方式的第一外部端子11、第二外部端子12之外，電感元件1b還具有第三外部端子13、第四外部端子14。

第三外部端子13、第四外部端子14設置於第一螺旋狀配線21、第二螺旋狀配線22的層疊方向上的下方。第三外部端子13與第一外部端子11對置，並經由導通配線27而與第一外部端子11電連接。第四外部端子14與第二外部端子12對置，並經由導通配線27而與第二外部端子12電連接。

第三外部端子13、第四外部端子14的層疊方向上的下端面13a、14a與磁性複合體30a的層疊方向上的下端面30b位於同一平面上。第三外部端子13、第四外部端子14埋設於磁性複合體30a。

接下來，對電感元件1b的製造方法進行說明。

首先，執行與第二實施方式的圖6a～圖6h所示的方法相同的方法。

而且，如圖8a所示，在絕緣複合體40設置與內部磁路對應的孔部40a。然後，將導通配線27填充於絕緣複合體40的上下表面的通孔43b。將柱狀的第一外部端子11、第二外部端子12設置於第三複合層43的上表面，並將柱狀的第三外部端子13、第四外部端子14設置於第一複合層41的下表面。此時，導通配線27以及第一外部端子11、第二外部端子12、第三外部端子13、第四外部端子14能夠通過與第一螺旋狀配線21相同的處理而設置。

而且，如圖8b所示，利用磁性複合體30a將第一外部端子11～第四外部端子14以及絕緣複合體40覆蓋，由此形成電感基板5b。利用真空層壓機、衝壓機等對磁性複合體30a進行熱壓接並使其熱固化。磁性複合體30a還被填充於絕緣複合體40的孔部40a。

而且，如圖8c所示，通過磨削方法使電感基板5b的上下側的磁性複合體30a實現薄層化。此時，使第一外部端子11～第四外部端子14的一部分露出，由此使得第一外部端子11、第二外部端子12的上端面11a、12a與磁性複合體30a的上端面30a位於同一平面上，並使得第三外部端子13、第四外部端子14的上端面13a、14a與磁性複合體30a的下端面30b位於同一平面上。此時，將磁性複合體30a磨削至用於獲得電感值的足夠的厚度，由此能夠實現部件的薄型化。

然後，通過切割、劃線而使電感基板5b實現單片化，由此形成圖7所示的電感元件1b。此外，在實現了單片化之後，為了針對第一外部端子11、第二外部端子12而提高安裝性，可以通過滾鍍等方法而形成nisn等鍍敷膜。

此外，雖然在基臺50的兩面中的一個面形成電感基板5b，但也可以在基板50的兩面分別形成電感基板5b。由此，能夠實現較高的生產率。

根據上述電感元件1b，由於外部端子11～14設置於螺旋狀配線11、12的層疊方向上的上下兩側，因此，當將電感元件1b埋設於基板時，在基板的上下表面能夠設置與電感元件1b的上下側的外部端子11～14導通的配線。因此，利用相互電連接的上下側的外部端子，能夠不迂迴地以最短距離對分支成負載連接側和經由平滑電容器的接地側的兩個方向的斬波電路的輸出側進行連接。因此，能夠降低輸出側的平滑電容器的esr、esl，從而能夠減小輸出的脈動電壓。

此外，如上所述，由於使用兩個端子的僅為輸出側的外部端子，因此輸入側的外部端子可以為一個，例如在電感元件1b中，可以不設置外部端子13、14的任一方。但是，通過設置外部端子13、14的雙方，能夠提高電感元件1b內的對稱性，從而能夠實現特性的非對稱性的降低、配線自由度以及部件整體的共面性等的提高。

(第三實施例)

對第三實施方式的實施例進行說明。電感元件是用於開關頻率為100mhz的降壓開關調節器的用途，且尺寸為1mmx0.5mm、厚度為0.23mm的功率電感器。螺旋狀配線的匝數在雙層構造中為2.5匝，電感值在100mhz下約為5nh。

(第四實施方式)

圖9是示出本發明的封裝部件的一實施方式的剖視圖。此外，在第四實施方式中，由於與第三實施方式相同的附圖標記表示與第三實施方式相同的結構，因此將其說明省略。

如圖9所示，封裝部件2是包括ic封裝內的基板的組件，並具有基板80以及埋設於基板80的第三實施方式的電感元件1b。基板80例如由fr4、ces3等構成。電感元件1b的上側的第一外部端子11、第二外部端子12配置於基板80的上表面80a側。電感元件1b的下側的第三外部端子13、第四外部端子14配置於基板80的下表面80b側。

在基板80的上表面80a經由絕緣樹脂85而設置有配線81、82。第一配線81經由絕緣樹脂85的開口部而與第一外部端子11電連接。第二配線82經由絕緣樹脂85的開口部而與第二外部端子12電連接。

在基板80的下表面80b經由絕緣樹脂85而設置有配線83、84。第三配線83經由絕緣樹脂85的開口部而與第三外部端子13電連接。第四配線84不與任何外部端子11～14電連接。

接下來，對封裝部件2的製造方法進行說明。

如圖10a所示，準備基板80。作為基板80，例如為了實現ic的小型化、低矮化而使用0.33mm、0.23mm等較薄的基板。

而且，如圖10b所示，利用鑽具、雷射等在基板80形成貫通孔80c。

而且，如圖10c所示，將低粘著度的臨時粘貼帶86粘貼於基板80的下表面80b。此外，可以取代臨時粘貼帶86而使用熱發泡片材等。

而且，如圖10d所示，在貫通孔80c設置電感元件1b。然後，將積層片材、預成型件等絕緣樹脂85層壓於基板80的上表面80a，對電感元件1b與基板80進行密封，並將臨時粘貼帶86除去。

而且，如圖10e所示，在基板80的下表面80b對絕緣樹脂85進行層壓，然後，使絕緣樹脂85熱固化，由此獲得埋設有電感元件1b的基板80。

而且，如圖10f所示，在成為電感元件1b的外部端子11～13以及電路的接點的絕緣樹脂85的部分利用雷射而形成通孔。此時，磁性複合體30a的表面與外部端子11～13的表面形成為平滑的同一平面，因此難以因雷射的焦點偏離等而產生加工不良等，從而能夠改善生產率。然後，在將雷射的汙點除去之後，通過無電解鍍、電鍍等方法而形成配線層87。

而且，藉助抗蝕劑圖案等而對配線層87進行蝕刻加工，使所需的焊盤(land)、配線形成於基板80上，從而，如圖9所示，能夠獲得封裝部件2。

根據上述封裝部件2，將電感元件1b埋設於基板80，在基板80的上表面80a設置有與上側的外部端子11、12電連接的配線81、82，並在基板80的下表面80b設置有與下側的外部端子13電連接的配線83。因此，能夠通過相互電連接的上下側的外部端子11、13而不迂迴地以最短距離對斬波電路的輸出側進行連接。因此，能夠降低輸出側的平滑電容器的esr、esl，從而能夠減小輸出的脈動電壓。

(第五實施方式)

圖11a是示出本發明的開關調節器的一實施方式的剖視圖。圖11b是開關調節器的等效電路圖。此外，在第五實施方式中，由於與第四實施方式相同的附圖標記表示與第四實施方式相同的結構，因此將其說明省略。

如圖11a與圖11b所示，開關調節器3具有將來自外部電源(未圖示)的電源電壓轉換成適合於中央處理部121的電壓、並將轉換後的電壓供給至中央處理部121的電壓調節器(vr)的作用。

開關調節器3具有：第四實施方式的封裝部件2；開關元件123a，其對外部電源與電感元件1b的電連接進行開閉；以及平滑電容器90，其使得來自電感元件1b的輸出電壓變得平滑。

開關元件123a配置於封裝部件2的基板80的上表面80a側，並且與第二配線82電連接，該第二配線82與一對(輸入側與輸出側)外部端子的另一側(輸入側)的外部端子12連接。平滑電容器90配置於封裝部件2的基板80的下表面80b側，並且與配線81、83中的下側的配線83電連接，其中，所述配線81、83與一對(輸入側與輸出側)外部端子的一側(輸出側)的外部端子11、13連接。與一對(輸入側與輸出側)外部端子的一側(輸出側)的外部端子11、13連接的配線81、83中的上側的配線81成為輸出端子。

電壓調整部123與中央處理部121在一個ic晶片120內集成。ic晶片120安裝於封裝部件2的基板80的上表面80a。電壓調整部123具有開關元件123a以及對開關元件123a進行驅動的驅動器123b。開關元件123a經由內部連接電極91而與封裝部件2的第二配線82連接。中央處理部121經由內部連接電極91而與封裝部件2的第一配線81連接。

平滑電容器90安裝於封裝部件2的基板80的下表面80b。平滑電容器90的輸入部與封裝部件2的第三配線83連接。平滑電容器90的輸出部與封裝部件2的第四配線84連接。第四配線84經由外部連接電極92而接地。

這樣，在電感元件1b的輸入部連接有開關元件123a，在電感元件1b的輸出部連接有中央處理部121和平滑電容器90。此外，雖然省略了圖示，但ic晶片120以及基板80通過模塑成型的環氧樹脂等而實現了一體化，由此構成單體的ic封裝。

根據上述開關調節器3，平滑電容器90與封裝部件2的基板80的下表面80b的配線83、84連接，開關元件123a及中央處理部121與封裝部件2的基板80的上表面80a的配線81、82連接。由此，能夠利用上下側的第一外部端子11、第三外部端子13而不迂迴地以最短距離對封裝部件2的電感元件1b、中央處理部121以及平滑電容器90進行連接。因此，能夠降低平滑電容器90的esr、esl，從而能夠減小輸出的脈動電壓。此外，可以使中央處理部121以外的負載與成為輸出端子的第一配線81連接。

此外，本發明不限定於上述實施方式，能夠在不脫離本發明的主旨的範圍內進行設計變更。例如，可以對第一實施方式～第五實施方式各自的特徵進行各種組合。在上述實施方式中，電感元件包括雙層的螺旋狀配線，但也可以包括三層以上的螺旋狀配線。

另外，在上述實施方式中，由多層的螺旋狀配線構成的電感器的個數為一個，但電感元件所具有的電感器的個數不限定於一個。例如可以由在同一平面中具有多個螺旋的螺旋狀配線構成多個電感。