時分同步碼分多址數字光纖直放站的上下行自適應切換方法
2023-05-19 10:02:11 3
專利名稱：時分同步碼分多址數字光纖直放站的上下行自適應切換方法
技術領域：
本發明涉及一種移動通信直放站領域，尤其涉及一種時分同步碼分多址數字光纖直放站的上下行自適應切換方法。
技術背景時分同步碼分多址(Time Division-Synchronous Code Division MultipleAccess，簡稱TD-SCDMA)技術是被國際電信聯盟(ITU)與3GPP認可的第三代移動通信的3個主要標準之一。TD-SCDMA在ITU標準中被稱為低碼片速率(1.28MCps，1.28兆碼片/秒)時分復用計數方案。
請參閱圖1，TD-SCDMA的一個基本時間單元為無線幀，幀長為10ms，每個無線幀分成兩個5ms子幀，兩個子幀的結構完全相同。單個子幀有7個相同時間長度常規時隙(TS0至TS6)和三種特殊時隙組成(DWPTS、GP和UPPTS)。
其中，TS0總是下行方向，TS1總是上行方向，TS2至TS6將根據實際業務需要可以動態地指定為上行方向或下行方向。DWPTS為下行方向，UPPTS為上行方向，中間則為第一個切換點GP。
如圖2所示，普通的數字光纖直放站(GSM、IS95、CDMA2000、WCDMA)都是採用頻分復用方式的，上行(接收終端MT信號發送至直放站端DT)信號和下行(接收直放站端DT信號發送至手機端MT)處於不同的頻率，直放站利用兩套處理系統，通過雙工器，分別完成對上行信號和下行信號的接收、放大和發送處理。
但是在TD-SCDMA系統中，上行信號和下行信號採用同一頻率，通過時間復用的方式區分上行和下行。如果在TD-SCDMA系統中使用傳統的直放站，直放站上行下行處理系統工作在同一頻率上，上下行信號將會產生正反饋，導致信號惡化，直放站將無法使用。
根據時分特性，只要實現在第一個切換點和第二個切換點之間只處理上行信號，在第二個切換點和下一個子幀的第一個切換點之間只處理下行信號，便可避免上下行兩套處理系統同時工作，實現對上下行信號的正常處理。
為了在TD-SCDMA數字直放站系統中實現同步，傳統的直放系統通過在近端或遠端，或兩端同時加入同步控制模塊，近端從空中或基站耦合獲得射頻信號後輸入至同步控制模塊，而同步控制模塊的輸出端則分別與數字板、功放放大模塊、低噪放大模塊，以及環行器等相連接，以此進行各模塊之間的同步控制。
在同步模塊中，通過搜索DWPTS，得到同步的時間信號，然後根據TD-SCDMA的幀結構的時間關係，以及在數字板、變頻模塊和功放放大模塊輸出的時延(其中下行的開關控制信號到遠端環行器的時延是固定的，上行的開關控制信號到近端環行器的時延卻不是固定的，它與光纖傳輸的時延有關)產生不同的開關控制信號，通過開關分別控制數字板、變頻和下行功率放大模塊的輸出，從而實現了系統上下行的時分復用。
上述單獨增設的同步控制模塊是以硬體同步方式存在的，其目的在於對DWPTS進行搜索並最終實現同步，這種同步方式由於實現起來較為複雜，實現代價高，因此成本較高，為運營商的工程實施帶來一定的壓力。
發明內容本發明的目的就是要克服上述不足，提供一種便於實現、同步精確度高、實現自適應上下行開關切換、且成本較低的時分同步碼分多址數字光纖直放站的上下行自適應切換方法。
本發明的目的是通過如下技術方案實現的該時分同步碼分多址數字光纖直放站的上下行自適應切換方法包括如下步驟(1)、檢測基帶信號功率包絡獲得下行幀同步信息；(2)、計算信號在近端與遠端之間傳輸時各個部分的光纖時延；(3)、根據各個光纖時延校準固定時延，並以各個光纖時延為基準，生成上下行切換開關控制信號，從而使上下行信號同步。
上述步驟(1)還具體包括如下步驟
a、將經信號處理得到的基帶I/Q信號進行基帶檢波處理，通過檢測基帶信號功率，得到檢波電平；b、對檢波電平進行消抖濾波，濾除信號的抖動；c、濾波後的信號根據下行同步碼的包絡特徵進行下行同步搜索判別，判別後輸出下行同步指示信號；d、根據下行同步指示信號產生相應的下行同步控制信號。
為保證其準確性，繼步驟c之後，可對所述下行同步指示信號進行驗證，若驗證正確則執行步驟d，否則，重新進行驗證。
對下行同步指示信號的具體的驗證方法為在連續的一段驗證時間內比較若干相鄰的下行同步指示信號，如相鄰兩個下行同步指示信號的時間間距等於一個子幀的長度，則認為是正確的，此時輸出包括正確標誌及同步控制信息的驗證信號。
在上述步驟d中，首先判斷驗證信號中是否具有正確標誌，若有則據同步控制信息生成同步控制信號用以同步控制。
所述驗證時間至少大於8個子幀長度。每個子幀的長度為5ms。
進一步地，步驟a中具體包括a1、計算基帶I/Q信號的實時功率I*I+Q*Q；a2、將a1計算結果循環與功率門限比較，並以高、低電平輸出其大於或小於兩種不同狀態的比較結果；a3、將該比較結果作為檢波電平。
步驟c中，對於下行同步碼包絡長度及其兩邊的零功率區時間寬度，在下行同步搜索判別時可適當放寬。具體為下行同步碼包絡長度下面的零功率區判決時間寬度為32chip～72chip，下行同步碼的包絡時間寬度判決條件是32chip～60chip，下行同步碼後面的零功率區時間寬度判決條件為大於或等於80chip。
上述步驟(2)中還具體包括如下步驟a)、從近端產生幀頭碼並開始計時以產生近端延時數值，然後將幀頭碼、近端延時數值和基帶I/Q信號組成幀發送到遠端；b)、遠端將接收到的幀解幀獲取延時數值和幀頭碼後，以該幀頭碼通知遠端開始計時；遠端產生新的幀頭碼，並停止計時，由此產生遠端的延時數值；將幀頭碼連同基帶I/Q信號和遠端延時數值組幀後發送至近端；c)、近端收到從遠端返回的新幀後停止近端的計數工作，並得出近端的延時數值，近端將此延時數值與基帶I/Q信號和新的幀頭碼一起組幀發送往遠端；d)、在遠端和/或近端中根據所獲得的遠端和近端的延時數值，求其兩者之差後除以2，所得的結果作為光纖時延的具體數值進行使用。
考慮硬體的延時因素，將實際鋪設光纖長度後的光纖時延具體數值減去以光纖長度為零時求得的光纖時延具體數值，將該結果作為最終的光纖時延具體數值再進行使用。
上述步驟a)至步驟d)循環進行工作，以便實時保證所測數值的準確性，實現完全自適應。
上述步驟(3)中，所述上下行開關信號具體包括遠端點下行開關信號，用於開通和關斷遠端上變頻的輸入信號；下行功放模塊開關S3，用於開通和關斷下行功放模塊；遠端解幀同步點上行開關，用於開通和關斷遠端上行基帶I/Q信號。
本發明經以程序的形式實現後，直接集成於遠端和近端的FPGA、EPLD或CPLD晶片中，FPGA、EPLD、CPLD等晶片可利用現有數字直放站中數字板的固有晶片即可。
與現有技術相比，本發明具備如下優點1.免去了解幀同步檢測的硬體，只需要利用原有數字光纖直放站系統中的FPGA資源，從而大幅度節省成本。
2.實現基帶檢波的功能，提高了解幀同步的動態範圍。
3.提供了解幀模塊自動校準切換信號延時的功能，提高靈活性，方便工程安裝。
圖1為現有TD-SCDMA時分復用系統的幀結構示意圖；圖2為普通數字光纖直放站的原理示意圖；圖3為應用同步控制模塊進行硬體同步的傳統TD-SCDMA數字直放站的原理示意圖；圖4為應用本發明的方法的數字直放站的原理示意圖5為應用本發明的FPGA晶片的原理框圖；圖6為與本發明的延時測量原理示意圖；圖7為本發明的檢波同步方法的原理示意圖；圖8為圖7的功率門限自動算法的原理示意圖；圖9為本發明應用於直放站系統時，直放站系統中的傳輸延時示意圖；圖10為本發明應用於直放站系統時的下行信號同步開關控制示意圖；圖11為本發明應用於直放站系統時的上行信號同步開關控制示意圖。
具體實施方式下面結合附圖和實施例對本發明作進一步的說明請參閱圖4，可通過編程將時分同步碼分多址數字光纖直放站的上下行自適應切換方法以程序的方式集成於現有TD-SCDMA數字直放站的數字板的FPGA晶片內，通過其所採用的新的檢波同步方法(參閱圖7)和光纖時延測量方法(參閱圖6)，相互配合實現自適應時分同步碼分多址數字光纖直放站的發明目的。
如圖4所示，一個自適應時分同步碼分多址數字光纖直放站包括近端設備和遠端設備，近端設備包括起開關作用的濾波器、環行器、變頻模塊、數字板以及光收/發裝置，遠端設備包括數字板、變頻模塊，功放模塊、低噪聲放大模塊、環行器以及濾波器。
下行方向中，系統近端DT從基站耦合到部分信號後，經濾波器濾波後再經環行器傳輸至近端變頻模塊，近端變頻模塊將傳輸進來的信號進行下變頻處理，使其成為基帶信號，然後傳輸至近端數字板。在近端數字板中，包括有模/數轉換模塊和FPGA處理晶片，基帶信號首先在模/數轉換模塊中被轉換為數位訊號後，進入FPGA進行同步處理後，再通過所述光收/發裝置轉換成光信號後經光纖傳輸至遠端設備部分。在遠端設備部分，光收/發裝置將所接收到的基帶信號轉換成電信號的形式後傳輸至遠端數字板，遠端數字板也包括FPGA和模/數轉換器，FPGA先將所傳輸來的信號做同步處理後，將信號進一步傳輸給遠端模/數轉換器轉換為模擬基帶電信號，轉換後的信號進一步通過上變頻後，再通過下行功放模塊進行放大處理之後，再經環行器及濾波器將最終處理後的信號在遠端實現系統的覆蓋。
在上行方向中，信號經遠端MT的濾波器和環行器之後，經過低噪聲放大模塊進行去噪聲、放大信號的處理後，再以與上述下行方向相逆的路徑傳輸至基站，從而完成信號上行的功能。
請參閱圖5，在FPGA晶片內，包括通信和光纖時延測量模塊、基帶輸出模塊、檢波解幀同步模塊以及基帶輸入模塊，通信和光纖時延測量模塊一方面完成在光纖傳輸過程中的時間延遲的精確值的計算，並把該值直接傳輸至檢波解幀同步模塊；另一方面處理基帶I/Q信號在光纖上的傳輸，下行時，負責將下行的基帶I/Q信號傳輸至基帶輸出模塊輸出，以及輸出至檢波解幀同步模塊，上行時，負責接受由基帶輸入模塊輸入的上行基帶I/Q信號。基帶輸入模塊接受由遠端變頻模塊傳輸來的上行基帶I/Q信號的輸入；基帶輸出模塊則負責處理下行的基帶I/Q信號向遠端變頻模塊的輸出；檢波解幀同步模塊則實現了檢波同步功能，其對外產生上行開關S1，下行開關S2以及下行功放模塊開關S3共三個開關信號，上行開關S1控制由基帶輸入模塊處理後的傳輸至通信和光纖時延測量模塊的上行基帶I/Q信號的通斷；下行開關S2控制由基帶輸出模塊輸出至遠端變頻模塊的下行基帶I/Q信號的通斷；下行功放模塊開關則控制下行功放模塊自身的開關狀態。
請參閱圖7，檢波解幀同步模塊包括依次電性連接的基帶檢波子模塊、消抖濾波子模塊、下行同步搜索判別子模塊、同步結果驗證模塊以及控制信號產生模塊，所述通信和光纖時延測量模塊的測量值直接傳輸至檢波解幀同步模塊的控制信號產生子模塊內。
檢波解幀同步模塊中，由直放站處理獲得基帶I/Q信號後，進入基帶檢波子模塊，通過檢測基帶信號功率；然後進入消抖濾波子模塊以濾除信號的抖動，從而為提高後續進行判決時的正確率；繼而，濾波後的信號進入下行同搜索判別子模塊，根據下行同步碼的包絡特徵進行下行同步搜索判別；判別後的信號輸出下行同步指示信號給同步結果驗證子模塊進行驗證；同步結果驗證子模塊根據驗證的結果進而輸出最終的下行同步控制信號給控制信號產生子模塊，控制信號產生子模塊根據輸入的下行同步控制信號及時隙切換點信息產生需要的上下行切換控制信號。詳細的步驟如下a、基帶檢波子模塊的處理
a1、根據數字近端設備中下變頻輸入的基帶I/Q信號，計算基帶I/Q信號的實時功率I*I+Q*Q；a2、參閱圖8，為提高檢波的動態範圍，採用自動搜索算法進行檢波，門限默認為最大值，等待一定時間如10ms，將a1計算結果循環與功率門限比較，並以高、低電平輸出其大於或小於兩種不同狀態的比較結果，高於門限值則輸出高電平，直接輸出門限值；低於門限值則輸出低電平，門限值相應減1，然後循環等待10ms進行門限值比較；a3、最後將該比較結果作為基帶檢波結果。
b、消抖濾波子模塊的處理由於實際TD-SCDMA射頻信號的包絡抖動，使得其他時隙的信號包絡有可能會出現與下行同步碼包絡長度接近的情況，另外，下行同步碼出現期間內的包絡也可能出現抖動，導致下行同步碼的長度並不是特定的長度。所以需要對輸入給本子模塊的包絡檢波信號進行消抖濾波，以平滑包絡檢波信號，提高下行同步搜索判別模塊的正確率。
c、下行同步搜索判別子模塊的處理本子模塊旨在根據下行同步碼及其兩邊的三個特定的包絡特徵進行下行同步的搜索判別，找出TD-SCDMA信號的下行同步碼的位置。
實際信號由於噪聲幹擾、多徑傳播等各種原因，導致下行同步碼包絡長度及其兩邊的零功率區時間寬度並不是嚴格的64chip、48chip及96chip，但會在一個範圍內波動。進行下行同步搜索時將這三個區域的判決時間寬度適當放寬，如下行同步碼下面的零功率區判決時間寬度可以是32chip～72chip，下行同步碼的包絡時間寬度判決條件是32chip～60chip，下行同步碼後面的零功率區時間寬度判決條件為大於或等於80chip。後面零功率區的判別條件可大於或等於80chip的原因是由於基站發送的下行同步碼存在一定延遲，而用戶終端發送的上行同步碼為了保持同步，會有一個發送提前量，延遲與提前量兩者疊加後可能佔據96chip的零功率區，但不影響下行同步搜索判別，所以後面零功率區的判別條件可以為大於或等於80chip。
判決的時間寬度範圍不宜過寬，過寬會導致將不是下行同步碼的位置判決為下行同步碼。單判決條件不宜過嚴，過嚴會使得無法找到下行同步碼包絡位置。這個判決條件需要在實際環境測試中根據實際情況作出適當的微調。
經過下行同步碼搜索判別後將會在下行同步碼結束時給出一個下行同步指示信號。
d、同步結果驗證子模塊實際信號由於噪聲幹擾、多徑等各種原因，再加上TD-SCDMA信號包絡信號範圍較大，下行同步搜索判別子模塊輸出的下行同步指示信號，可能會有錯，需要經過同步結果驗證子模塊驗證才能用以產生控制信號。
TD-SCDMA中，每5ms傳輸一個無線子幀，如果所有的子幀的下行同步搜索判別結果都是正確的，則給出的下行同步指示信號中每兩個相鄰的指示信號相距5ms。根據這一原理，對下行同步搜索判別子模塊輸入下行同步指示信號進行驗證，在連續的一段時間內，如8個子幀長度以上，相鄰指示信號相距均為一個子幀長度即5ms則認為是正確的。驗證正確後，輸出包括驗證正確標誌及輸出正確的同步控制信號在內的驗證信號給控制信號產生子模塊用以產生控制信號。
在同步結果驗證正確後，當由於信號的不穩定導致有個別的兩個指示信號相距不為5ms時，不改變正確同步控制信號的輸出周期。但當向來只是信號向局部為5ms出現的次數累計達到一個設定的門限時，認為失去同步，需要重新進行同步結果驗證。
由此，得到了與下行信號同步的DWPTS時隙信號。
e、控制信號產生子模塊本子模塊首先判斷驗證信號中是否具有正確標誌，若有，根據輸入的同步控制信號、輸入的下行時隙切換點位置信息，得到準確的上下行切換控制信號，具體而言，產生上行開關、下行開關以及下行功放模塊等的開關信號。
開關信號的控制是以每個子幀的DWPTS結束後開始計時的，按照預先設定的上下行時隙分配，決定開關時刻及開關時間長度。
時分同步碼分多址數字光纖直放站的上下行自適應切換方法的實現並不局限於在FPGA上編程實現，還可以用EPLD和CPLD等晶片代替FPGA。
圖6以原理框圖的形式揭示了根據本發明所採用的光纖時延測量方法實現的電路，由該方法所形成的各個功能模塊與由上述檢波同步方法所形成的各個功能模塊一起被集成於遠端和近端數字板的FPGA晶片中，其中近端和遠端進行光纖時延測量的實現電路基本相近，近端電路和遠端電路均分別包括組幀模塊、解幀模塊、計數器、周期幀頭產生模塊以及延時計算模塊。各模塊的功能為周期幀頭產生模塊產生兩路輸出，一路輸出至組幀模塊，另一路則輸出至計數器；計數器接收同端周期幀頭產生模塊產生的幀頭碼和經解幀模塊解幀後傳來的對端的幀頭碼，近端中，計數器收到本端幀頭碼時開始計數，收到對端幀頭碼時停止計數；遠端中，計數器收到對端幀頭碼時開始計數，收到本端幀頭碼時停止計數；計數器將計數結果分兩路輸出，一路傳輸至組幀模塊，一路則傳輸至延時計算模塊；組幀模塊接受幀頭碼、經模/數轉換後的基帶I/Q信號和計數器的輸入，完成組幀工作後輸出幀，經直放站數字板的通信模塊與另一端進行傳輸；解幀模塊接受經通信模塊輸入的數據並負責解幀，並將解幀後的基帶I/Q信號輸出供進行數/模轉換；把解幀後的幀頭碼發送給計數器；把解幀後的對端的延時數值傳輸至延時計算模塊；延時計算模塊接受解幀模塊、本端計數器的輸入，將近端和遠端的延時數值之差除以2得出光纖時延的具體數值，並通過其輸出埠向外輸出供檢波解幀同步模塊(參閱圖5)使用。
此外，延時計算模塊還預設有硬體延時數值，供進一步修正光纖時延的具體數值。近端電路與遠端電路均用數字板中的晶片實現，該晶片可以為FPGA、EPLD或CPLD。
下面以圖6的原理框圖為基礎，詳述其工作方法a)、周期幀頭產生模塊能產生周期性的幀頭碼，並分為兩路輸出，一路輸出計數器，此時計數器14清零並開始計數，另一路則輸出到組幀模塊，組幀模塊將幀頭碼、經模/數轉換後的基帶I/Q信號，以及近端延時計數器的延時數值T14(起始為0，穩定工作後將會是穩定值)按照特定的格式組成幀。將該幀通過通信模塊送到串並、並串轉換模塊和電光轉換模塊，轉換為串行光信號從近端輸出點R1發送；b)、遠端的接收點R2接收到近端發過來的光信號後，通過光電轉換和串並、並串轉換模塊，形成並行數據送到遠端FPGA中的通信模塊，然後由遠端的解幀模塊提取其中的由近端發出的周期性幀頭碼、基帶I/Q信號和延時數值T14。幀頭碼傳輸至計數器23並使其立即清零並使其開始計數；基帶I/Q信號被直接傳輸出以便進行數/模轉換；而延時數值T14則被傳輸至遠端延時計算模塊。
類似於步驟a)中所述的近端的情況，遠端的周期幀頭產生模塊產生幀頭碼，一路輸出至計數器，此時計數器23停止計數，並將其結果作為延時數值T23同時輸出至遠端的組幀模塊和延時計算模塊；另一路則輸出至遠端的組幀模塊。然後，將從遠端上行並已經模/數轉換的基帶I/Q信號合併延時數值T23與幀頭碼，通過特定格式形成新的幀，經串並、並串轉換模塊和電光轉換模塊轉換為光信號，並以串行的方式從遠端輸出點R3將該幀傳輸至近端。
c)、近端接收點R4收到從遠端輸出點R3返回的幀後，通過光電轉換和串並、並串轉換模塊形成並行數據送到近端數字板FPGA的通信模塊，再由解幀模塊提取其中的由遠端發出的周期性幀頭碼、基帶I/Q信號和遠端計數器23的延時數值T23，基帶I/Q信號直接輸出進行數/模轉換；幀頭碼輸出至近端計數器14使其停止計數並將其延時數值T14輸出至近端組幀模塊和近端延時計算模塊；延時數值T23同時被傳輸至近端延時計算模塊。
此時，延時數值T14已被更新，當近端周期幀頭產生模塊產生新的幀頭碼時，延時數值T14、新的基帶I/Q信號以及幀頭碼會被組幀模塊再次組成特定的通信幀格式，並如步驟a)中所述，被發送到遠端，最終將近端延時數值T14傳輸至遠端的延時計算模塊。
d)、此時，在遠端延時計算模塊和近端延時計算模塊中，均具有了近端延時數值T14、遠端延時數值T23。以公式(T12-T23)/2求得最終結果作為光纖時延的具體數值。
實際應用中，FPGA和其它部件在處理幀頭碼時會產生較小的硬體延時T0，為了使所述光纖時延具體數值更為精確，需將硬體延時T0濾除。在調試過程中可以通過測量光纖長度為0時的(T12-T23)/2的值，然後，在鋪好光纖之後，再次獲得(T12-T23)/2的值，減去前者，所得之值即為硬體延時T0的準確值。硬體延時T0不會變化，因此，光纖時延的具體數值進一步可修正為按照公式(T12-T23)/2-T0計算得的結果。
通過本發明上述所採用的檢波同步方法和光纖時延測量方法，可以確定信號在直放站系統各個位置的傳輸延時(參閱圖9)，以及在遠端的FPGA內部的TD-SCDMA信號的同步DWPTS的位置。下面通過對不同的開關信號的分析闡述本發明實現同步的方法如圖9所示，下行信號經過T1的延時從環行器到下行光纖輸入，然後經過T0時間到遠端光纖輸出口，然後經過T2到FPGA內部的檢波解幀同步開關S2控制點，然後經過T3時間到下行功放模塊輸入，經過T4時間到遠端環行器。DWPTS信號的傳輸也是一樣的。
類似地，上行信號經過T7時間到遠端FPGA內部的上行開關S1控制點，然後經過T6時間到遠端光纖輸入，然後經過T0到近端光纖輸入，最後經過T5到近端環行器。
以上各個延時的量，除了T0受光纖長度決定而沒有標準值外，其他延時都是固定的。因此，應用上述直放站系統中的光纖時延測量方法得到了光纖時延後，以及應用時分同步碼分多址數字光纖直放站的上下行自適應切換方法獲得一個DWPTS的參考點以後，就可以利用開關控制，實現上下行的同步。
請結合圖9至圖11，開關信號的控制是以每個子幀的DWPTS結束後(即檢波解幀同步點DWPTS脈衝的下降沿)開始計時的，按照預先設定的上下行時隙分配，決定開關時刻及開關時間長度。
遠端點下行開關S2信號，用於開通和關斷遠端上變頻的輸入信號，它和同步結果同步，所以相對於DWPTS信號沒有延時或提前。
下行功放模塊開關S3，用於開通和關斷下行功放模塊，它位於檢波點之後，所以這個信號需要在檢波同步後延時T3的時間。
遠端解幀同步點上行開關，S1，用於開通和關斷遠端上行基帶I/Q信號，為防止DT埠的上行信號和下行信號的衝突，近端DT埠上行信號必須和下行信號同步，同樣的，為保證這一同步，遠端解幀同步點的上行開關S1信號相對於遠端檢波解幀同步點S2的DWPTS必須提前，提前量是檢波點到DT埠的延時，即(T1+T2+T0)+(T5+T6+T0)。
低噪聲放大模塊的開關(未圖示)可根據實際情況選擇使用，提前量為(T1+T2+T0)+(T5+T6+T0+T7)。
綜上所述，本發明經過採用現有TD-SCDMA數字光纖直放站的固有FPGA或其它晶片，應用新的檢波同步方法，結合新的光纖時延計算方法，可以簡便地實現直放站的同步，降低製造成本，且能實現直放站中上下行開關的自適應地進行精確切換。
權利要求
1.一種時分同步碼分多址數字光纖直放站的上下行自適應切換方法，其特徵在於包括如下步驟(1)、檢測基帶信號功率包絡獲得下行幀同步信息；(2)、計算信號在近端與遠端之間傳輸時各個部分的光纖時延；(3)、根據各個光纖時延校準固定時延，並以各個光纖時延為基準，生成上下行切換開關控制信號，從而使上下行信號同步。
2.根據權利要求1所述的時分同步碼分多址數字光纖直放站的上下行自適應切換方法，其特徵在於步驟(1)還具體包括如下步驟a、將經信號處理得到的基帶I/Q信號進行基帶檢波處理，通過檢測基帶信號功率，得到檢波電平；b、對檢波電平進行消抖濾波，濾除信號的抖動；c、濾波後的信號根據下行同步碼的包絡特徵進行下行同步搜索判別，判別後輸出下行同步指示信號；d、根據下行同步指示信號產生相應的下行同步控制信號。
3.根據權利要求2所述的時分同步碼分多址數字光纖直放站的上下行自適應切換方法，其特徵在於繼步驟c之後，對所述下行同步指示信號進行驗證，若驗證正確則執行步驟d，否則，重新進行驗證。
4.根據權利要求3所述的時分同步碼分多址數字光纖直放站的上下行自適應切換方法，其特徵在於對下行同步指示信號的具體的驗證方法為在連續的一段驗證時間內比較若干相鄰的下行同步指示信號，如相鄰兩個下行同步指示信號的時間間距等於一個子幀的長度，則認為是正確的，此時輸出包括正確標誌及同步控制信息的驗證信號。
5.根據權利要求4所述的時分同步碼分多址數字光纖直放站的上下行自適應切換方法，其特徵在於步驟d中，首先判斷驗證信號中是否具有正確標誌，若有則據同步控制信息生成同步控制信號用以同步控制。
6.根據權利要求5所述的時分同步碼分多址數字光纖直放站的上下行自適應切換方法，其特徵在於所述驗證時間至少大於8個子幀長度。
7.根據權利要求6所述的時分同步碼分多址數字光纖直放站的上下行自適應切換方法，其特徵在於每個子幀的長度為5ms。
8.根據權利要求7所述的時分同步碼分多址數字光纖直放站的上下行自適應切換方法，其特徵在於步驟a中具體包括a1、計算基帶I/Q信號的實時功率I*I+Q*Q；a2、將a1計算結果循環與功率門限比較，並以高、低電平輸出其大於或小於兩種不同狀態的比較結果；a3、將該比較結果作為檢波電平。
9.根據權利要求8所述的時分同步碼分多址數字光纖直放站的上下行自適應切換方法，其特徵在於步驟c中，對於下行同步碼包絡長度及其兩邊的零功率區時間寬度，在下行同步搜索判別時可適當放寬。
10.根據權利要求9所述的時分同步碼分多址數字光纖直放站的上下行自適應切換方法，其特徵在於下行同步搜索判別時，下行同步碼包絡長度下面的零功率區判決時間寬度為32chip～72chip，下行同步碼的包絡時間寬度判決條件是32chip～60chip，下行同步碼後面的零功率區時間寬度判決條件為大於或等於80chip。
11.根據權利要求1至10中任意一項所述的時分同步碼分多址數字光纖直放站的上下行自適應切換方法，其特徵在於步驟(2)中具體包括如下步驟a)、從近端產生幀頭碼並開始計時以產生近端延時數值，然後將幀頭碼、近端延時數值和基帶I/Q信號組成幀發送到遠端；b)、遠端將接收到的幀解幀獲取延時數值和幀頭碼後，以該幀頭碼通知遠端開始計時；遠端產生新的幀頭碼，並停止計時，由此產生遠端的延時數值；將幀頭碼連同基帶I/Q信號和遠端延時數值組幀後發送至近端；c)、近端收到從遠端返回的新幀後停止近端的計數工作，並得出近端的延時數值，近端將此延時數值與基帶I/Q信號和新的幀頭碼一起組幀發送往遠端；d)、在遠端和/或近端中根據所獲得的遠端和近端的延時數值，求其兩者之差後除以2，所得的結果作為光纖時延的具體數值進行使用。
12.根據權利要求11所述的時分同步碼分多址數字光纖直放站的上下行自適應切換方法，其特徵在於將實際鋪設光纖長度後的光纖時延具體數值減去以光纖長度為零時求得的光纖時延具體數值，將該結果作為最終的光纖時延具體數值再進行使用。
13.根據權利要求12所述的時分同步碼分多址數字光纖直放站的上下行自適應切換方法，其特徵在於步驟a)至步驟d)循環進行工作。
14.根據權利要求12或13所述的時分同步碼分多址數字光纖直放站的上下行自適應切換方法，其特徵在於步驟(3)中所述的上下行開關信號具體包括遠端點下行開關信號，用於開通和關斷遠端上變頻的輸入信號；下行功放模塊開關S3，用於開通和關斷下行功放模塊；遠端解幀同步點上行開關，用於開通和關斷遠端上行基帶I/Q信號。
15.根據權利要求14所述的時分同步碼分多址數字光纖直放站的上下行自適應切換方法，其特徵在於步驟(1)和步驟(2)利用數字板內的晶片實現。
16.根據權利要求15所述的時分同步碼分多址數字光纖直放站的上下行自適應切換方法，其特徵在於所述晶片為FPGA、EPLD、CPLD中任意一種。
全文摘要
本發明涉及一種時分同步碼分多址數字光纖直放站的上下行自適應切換方法，包括如下步驟(1).檢測基帶信號功率包絡獲得下行幀同步信息；(2).計算信號在近端與遠端之間傳輸時各個部分的光纖時延；(3).根據各個光纖時延校準固定時延，並以各個光纖時延為基準，生成上下行切換開關控制信號，從而使上下行信號同步。本發明經過採用現有TD－SCDMA數字光纖直放站的固有FPGA或其它晶片，應用新的檢波方式，結合新的光纖時延計算方式，可以簡便地實現直放站的同步，降低製造成本，且能實現直放站中上下行開關的自適應地進行精確切換。
文檔編號H04W56/00GK1897747SQ200610036070
公開日2007年1月17日 申請日期2006年6月23日 優先權日2006年6月23日
發明者金淮東, 賴文強, 張凱 申請人:京信通信技術(廣州)有限公司