Tdscdma中實現多載波接口的基帶單元及實現方法
2023-05-18 21:06:11
專利名稱：Tdscdma中實現多載波接口的基帶單元及實現方法
技術領域：
本發明涉及通訊領域的時分雙工(TDD， Time Division Duplex )系統， 尤其涉及實現時分同步碼分多址(TDSCDMA, Time Division Synchronous Code Division Multiple Access )系統中實現多載波接口的基帶單元及多載波 4^口實現方法。
背景技術：
TDSCDMA是一個TDD系統，要求整個網絡同步，即各個小區天線口 發出的數據滿足最小的誤差要求。TDSCDMA網絡一般由基帶單元BBU (Base Band Unit)和遠端射頻單元RRU ( Remote Radio Unit)組成， 一個 BBU能帶多個RRU,兩者之間通過光纖進行連接，不同的RRU到BBU的 距離是不同的，為了達到網絡同步的要求，就必然要求分配到不同RRU的 載波信號從BBU發送出去的時間是不同的。
基帶單元(基帶板)是TDSCDMA關鍵的處理單元。基帶板一般由中 央處理器CPU(Central Processing Unit),數位訊號處理器(DSP， Digital Signal Processor)禾口專用集成電3各(ASIC, Application Specific Integrated Circuit) 或者現場可編程器件(FPGA, Field Program Gate Array)組成。各個載波的空 口物理層處理一般都由DSP來完成，現有的或者舊的DSP由於受處理能力 的限制， 一個DSP僅僅能處理一個載波或者一個載波中的幾個時隙，這樣 當一個基帶板處理多個載波時，必然由多片DSP組成。
圖1所示為各處理一個載波的三片DSP和外部器件，每個DSP分別處 理一個上行和下行時隙，上行數據和下行數據分時通過EMIF接口 ，不會存 在衝突。
近年來隨著DSP器件處理能力的提高， 一個DSP,可以處理多個載波。 DSP處理後的收發數據往往只通過一個專用接口 (如外部存儲器接口
EMIF(External Memory Interfaces)、快速10接口 RapidIO、 PCI Express 4妄口 (簡稱PCI-E )、雙數據速率DDR (Double Data Rate)接口等等)和外接的 專用ASIC或者FPGA進行交互。在多片DSP處理多個載波時，每個DSP 和外部器件都有一個這樣的接口，而一個DSP處理多個載波時，該接口只 有一個。在TDD系統中全網同步要求每個載波發送的時間是不同的，即使 該接口滿足多個栽波的數據流量要求，但是在僅有的一個接口上還是會存在 不同載波數據衝突的問題，在一個接口上很好地保證數據傳送的及時性是非 常關鍵的問題。這個問題在原來DSP只能處理一個載波或者一個載波的幾 個時隙時是不存在的。
發明內容
本發明要解決的技術問題是提供一種TD-SCDMA中的基帶單元及多載 波4^口實現方法，在一個DSP處理多載波並通過一個標準-接口與4妄口處理 元件交互下行和上行多載波基帶數據時，克服在一個接口數據收發多個載波 數據的沖突，保證數據傳送的實時性。
為了解決上述問題，本發明提供了一種TD-SCDMA系統中多載波接口 的實現方法，包括接口處理元件根據系統的空口幀脈沖定時產生中斷信號， 數位訊號處理器即DSP接收到中斷信號後，在中斷間隔內，根據所述接口 處理元件的存儲器狀態信息，在下行方向按照預先確定的順序將多個載波的 下行數據分別發送到接口處理元件，所述接口處理元件將接收到的數據分別 存儲在各載波下行數據對應的存儲器中；在上行方向按照預先確定的順序從 接口處理元件的各存儲器讀取多個載波的上行數據。
進一步地，下行方向時，所述接口處理元件從用於存儲下行數據的各存 儲器中讀取數據，從空口發送，所述讀取數據的時間是在系統要求的下行提 前量基礎上再至少提前所述接口處理元件中下行電路處理的延時時間。
進一步地，上行方向時，所述接口處理元件接收到空口側基帶數據後， 按照每個載波不同的到達時刻，收集各個載波的數據，先將其存儲至每個載 波對應的桌球結構存儲單元中，再將所述數據存至與所述兵乓結構存儲單元 對應的各存儲器中；下行方向時，所述接口處理元件從下行各個存儲器讀出
數據，先將各存儲器中的下行數據存儲至與各存儲器對應的桌球結構存儲單 元中，再從空口發送。
進一步地，所述接口處理元件中每個存儲器的容量根據接口處理元件中 存儲空間的總容量以及所述DSP和接口處理元件配合處理的載波數量而確 定。
進一步地，所述接口處理元件設置各存儲器的狀態信息，對於存儲某載
波下行數據的存儲器，當該存儲器滿時，設置狀態為不可寫；對於存儲某載 波上行數據的存儲器，當該存儲器空時，設置狀態為不可讀。
為了解決上述問題，本發明還提供了一種TD-SCDMA中實現多載波接 口的基帶單元，包含通過一個接口相連的數位訊號處理器DSP和接口處理 元件，所述接口處理元件中設置了多個存儲器用於與所述DSP交互，每個 存儲器用於存儲對應的一個載波的上行或下行數據，所述接口處理元件用於 根據系統的空口幀脈沖定時產生中斷信號；還用於在下行方向上，將從DSP 接收到的數據分別存儲在各載波下行數據對應的存儲器中；所述DSP,用於 接收到中斷信號後，在中斷間隔內，根據所述接口處理元件的存儲器狀態信 息，在下行方向按照預先確定的順序將多個載波的下行數據分別發送到接口 處理元件；在上行方向按照預先確定的順序從接口處理元件的各存儲器讀取 多個載波的上行數據。
進一步地，所述接口處理元件，用於在下行方向時，從用於存儲下行數 據的各存儲器中讀取數據，從空口發送，所述讀取數據的時間是在系統要求 的下行^是前量基礎上再至少提前所述接口處理元件中下行電^各處理的延時 時間。
進一步地，所述接口處理元件，用於在上行方向時，接收到空口側基帶 數據後，按照每個載波不同的到達時刻，收集各個載波的數據，先將其存儲 至每個載波對應的兵乓結構存儲單元中，再將所述數據存至與所述兵乓結構 存儲單元對應的各存儲器中；在下行方向時，從下行各個存儲器讀出數據， 先將各存儲器中的下行數據存儲至與各存儲器對應的桌球結構存儲單元中， 再從空口發送。
6
進一步地，所述接口處理元件中每個存儲器的容量根據接口處理元件中
存儲空間的總容量以及所述DSP和接口處理元件配合處理的載波數量而確定。
進一步地，所述接口處理元件，用於設置各存儲器的狀態信息，對於存
儲某載波下行數據的存儲器，當該存儲器滿時，設置狀態為不可寫；對於存 儲某載波上行數據的存儲器，當該存儲器空時，設置狀態為不可讀。
本發明所述方法適用於時分雙工模式系統的基站。採用本發明所述方 法，大大簡化了 TDD系統中多載波情況下DSP和外部器件連接時接口複雜 的定時關係。把定時從該接口移到外部器件中，完全克服了 DSP定時性差 的問題。在一個DSP處理多載波並通過一個標準接口和外部器件交互下行 和上行多載波基帶數據時，克服多個載波在一個接口數據收發的沖突，保證 數據傳送的實時性。
圖1是由三片DSP實現一個載波和外部器件的接口示意圖2是本實施例中的實現多載波DSP基帶數據接口的方法流程圖3是接口中斷規劃及載波數據分配的示意圖4是外部器件中多載波數據存儲方式的示意圖。
具體實施例方式
本實施例中實現多個載波通過一個接口傳送數據的基帶單元包括CPU、 DSP、 *接口處理單元(外部器件)，其中
所述DSP,用於接收到中斷信號後，在中斷間隔內，根據所述接口處理 元件的存儲器狀態信息，在下行方向按照預先確定的順序將多個載波的下行 數據分別發送到接口處理元件；在上行方向按照預先確定的順序從接口處理 元件的各存儲器讀取多個載波的上行數據；
所述接口處理元件中設置了多個存儲器用於與所述DSP交互，每個存
儲器用於存儲對應的一個載波的上行或下行數據，所述接口處理元件用於根
據系統的空口幀脈沖定時產生中斷信號；還用於在下行方向時，將從DSP 接收到的數據分別存儲在各載波下行數據對應的存儲器中；還用於在下行方 向時，從用於存儲下行數據的各存儲器中讀取數據，讀取時間是在系統要求 的下行提前量的基礎上再至少提前接口處理元件中下行電路處理的延時時 間。還用於在上行方向時，接收到空口側基帶數據後，按照每個載波不同的 到達時刻，收集各個載波的數據，先將其存儲至每個載波對應的桌球結構存
在下行方向時，先將各存儲器中的下行數據存儲至與各存儲器對應的桌球結 構存儲單元中，再從空口發送；還用於設置各存儲器的狀態信息，對於存儲 某載波下行數據的存儲器，當該存儲器滿時，設置狀態為不可寫；對於存儲 某載波上行數據的存儲器，當該存儲器空時，設置狀態為不可讀。
接口處理元件中每個存儲器的容量根據接口處理元件中存儲空間的總 容量以及所述DSP和接口處理元件配合處理的載波數量而確定。
接口處理元件可以為專用的系統集成電路ASIC或者現場可編程門陣列 器件FPGA。
在本實施例中，利用中斷作為觸發數據發送的觸發方式，數據接口處理 元件中設置了多個存儲器，將多個中斷內接收的數據分別緩存在各存儲器 中，具體地，接口處理元件把空口側基帶數據分載波在對應的多個存儲器進 行存儲，把DSP寫入的不同載波數據也分載波在對應的多個存儲器進行存 儲，所述分載波是指按照一個上行/下行載波一個存儲器的方式進行存儲。 採用多個存儲器分開緩存的方式，可以有效的防止衝突，對於下行而言，可 以使數據提前寫入接口處理單元的存儲器中，而不是在需要從空口發送時， 才從DSP獲取。
為保證全網基站同步，TDSCDMA系統對於載波從空口發送的時間有要 求，為此，接口處理元件需計算出下行的從各存儲器中讀取數據的讀取時間， 在下行方向，當某載波數據需要從空口發送時，從用於存儲下行數據的各存 儲器中讀取數據，讀取時間是在系統要求的下行提前量的基礎上至少提前接
口處理元件中下行電路處理的延時時間，以保證在空口發送的時間是系統配
差異，可根據仿真得到；在上行方向時，接口處理元件接收到載波數據，按 照每個載波不同的到達時刻，收集各個載波的數據。
接口處理元件根據TDSCDMA系統要求不同載波的發送提前量(相對 與空口基準點發送數據的提前時間)，在下行方向從不同的載波存儲單元讀 數據發送到空口單元；根據不同載波到達的落後量(相對與空口基準點接收 數據達到落後的時間)，在上行方向分別^是:取正確的數據寫入不同載波的存 儲單元。
如圖2所示，實現多載波DSP通過一個接口傳送數據的方法包括以下 步驟
步驟201,接口處理元件根據TDSCDMA系統的空口幀脈衝定時產生中 斷信號；
接口處理元件根據TDSCDMA系統的空口幀定時脈沖產生相應的中斷， 產生中斷的間隔按照一定數量的基帶碼片(chip)數據平分空口幀脈衝 (5ms )。如圖3所示，本實施例以一個可處理3個載波的DSP為例進4亍il 明，接口處理元件將TDSCDMA系統中的5ms幀脈衝按32chip的數據量單 位劃分為多個中斷，5ms的幀定時脈衝之間有6400chip即在5ms中共有200 個中斷，每個中斷傳送的數據分別為多個載波的下行數據和上行數據。 32chip為欲傳輸的額定基帶碼片數據量，在一個中斷間隔即32chip中，DSP 按預先確定的順序分別處理三個載波的上行和下行數據，如圖3所示。
中斷的個數和時延和存儲的大小有關，同時還可參考DSP可處理的載 波數和空口速率，如果中斷多，則時延小、存儲小，但是DSP的開銷則相 對較大、效率低，反之，如果中斷少，則時延大、存儲大，但DSP的開銷 小、效率高，通常考慮取折中，在本實施例中採用32chip劃分中斷，在其 他實施例中，也可採用16chip或48chip等值。
該接口總速率要考慮多個載波總速率，同時上下行的衝突也要考慮，即
總速率就是多個載波下行流量的綜合同時考慮上下行沖突，所謂上下行衝突 是指當上下行不能完全分時，就必須將速率再乘以2。
步驟202, DSP接收中斷信號，在每個中斷間隔，按預先確定的順序， 根據接口處理元件中存儲區的狀態信息在下行方向將預先定義數量的基帶 碼片(chip)數據發送到接口處理元件，在上行方向從接口處理元件接收預 先定義數量的基帶碼片(chip)數據；
在這裡DSP是主動方，在一個中斷響應中，它即可以讀，也可以寫， 如果下行方向DSP有數據，則DSP會在適合的時間寫；如果DSP發現外部 接口單元有新的數據上來，則讀取該數據。DSP根據中斷查詢接口處理元件 中的存儲區的狀態信息，當每個中斷來的時候，DSP按順序查詢載波1、 2、 3對應的存儲器是否可以讀寫，即查詢每個載波對應的接口處理元件的上/ 下行存儲器狀態位確認是否可以繼續寫入或讀出，如果可以讀或者寫，那麼 就在每個中斷間隔的下行方向按順序發送每一個載波預先定義數量的基帶 碼片數據，在每個中斷間隔的上行方向按載波順序接收預先定義數量的基帶 碼片數據。如果某些載波不能讀寫，則跳過該時間段，進行下一個載波的讀 寫。每個中斷之間是獨立的，每個中斷之間每個載波只讀寫一次。
DSP通過該接口進行讀寫時，都要進行不同載波存儲單元的選通，以便 讓接口處理元件了解當前DSP要讀寫哪一個存儲單元。
接口處理元件根據入口和出口數據的情況判斷各個載波存儲單元的讀 寫狀態，比如下行時當所有5個32chip都滿了時，就置相應的標誌位為不 可寫。上行時當5個32chip都空了時，就置相應的標誌位為不可讀，空、 滿狀態是由DSP接口和空口速率不匹配造成的。
步驟203,當所述DSP向接口處理元件發送數據時，接口處理元件將 DSP寫入數據分載波在對應存儲器進行存儲。
接口處理元件中不同載波存儲單元的大小根據接口處理元件中存儲空 間的總容量以及DSP和接口處理元件配合處理的載波數量而定，可以是多 個中斷之間傳輸的額定基帶碼片數據量之和，原則就是儘可能的讓DSP早 點把較多的數據寫入接口處理元件。例如，在本實施例中每個載波上行/下 行存儲單元可以存儲5個32chip。
如圖4所示，在下行傳輸數據時，接口處理元件根據TDSCDMA每個 載波的定時要求(該定時要求是系統根據組網的距離，換算成不同的時延， 通過CPU進行配置的)，從每個存儲器中讀寫相應的數據，寫入到另一個 桌球的lchip存儲單元，用空口的基帶速率進行連續的讀寫數據。桌球結構 存儲單元用於完成無線側數據格式的轉換，同時也完成可能的速率轉換。在 其他實施例中，如果無需格式轉換，則也可不採用兵乓結構，接口處理元件 存儲單元中的數據直接發送至空口 。
所述接口處理元件與空口之間，下行方向時，接口處理元件從用於存儲 下行數據的各存儲器中讀取數據，將存儲器中的載波數據存儲至對應的桌球 結構存儲單元中，再從空口發送，從存儲器中讀取數據的時間為在系統要求 的下行提前量的基礎上至少提前接口處理元件中下行電路處理(包括桌球結 構存儲電路)的延時時間；上行方向時，當接口處理元件接收到空口側基帶 數據後，按照每個載波不同的到達時刻，收集各個載波的數據，先將數據存 儲至每個載波對應的桌球結構存儲單元中，再將所述數據存至與所述桌球結 構存儲單元對應的各存儲器中。
本發明還可有其他多種實施例，在不背離本發明精神及其實質的情況 些相應的改變和變形都應屬於本發明所附的權利要求的保護範圍。
權利要求
1、一種TD-SCDMA系統中多載波接口的實現方法，其特徵在於，在基帶單元中，接口處理元件根據系統的空口幀脈衝定時產生中斷信號，數位訊號處理器即DSP接收到中斷信號後，在中斷間隔內，根據所述接口處理元件的存儲器狀態信息，在下行方向按照預先確定的順序將多個載波的下行數據分別發送到接口處理元件，所述接口處理元件將接收到的數據分別存儲在各載波下行數據對應的存儲器中；在上行方向按照預先確定的順序從接口處理元件的各存儲器讀取多個載波的上行數據。
2、 如權利要求l所述的方法，其特徵在於，下行方向時，所述接口處理元件從用於存儲下行數據的各存儲器中讀取 數據，從空口發送，所述讀取數據的時間是在系統要求的下行提前量基礎上 再至少提前所述接口處理元件中下行電路處理的延時時間。
3、 如權利要求2所述的方法，其特徵在於，上行方向時，所述接口處理元件接收到空口側基帶數據後，按照每個載 波不同的到達時刻，收集各個載波的數據，先將其存儲至每個載波對應的乒 乓結構存儲單元中，再將所述數據存至與所述兵乓結構存儲單元對應的各存 儲器中；下行方向時，所述接口處理元件先將各存儲器中的下行數據存儲至與各 存儲器對應的桌球結構存儲單元中，再從空口發送。
4、 如權利要求l所述的方法，其特徵在於，所述接口處理元件中每個存儲器的容量根據接口處理元件中存儲空間 的總容量以及所述DSP和接口處理元件配合處理的載波數量而確定。
5、 如權利要求l所述的方法，其特徵在於，所述接口處理元件設置各存儲器的狀態信息，對於存儲某載波下行數據 的存儲器，當該存儲器滿時，設置狀態為不可寫；對於存儲某載波上行數據 的存儲器，當該存儲器空時，設置狀態為不可讀。
6、 一種實施權利要求1的方法的基帶單元，包含通過一個接口相連的數位訊號處理器DSP和接口處理元件，其特徵在於，所述接口處理元件中設置了多個存儲器用於與所述DSP交互，每個存 儲器用於存儲對應的一個載波的上行或下行數據，所述接口處理元件用於根 據系統的空口幀脈沖定時產生中斷信號；還用於在下行方向上，將從DSP 接收到的數據分別存儲在各載波下行數據對應的存儲器中；所述DSP,用於接收到中斷信號後，在中斷間隔內，根據所述接口處理 元件的存儲器狀態信息，在下行方向按照預先確定的順序將多個載波的下行 數據分別發送到接口處理元件；在上行方向按照預先確定的順序從接口處理 元件的各存儲器讀取多個載波的上行數據。
7、 如權利要求6所述的基帶單元，其特徵在於，所述接口處理元件，用於在下行方向時，從用於存儲下行數據的各存儲 器中讀取數據，從空口發送，所述讀取數據的時間是在系統要求的下行提前 量基礎上再至少^是前所述4妄口處理元件中下行電路處理的延時時間。
8、 如權利要求7所述的基帶單元，其特徵在於，所述接口處理元件，用於在上行方向時，接收到空口側基帶數據後，按 照每個載波不同的到達時刻，收集各個載波的數據，先將其存儲至每個載波 對應的桌球結構存儲單元中，再將所述數據存至與所述兵乓結構存儲單元對 應的各存儲器中；在下行方向時，先將各存儲器中的下行數據存儲至與各存 儲器對應的桌球結構存儲單元中，再從空口發送。
9、 如權利要求6所述的基帶單元，其特徵在於，所述接口處理元件中每個存儲器的容量根據接口處理元件中存儲空間 的總容量以及所述DSP和接口處理元件配合處理的載波數量而確定。
10、 如權利要求6所述的基帶單元，其特徵在於，所述接口處理元件，用於設置各存儲器的狀態信息，對於存儲某載波下 行數據的存儲器，當該存儲器滿時，設置狀態為不可寫；對於存儲某載波上 行數據的存儲器，當該存儲器空時，設置狀態為不可讀。
全文摘要
本發明公開了一種TDSCDMA中實現多載波接口的基帶單元及實現方法，在一個DSP處理多載波並通過一個標準接口與接口處理元件交互下行和上行多載波基帶數據時，克服在一個接口數據收發多個載波數據的衝突，保證數據傳送的實時性。所述方法包括接口處理元件根據系統的空口幀脈衝定時產生中斷信號，數位訊號處理器即DSP接收到中斷信號後，在中斷間隔內，根據所述接口處理元件的存儲器狀態信息，在下行方向按照預先確定的順序將多個載波的下行數據分別發送到接口處理元件，所述接口處理元件將接收到的數據分別存儲在各載波下行數據對應的存儲器中；在上行方向按照預先確定的順序從接口處理元件的各存儲器讀取多個載波的上行數據。
文檔編號H04L25/05GK101383642SQ20071014589
公開日2009年3月11日 申請日期2007年9月4日 優先權日2007年9月4日
發明者和宏海, 浩 程 申請人:中興通訊股份有限公司