具有旁路模式的電壓調節器的製作方法

2023-05-19 13:47:26 1

專利名稱：具有旁路模式的電壓調節器的製作方法
技術領域：
本發明涉及多電壓源應用中的電壓調節，且明確地說，涉及針對例如存儲器系統的 外圍裝置的電壓調節。
背景技術：
集成電路(IC)技術的進步常常涉及減小用於製造電路的裝置的尺寸和操作電壓。 較低功率的裝置通常由於電路尺寸和功率消耗減小而轉化為較低成本。當前，具有在三
伏範圍和更低電壓下進行操作的電晶體的低電壓集成電路是高度所需的。三伏ic由於
其較高的速度和較髙的集成密度而正逐漸取代標準五伏IC。此外，與傳統的五伏IC相 比，三伏IC消耗較少功率。在電池供電的裝置(例如，可攜式電話和膝上型計算機)
中，低電壓集成電路允許所述裝置比需要較高電壓進行操作的裝置成比例地操作更長時間。
處理技術的改進己導致較小的電晶體裝置尺寸。這又導致了在連續的每一代電晶體
技術中具有較低電源要求。舉例來說，0.25微米工藝裝置以約2.5伏的電壓進行操作， 0.18微米工藝使用1.8 v (+/-10%)電源，0.15微米工藝將使用1.5 (+/-10%)伏電源， 0.13微米技術使用1.2 v (+/-0%)電源，等等。
較新近的半導體工藝的較低功率要求並不總是與傳統的主機裝置兼容。舉例來說， 較老的主機可分別向僅需要3伏或1.8伏的存儲器系統供應5伏或3伏。因此，必須將 計算機外圍裝置設計成適應來自3.3伏主機電源以及較老、較高電壓源的連接。因此， 用較新技術構造的裝置實現使用所述裝置的主機裝置將供應供傳統產品使用的較高電 壓的可能性。因而，使用功率電平檢測和電壓調節技術來向存儲器裝置提供正確的電壓。
必須進行此種調整的一種此類外圍裝置是非易失性存儲器，其可以用在蜂窩式電 話、數位相機、個人數字助理、移動計算裝置、非移動計算裝置、音頻和視頻播放器以 及其它器具中。電可擦除可編程只讀存儲器(EEPROM)和快閃記憶體是最普遍的非易 失性半導體存儲器類型。
非易失性存儲器可以許多方式耦合到主機裝置。外圍適配器包含直接耦合到計算機 系統總線和電源的集成適配器，和適於連接到許多工業標準外部系統連接中的任一種 (例如通用串行總線或IEEE 1394標準)的外圍元件。用於將非易失性存儲器耦合到此
類裝置的常用接口是用串行總線接口。許多當前USB裝置經設計為以3伏進行操作， 但可接收來自傳統裝置的在3伏或5伏範圍內的電源。
一般來說，為了將用較新工藝技術製造的外圍元件耦合到提供較高電源電壓的傳統 主機，使用降階式電壓調節器。在調節器與外圍元件集成時，將需要使用與用於製造外 圍元件中裝置的工藝技術相同的工藝技術來製造調節器。然而， 一般來說，這是不可能 的，因為對調節器的輸入負載可能會損壞較低電壓裝置。
共同待決的第10/633,110號申請案揭示一種電壓調節器，其用3伏裝置將5伏電源 調節為3伏輸出。所述裝置受裝置內的保護電路保護，從而允許裝置以大於裝置操作電 平的輸入電壓進行操作而不會損壞裝置。
本發明提供電壓調節器的一種替代實施方案，其中在電壓調節器中使用操作範圍低 於可能輸入電壓的裝置。

發明內容
從以下描述將更清楚地了解本發明的這些和其它目的和優點，其中結合附圖陳述本 發明的優選實施例。
在一個實施例中，本發明是一種降階式電壓調節器，其包括經設計以在比電源電壓 低的最大額定電壓下進行操作的裝置。所述調節器包含耦合到所述電源電壓和輸出的輸 出調節裝置。提供輸出裝置保護電路，其響應於所述電源電壓和所述輸出以確保不超過 所述輸出調節裝置的最大額定電壓。另外，可提供具有旁路輸出裝置且耦合到所述電源 電壓的旁路電路。所述旁路電路包含當所述電源處於所述最大額定電壓時啟用的保護電 路。在一個實施例中，所述輸出調節裝置包括p溝道電晶體，且可具有在2.7到3.6伏 範圍內的操作最大額定電壓，且所述電源電壓在4.4到5.25伏的範圍內。
在另一實施例中，本發明是一種供應比電源電壓低的輸出電壓的電壓調節器。所述 調節器包含第一輸出裝置和第二輸出裝置，其每一者經設計為以比所述電源電壓低的最 大額定電壓進行操作。提供耦合到所述第一輸出裝置和所述第二輸出裝置的保護電路， 以相對於所述輸出裝置上的漏極負載和源極電壓調節所述第一和第二輸出裝置的柵極 電壓，以便不超過所述最大額定電壓。另外，提供電壓檢測器，其耦合到所述電源電壓 和至少所述第二輸出裝置，在所述電源電壓處於比所述第一和第二輸出裝置的最大操作 電壓低的電壓時啟用所述第二輸出裝置。在又一實施例中，第二輸出裝置是具有比所述 第一輸出裝置低的輸出電阻的p溝道電晶體，且可在尺寸上比所述第一輸出裝置大若干 倍。
在又一實施例中，本發明是一種存儲器系統，其包含去往主機裝置的控制路徑和數 據路徑，並接收來自所述主機裝置的電源電壓。所述子系統包含電壓調節器，其包含 耦合到所述電源電壓的電壓輸入；輸出裝置，其具有小於最大可能電源電壓的最大裝置 操作電壓，且耦合到調節器輸出；旁路裝置，其具有小於最大可能電源電壓的最大裝置 操作電壓，且耦合到調節器輸出；保護電路，其耦合到所述電壓輸入、所述旁路裝置和 所述輸出裝置，所述保護電路包括多個以比所述主機在輸入處提供的電壓低的最大額定 電壓進行操作的輸出控制裝置；以及電壓檢測器，其耦合到所述電源電壓，且輸出指示 所述電源電壓的電平的信號。
在再一實施例中，本發明是一種存儲器系統，其具有控制器、存儲器陣列和電壓調 節器。所述電壓調節器可包含多個以比電源電壓低的最大額定電壓進行操作的裝置，且 具有耦合到所述電源電壓和輸出的輸出調節裝置。所述系統包含輸出裝置保護電路，其 響應於所述電源電壓和所述輸出以確保不超過所述輸出調節裝置的最大額定電壓。所述 系統還可包含旁路電路，其具有旁路輸出裝置且耦合到所述電源電壓，所述旁路電路包 含在所述電源處於所述最大額定電壓時啟用的保護電路。


將相對於本發明的特定實施例來描述本發明。參看說明書和附圖將容易了解本發明 的其它目的、特徵和優點，其中
圖l描繪通用計算機系統，其可構成用於併入有本發明技術的外圍裝置的主機。 圖2是根據本發明而形成的電壓調節器的方框圖。 圖3是根據本發明而形成的電壓調節器的示意圖。
圖4是當調節器接收3伏輸入電源時施加於圖3電路的各個節點的電壓相對於時間 的模擬。
圖5是當調節器接收5伏輸入電源時施加於圖3電路的各個節點的電壓相對於時間 的模擬。
具體實施例方式
本發明提供一種用於在主機電源超過裝置操作所必要時操作耦合到主機的裝置的 經調節電壓，和一種旁路模式，其允許電源在電源電壓足以為裝置供電時直接傳遞到裝 置。本發明由電晶體或其它裝置建構，所述電晶體或其它裝置經設計為以比主機的可能 最大電源電壓低的最大額定電壓進行操作。本發明確保可能高於必要的主機電源電壓不 會損壞外圍元件或電壓調節器。 在一個實施例中，本發明適合與非易失性存儲器系統一起使用。然而，本發明具有 無數的用途，而並不限於存儲器系統。所述系統可與任意多種類型的主機裝置一起使用， 例如蜂窩式電話、數位相機、個人數字助理、移動計算裝置、非移動計算裝置和其它裝 置。 一種典型的主機裝置是計算機系統。應認識到，圖1所示的系統是示範性的，且任 何數目的裝置可充當外圍元件的主機，包含數位相機、音樂播放器、計算機等。
圖1大體上說明可充當主機且可併入有本發明各個方面的示範性通用計算機系統。 典型的計算機系統結構包含連接到系統總線170的微處理器110,以及隨機存取主系統 存儲器120，和至少一個或一個以上輸入輸出裝置130，例如鍵盤、監視器、調製解調 器等。 一般來說， 一個或一個以上非易失性存儲系統也耦合到系統總線170。通常，此 類存儲器是磁碟驅動器，且將其上存儲的數據檢索到系統易失性存儲器120中以用於當 前處理，且可容易地進行補充、改變或改動。
外圍裝置200也耦合到計算機。外圍裝置可經耦合以接收來自系統總線170的數據 信號和來自計算機電源(未圖示)的電源電壓。外圍元件包含電壓調節器140，其將經 調節的電力提供到外圍裝置200的功能組件160，例如存儲器卡。在一個實例中，當外
圍元件是存儲裝置存儲系統時，系統可由連接到計算機系統總線的存儲器控制器和可包 含EEPROM集成電路晶片的存儲器陣列構成。當外圍元件是存儲器系統時，控制器優 選地主要形成在單個集成電路晶片上，且存儲器陣列可包含許多EEPROM集成電路芯 片。可以pc卡、緊湊型快閃卡、安全數字卡、智能媒體卡、記憶棒、USB快閃驅動器 的形式或其它實體形式來提供存儲器系統。數據和指令經由數據線從計算機傳送到外圍 裝置。
圖2展示根據本發明的電壓調節器140。調節器140包含箝位電路220和調節器電 路240a及240b。還展示電壓檢測器125。調節器140接收由主機裝置或其它電壓源提 供的輸入電壓Vin—53和Vss—53。大體上，Vin_53將在約2.9伏到3.5伏的3伏範圍內， 或在約4.4伏到5.25伏的5伏範圍內，而Vss一53將接地。圖2還展示帶隙緩衝電壓Vbgbuf 和偏電流(isrc)。 Vbgbuf和isrc可由外圍裝置產生。Vgbuf將具有在1.3與1.5伏之間 的範圍，而lsrc提供約2.5微安。
電壓檢測器125提供電平檢測器輸出LV—53，其指示Vin一53的電壓電平是高於還
是低於閾值。如果Vin—53在"5伏範圍"內，例如4.4到5.25伏，那麼LV—53的輸出
為邏輯電平"低"信號(大約4.4伏到5.25伏)。如果Vin一53在"3伏範圍"內(例如
2.9到3.3伏)，那麼LV—53的輸出將為在2.9到3.5伏範圍內的邏輯電平"高"輸出。
檢測器125的輸出由緩衝器127進行門控。緩衝器127由調節器的輸出Vout_53啟用。
這確保Vin一53的傾斜的保護，因為調節器電路一直處於"接通"(提供經調節的輸出電 壓)，使得在輸入電壓Vin_53傳播通過電路之前不會發生調節器電路旁路。
箝位電路220使用Vin—53和LV—53來產生控制信號(Vprot、 Vprotl、 Vprot3)，所 述控制信號允許調節器電路提供經調節的輸出Vout_53。依據由LV—53反映的輸入電壓 Vin_53來控制調節器240a和240b。
在第10/633,110號申請案中，使用單個受保護輸出級。根據本發明，提供兩個調節 器級240a、 240b，以便在旁路模式中實施低輸出電阻。在調節模式中，級240a操作以 將Vin_53處的5伏範圍輸入降低到3伏輸出；在旁路模式中，通過級240a和240b同 時將3伏範圍輸入傳遞到調節器輸出。
一般來說，如果Vin—53在5伏範圍內，那麼調節器240a接通且調節器240b斷開。 當Vin一53在3伏範圍內時，調節器140處於旁路模式中——也就是說，Vin_53傳遞通 過電路240a和240b兩者中的輸出裝置而到達Vout—53。信號Vprot、 Vprotl、 Vprot3用 於保護包括調節器240a和240b的個別裝置，且因此允許使用3伏裝置來構造調節器。 下文相對於圖3來描述調節器240a、 240b和箝位電路220的額外細節。
圖3是箝位電路和電壓調節器電路的示意圖。在一個實施例中，圖3所示電路中的 所有電晶體為"3伏"裝置。也就是說，所述電晶體中的每一者均具有3.6伏的最大額 定操作電壓。根據前述描述，為了降低最大額定電壓，電晶體設計者已改變溝道長度並 減小氧化物厚度。如果允許處於4.4與5.3伏之間的電平的Vin_53的電源電壓直接影響 裝置的柵極，那麼將導致對裝置的損壞。因此，本發明的電路利用一種用於電路中每一 元件的保護方案以及圖3所示的輸出裝置P2a和P2b，以確保調節器中所使用的3伏裝 置不會被較高輸入電壓損壞。如所屬領域的技術人員容易認識到，此保護方案可超過5 伏逐步降壓到3伏的實施例而擴展到其它應用。
參看圖3，將主機輸入電壓Vin_53和Vss—53提供到箝位電路220。還從主機處提 供信號LV—53，其指示箝位電路220是否包含提供以下四個輸出的電阻分壓器和電容分 壓器Vclamp，其是在3.3伏範圍內的未經調節的模擬輸出電壓；以及Vprot、 Vprotl 和Vprot2，其是由調節器電路用來為其中有源裝置提供保護的三個"保護"控制電壓。 允許Vclamp穿過調節器到達外圍裝置以用於未經調節的模擬功率需要。類似地，Vin—53 穿過箝位電路220到達調節器240a和240b。
箝位電路220包含由電阻器R1到R4組成的電阻分壓器和由p溝道MOSFET P6、
P8和P9組成的電容分壓器。電容分壓器允許將四個輸出Vprot、 Vprotl 、Vprot2和Vdatnp
同時提供到調節器電路240。在一個實施例中，電阻器R1的值為125 k歐姆，電阻器
10
R2的值為50 k歐姆，電阻器R3的值為60 k歐姆，且電阻器R4的值為290 k歐姆。P 溝道MOSFET P8具有共同耦合的基極、源極和漏極，裝置P9也是如此，其中裝置P8 的柵極耦合到裝置P9的基極，且P9的柵極耦合到裝置P6的柵極和電阻器R3與R4之 間的分接頭。P6的基極、源極和漏極耦合到Vss_53和輸出電晶體N10的基極。裝置 N10的漏極耦合到Vin_53，且其柵極耦合到電阻器R1與R2之間的分接頭。
在一個實施例中，箝位電路以IO微安的電流進行操作，且輸出Vprot、 Vprotl和 Vprot2由電阻分壓器的輸出提供，正如所屬領域的技術人員應熟知的。Vprotl和Vprot2 耦合到p溝道裝置P3。 Vprot由電阻器R3與R4之間的分接頭提供。Vdamp是通過使 用電阻器Rl與R2之間的分接頭啟用N10上的電壓而提供的受控電壓。
由於從Vin一53提供的電力可快速傾斜，因而耦合電容分壓器的MOSFETP6、 P8和 P9做出響應以保護電晶體N10上的柵極壓力，並確保同時傳遞Vprot、 Vprotl、 Vprot2 和Vin一53。
注意，箝位電路220由耦合到裝置P13的柵極的LV_53控制。如果LV一53為高(指 示Vin—53在3伏範圍內)，那麼其輸出將為約3伏，足以有效地關斷P13。 Vprot2將被 拉到Vin—53，且Vprotl和Vprot2將被拉到接地。這些輸出又影響調節器240a和240b 的元件，如下文所述。如果LA^53為低(指示Vin—53在5伏範圍內)，那麼其將接地。 裝置P13將源極引導至漏極，且有效地短路Vprotl與Vprot2之間的連接。
在5伏範圍中，Vin_53在約4.4到5.5伏的範圍內。N10處的柵極電壓在約3.3到4 伏的範圍內，其中漏極電壓在4.4到5.5伏。當Vin_53為4.4伏時，輸出Vclamp將為約 2.86伏，Vprotl/Vprot2將為約2.65伏，且Vprot將為2.43伏。當Vin—53為5.2伏時， Vclamp將為3.43伏，Vprotl/Vprot2將為3.45伏，且Vprot將為2.9伏。如上所述，當 Vin—53在3伏範圍內時，Vprot和Vprotl將接地，Vprot2將為約3伏，且Vclamp將為 約2.5伏。
調節器級240a由差分對260和輸出保護電路275組成。輸出保護電路耦合到輸出 調節裝置P2a。根據本發明，保護電路275控制節點gateP處的電壓以確保不超過晶體 管P2a的最大額定電壓。由於差分對電路260和保護電路275中的所有裝置均為3伏裝 置，因而必須同樣保護所有此類裝置防止所述裝置上的過量電壓。
裝置P2a為p溝道MOSFET，其基極和源極耦合到Vin—53，且漏極提供調節器的輸
出Vout—53。其同樣具有約3.6伏的最大額定電壓，且因為其是輸出裝置，所以是確保
調節器可靠性的關鍵。差分對電路260包含n溝道MOSFETN4和N5、 n溝道MOSFET
N0、 Nl和p溝道MOSFETp0和pl。電晶體N4的漏極提供控制節點gateP處輸出裝置
P2的電壓。裝置N1、 NO、 N4和N5具有共同耦合的基極，其中電晶體N4和N5的柵 極耦合到Vprot。電晶體P0和Pl的基極和源極耦合到Vin_53，其柵極耦合在一起。因 為電晶體P0和Pl用共同耦合的柵極耦合成二極體配置，所以其源極到柵極電壓是自行 保護的。輸出Vprot通常將在2.4到2.9伏的範圍內。P0受P1的保護，因為它們共享同 一柵極。
電晶體N4和N5每一者具有耦合到Vprot的柵極，從而確保電晶體N4和N5中柵 極-源極和柵極漏極界面上的電壓處於Vin一53與Vss—53之間的相對中點處。每一者均具 有耦合到Vss一53的基極、耦合到電流產生器N2的源極和耦合到N4和N5的源極的漏 極的電晶體N0和Nl受電晶體N4和N5的保護。電晶體N2和N3提供用於差分對電路 260的偏電流。
如上所述，電晶體P2a是調節器240a的輸出電晶體。因此，P2a的源極連接到Vin一53 且其漏極提供輸出Vout。其漏極輸出也經連接以經由電阻器分壓器提供輸出反饋，所述 電阻器分壓器由標稱值為190 k歐姆和140 k歐姆的電阻器R6和R5組成。裝置N9具 有連接到電阻器R5的漏極和耦合到接地的源極，其柵極由Vprotl控制。
保護電路275由N溝道電晶體N18a和N6a以及P溝道電晶體P7組成。大體上， 保護電路275確保在輸入電壓Vin一53發生傾斜時，不能將節點gateP拉得太高或太低而 損壞P2a。為了實現此目的，保護電路確保輸出電晶體P2a的柵極上的電壓可永遠不會 低於Vin—53減去3.6伏(圖2所示電路中裝置的電壓)。在最糟的情形(未在Vout_53 處提供任何負載)下，電晶體P2a的柵極(gateP)與輸出電壓之間的電壓將永遠不會大 於3.6伏。
電晶體N6a保護P2a防止其柵極-源極界面上的過量電壓。裝置N18a和P7保護P2a 防止其柵極-漏極界面上的過量電壓。N18a具有由Vprot2控制的柵極和耦合到P7的源 極的源極。P7具有由來自Vout的反饋控制的柵極。N6a具有由Vprot控制的柵極。
還展示了旁路啟用電晶體P4,其在旁路模式中有效禁用通過差分對260的電壓路徑。
調節器240b還包含輸出裝置P2b。類似於裝置P2a，裝置P2b為p溝道MOSFET，
其基極和源極耦合到Vin一53，且漏極提供調節器的輸出Vout—53 (連同P2a)。裝置P2b
經設計以在旁路模式中進行操作時提供低於P2a的輸出電阻。因此，P2b在尺寸上大於
P2a。尺寸差異是基於針對調節器和將利用調節器的產品的給定設計規範的，且尺寸上
的差異取決於此類規範。所屬領域的技術人員將認識到，所述兩個裝置之間的尺寸差異
可廣泛變化。在示範性實施例中，P2b比P2a大若干倍，且在一種情況下在尺寸上比P2a
大三倍或三倍以上。
調節器240b也包含用於P2b的保護電路，包括裝置P3、 N18b和N6b。裝置N8b 和P7b鎖存LV—53信號，如下文所述。裝置N18b和P3將其柵極耦合到Vprot2，而N6b 由Vprotl控制。P3的漏極耦合到Vin—53，且源極耦合到P2b的柵極。裝置N8b和P7b 包括用於LV一53信號的鎖存器。
通過確保其柵極到漏極和柵極到源極電壓將永遠不會超過3伏閾值電壓來保護裝置 P2b。當Vin一53在5伏範圍內時，Vprot2將具有約2.2到3.3伏的輸出(從電阻器分壓 器的中點分接)。因為Vprot2將一直處在約2.2到3.3伏的範圍內，所以P3b的柵極將 處於在其源極處可見的5伏最大電壓與在其漏極處可見的接地之間，從而確保柵極到源 極和柵極到漏極電壓永遠不會超過裝置的操作電壓。
將參看圖3、 4和5來論述調節器140在3伏和5伏操作輸入電壓下的操作。圖4 和圖5分別展示在3伏和5伏範圍操作中LV一53、 Vin一53、 Vprot、 Vprotl、 Vprot2與輸 出Vout一53以及調節器電路140的gateP和gateP2處的電壓之間的關係。
圖4通過顯示Vin—53、 Vout—53、 Vclamp、 gateP、 Vprot、 Vprot2、 gateP2和LV—53 相對於時間T0、 Tl和T2的相對電壓電平來展示調節器在3伏範圍內的操作。在時間 T0處，輸入電壓Vin—53開始傾斜上升。最初，LV—53為低，指示尚未對3伏信號進行 檢測。在T0處，Vin—53、 Vout—53、 Vclamp、 Vprot、 Vprotl和Vprot2成比例地傾斜。 在Vin_53上升時且在時間TO之後不久，控制調節器240b本質上是接通還是斷開的 gateP2的電平將跳到等於Vin—53的電壓，從而使P2b斷開。參看圖3， Vin—53傾斜到3 伏且Vout—53同樣傾斜到3伏，在P7b、 N18b與P3之間發生衝突。因為Vout_53傾斜 到僅3伏，且比Vin—53和Vprotl及Vprot2 (控制N6b及N18b)傾斜得更慢，所以由 Vprot2控制的P3將把gateP2拉高。
當Vin一53在時間T0與Tl之間傾斜時，只有調節器240a將被接通。當接收到LV—53 信號且Vin一53提供3伏範圍輸入電壓時，調節器電路允許Vin—53經由具有低電阻的P2a 和P2b兩者而傳遞到Vout一53。在時間Tl處，Vin—53將達到其峰值，且Vout—53將緩慢 地繼續上升，直到時間T2為止。Vin一53傾斜到3伏，箝位電壓Vdamp將大致跟隨輸 入電壓Vin—53，直到LV-53電壓變高為止。
在時間T1處，LV—53變高，指示輸入電壓在3伏範圍內，這導致Vclamp、 gateP、
Vprot2、 Vprotl、 Vprot和gateP2中的反應。在箝位電路220中，P13將關斷，從而將
Vprotl和Vprot驅動為接地。Vprot2將保持為高且鎖定在其峰值電壓。gateP和gateP2
也將降至接地，從而接通輸出電晶體P2a和P2b。gateP將由N10和N18a下拉。Vprot2啟用N18a和N10以進行傳導，使得N10和 N18a通過N10將gateP拉至接地。這又接通P2a，所述P2a將Vin_53傳遞到調節器輸 出。
在時間TO處，調節器240b斷開，因為gateP2處的節點為高，從而關斷P2b。然而， 在Tl處，當LV—53變高，Vprotl將關斷N6b，且Vprot2將啟用N18b並關斷P3。 LV—53 啟用N8b且gateP2被拉至接地，從而啟用P2b。接地的Vprotl將關斷N6b,且處於3 伏的Vprot2將啟用N18b並關斷P3。因此，節點gateP2經由N18b和N8b到接地而被 拉至接地，且P2b將3伏Vin一53輸入傳遞到Vout一53。這由圖4中的箭頭402以圖示說 明。
圖3和圖5說明調節模式。最初，兩個調節器均接通，因為Vin—53在同一時間幀 中傾斜到5伏。在調節器240b中，在P7b、 N18b與P3之間的對抗中，裝置P13接通， 從而短路Vprotl與Vprot2之間的連接，gateP2將保持為較低，(圖5中其較長上升時間 和較低量值可證明)，因此P2b導通。因為Vprotl和Vprot2也較快地傾斜，所以其允許 N6b和N18b導通，並限制P3將gateP2處的電壓快速地拉高。在時間Tl處，因為未提 供任何LV—53信號，所以輸出電壓Vout_53關斷P7b,從而防止N18b和N6b將gateP2 拉至低於2.1伏的電壓電平。假定存在P2b裝置的所述構造，裝置將在低於約2.1到2.7 伏範圍的電平處導通。
在Vout—53上升時，其將關斷P2b的通過P7b到接地的路徑，且gateP2處的電壓將 被拉高(高達5伏範圍)，從而關斷P2b和調節器240b。調節器240a因此提供輸出裝置 P2a上5伏電壓的逐步降壓。裝置P2a經尺寸設計以使得在5伏模式中裝置上的電壓降 提供在3伏範圍內的穩定輸出電壓。
如上所述，在調節器中使用3伏裝置。在調節模式中，保護電路275控制gateP處 的傾斜，且因此保護電晶體P2a的柵極到漏極和柵極到源極電壓。在輸入電壓Vin—53 和保護電壓Vprot及Vprot2非常快速地傾斜上升的情況下，gateP處的節點也將快速上 升，因為電晶體N6a和N18a以及p溝道電晶體P7a將接通。在Vout—53達到P7的最大 額定閾值時，P7a將關斷。
gateP必須保持低於P2a的最大額定電壓，直到達到Vout一53處3伏的經調節輸出為 止。在gateP傾斜到1.6 v時，其上升時間將受N8a和P7a的路徑阻礙。因為此路徑被 接通，所以其將抑制gateP。因此，在Vout上不存在任何負載的情況期間，N18a和P7a 的存在確保gateP處的負載在輸出電壓達到其期望電平之前不會被拉至高電壓軌道。一
旦輸出達到3.3伏，P7a就關斷且允許gateP繼續上升。由於gateP處於約4.9伏，柵極
與漏極之間的電壓將仍為僅1.3伏。
在輸出電壓較緩慢地上升的情況下，將再次允許gateP與負軌道之間的傳導路徑繼 續，直到達到電晶體P7a的最大額定電壓為止。此情形的可能問題在於，gateP不能保 持為過低而沒有損壞柵極-源極界面的風險。N6允許在終止P7的傳導路徑之後將gateP 處的電壓保持為1.7伏。然而，電晶體P2的源極與gateP之間的電壓將永遠不會超過3.6伏。
在電路240b中，N8b從Vprotl及Vprot2以後跟隨Vin—53，並提供Vin—53與接地 之間的輸出，以確保P3、 N6b和N18b的柵極到漏極電壓將不會超過這些裝置的操作範 圍。如上所述，gateP2從不會經歷完全的5伏搖擺。儘管需要真實的5伏信號來關斷P2b， 但只要gateP2變為低於2.1到2.7伏，那麼就可接通P2b。因此，在gateP2處產生"動 態的"5伏信號一一需要真實的5伏信號來完全關斷所述裝置，但小於2.1伏的信號將 關斷所述裝置。 一旦Vout_53變高，那麼其關斷P7b，從而允許P3將gateP2拉高。由 於gateP2b永遠不會變為接地，因此這保護了輸出電晶體P2b。
因此，本發明電路的所有元件受到保護以防止在穿通階段或在對裝置的柵極到漏極 或柵極到源極耦合施加壓力的配置中具有超過其最大額定電壓的電壓。以此方式，將不 會損壞裝置。
本發明提供的優點在於，用以製造為與主機計算機系統一起使用而製造的外圍裝置 中的半導體裝置的技術可用於構造電壓調節器。先前，如果將利用需要從例如5伏到3 伏的逐步降壓的電壓調節器，那麼電壓調節器將使用5伏最大額定電壓裝置，其需要單 獨的掩蔽和處理步驟來製造用於製造外圍裝置的5伏裝置連同3伏裝置。在本發明的上 下文中，可利用相同的技術。本發明相對於在非易失性存儲器中的使用具有特定適用性， 其中在作為存儲器裝置的同一半導體襯底上提供調節器電壓。然而，調節器並不受如此 限制。所述調節器相對於任何技術或在需要由容差低於輸入電壓往往會允許的容差的裝 置製造的降階式電壓調節器中具有廣泛的適用性。
已出於說明和描述目的展現了本發明的以上詳細描述。不希望其為詳盡的或將本發 明限於所揭示的精確形式。根據以上教示，能夠作出許多修改和變化。選擇所描述的實 施例是為了最好地解釋本發明的原理及其實際應用，藉此使得所屬領域的技術人員能夠 在各種實施例中並以適合於所預期的特定使用的各種修改來最好地利用本發明。希望本 發明的範圍由所附權利要求書界定。
權利要求
1.一種降階式電壓調節器，其包括經設計以在比電源電壓低的最大裝置電壓下進行操作的裝置，所述調節器包括輸出調節裝置，其耦合到所述電源電壓和輸出；輸出裝置保護電路，其響應於所述電源電壓和所述輸出以確保不超過所述輸出調節裝置的最大裝置電壓；以及旁路電路，其具有旁路輸出裝置且耦合到所述電源電壓，所述旁路電路包含在所述電源處於所述最大裝置電壓時啟用的保護電路。
2. 根據權利要求1所述的調節器，其中所述輸出調節裝置包括p溝道電晶體。
3. 根據權利要求2所述的調節器，其中所述p溝道電晶體具有在2.7到3.6伏範圍內 的操作最大額定電壓，且所述電源電壓在4.4到5.25伏的範圍內。
4. 根據權利要求2所述的調節器，其中所述輸出裝置保護電路包含柵極-源極保護組 件。
5. 根據權利要求2所述的調節器，其中所述輸出裝置保護電路包含柵極-漏極保護組 件。
6. 根據權利要求2所述的調節器，其中所述旁路輸出裝置是具有比所述輸出調節裝置 低的輸出電阻的p溝道電晶體。
7. 根據權利要求6所述的調節器，其中所述旁路輸出裝置在尺寸上比所述輸出調節裝置大若干倍。
8. 根據權利要求1所述的調節器，其進一步包含電壓檢測器，所述電壓檢測器輸出指 示所述電源電壓是否處於所述最大裝置電壓或更大電壓的信號。
9. 根據權利要求2所述的調節器，其中所述輸出裝置保護電路和所述旁路電路耦合到 所述信號。
10. 根據權利要求9所述的調節器，其中基於所述信號啟用或禁用所述旁路電路。
11. 根據權利要求9所述的調節器，其中所述輸出保護電路和所述保護電路由所述信號 啟用。
12. —種電壓調節器，其供應比電源電壓低的輸出電壓，所述電壓調節器包括第一輸出裝置和第二輸出裝置，其每一者經設計為以比所述電源電壓低的最大額 定電壓進行操作；保護電路，其耦合到所述第一輸出裝置和所述第二輸出裝置，且相對於所述輸出 裝置上的漏極負載和源極電壓來調節所述第一和第二輸出裝置的柵極電壓，以便不 超過所述最大額定電壓；電壓檢測器，其耦合到所述電源電壓和至少所述第二輸出裝置，當所述電源電壓 處於比所述第一和第二輸出裝置的最大操作電壓低的電壓時啟用所述第二輸出裝置。
13. 根據權利要求12所述的調節器，其中所述輸出裝置包括p溝道電晶體。
14. 根據權利要求13所述的調節器，其中所述p溝道電晶體具有在2.7到3.6伏範圍內 的操作最大額定電壓，且所述電源電壓在4.4到5.25伏的範圍內。
15. 根據權利要求12所述的調節器，其中所述第二輸出裝置是具有比所述第一輸出裝 置低的輸出電阻的p溝道電晶體。
16. 根據權利要求15所述的調節器，其中所述第二輸出裝置在尺寸上比所述第一輸出 裝置大近似三倍。
17. 根據權利要求12所述的調節器，其中所述電壓檢測器輸出指示所述電源電壓是否 處於所述最大操作電壓或更大電壓的信號。
18. 根據權利要求12所述的調節器，其中所述保護電路耦合到所述信號。
19. 一種存儲器系統，其包含去往主機裝置的控制路徑和數據路徑，並接收來自所述主 機裝置的電源電壓，所述存儲器系統包括-電壓調節器，其包含電壓輸入，其耦合到所述電源電壓；輸出裝置，其具有比最大可能電源電壓小的最大裝置操作電壓，且耦合到調節 器輸出；旁路裝置，其具有比最大可能電源電壓小的最大裝置操作電壓，且耦合到調節 器輸出；保護電路，其耦合到所述電壓輸入、所述旁路裝置和所述輸出裝置，所述保護 電路包括多個以比所述主機在所述輸入處提供的電壓小的最大額定電壓迸行操 作的輸出控制裝置；以及電壓檢測器，其耦合到所述電源電壓，且輸出指示所述電源電壓的電平的信號。
20. 根據權利要求19所述的存儲器系統，其中所述輸出裝置和所述旁路裝置包括p溝 道電晶體。
21. 根據權利要求20所述的存儲器系統，其中所述p溝道電晶體具有在2.7到3.6伏範 圍內的操作最大額定電壓，且所述電源電壓在4.4到5.25伏的範圍內。
22. 根據權利要求19所述的調節器，其中所述旁路裝置是具有比所述輸出調節裝置低 的輸出電阻的p溝道電晶體。
23. 根據權利要求22所述的調節器，其中所述旁路輸出裝置在尺寸上比所述輸出調節 裝置大若干倍。
24. 根據權利要求19所述的調節器，其中基於所述信號啟用或禁用所述旁路電路。
25. —種用於主機系統的包含電壓調節器電路的外圍裝置，其包括功能組件；電壓調節器，其具有耩合到所述電源電壓和輸出電源電壓輸入及輸出的輸出調節 裝置和旁路裝置；輸出裝置保護電路，其響應於所述電源電壓和所述輸出以確保不超過所述輸出調 節裝置的最大額定電壓；以及旁路電路，其包含在所述電源處於所述最大額定電壓時啟用的保護電路。
26.根據權利要求25所述的外圍裝置，其中所述功能組件是存儲器系統。
27.根據權利要求26所述的外圍裝置，其中所述存儲器系統包含控制器和存儲器陣列。
28.根據權利要求26所述的外圍裝置，其中所述存儲器系統是pc卡。
29.根據權利要求26所述的外圍裝置，其中所述存儲器系統是緊湊型快閃卡。
30.根據權利要求26所述的外圍裝置,其中所述存儲器系統是安全數字卡。
31.根據權利要求26所述的外圍裝置,其中所述存儲器系統是智能媒體卡。
32.根據權利要求26所述的外圍裝置，其中所述存儲器系統是記憶棒。
33.根據權利要求26所述的外圍裝置,其中所述存儲器系統是USB快閃驅動器。
34.一種存儲器系統，其包括控制器；存儲器陣列；以及電壓調節器，其包含多個以比電源電壓低的最大額定電壓進行操作的裝置，且具有耦合到所述電源電壓和輸出的輸出調節裝置；輸出裝置保護電路，其響應於所述電源電壓和所述輸出以確保不超過所述輸出調 節裝置的最大額定電壓；以及旁路電路，其具有旁路輸出裝置且耦合到所述電源電壓，所述旁路電路包含在所 述電源處於所述最大額定電壓時啟用的保護電路。 35. —種外圍裝置，其包括-通用串行總線接口； 存儲器陣列，其具有輸入操作電壓；以及電壓調節器，其包含耦合到所述電源電壓和所述存儲器陣列的輸出調節裝置，所 述電壓調節器包含輸出裝置保護電路，其響應於所述電源電壓以確保不超過所述輸出調節裝置的最大操作電壓；以及旁路電路，其具有耦合到所述存儲器陣列的旁路輸出裝置，所述電路耦合到所 述電源電壓，所述旁路電路包含在所述電源處於所述最大電壓時啟用的保護電 路。
全文摘要
本發明提供一種帶有旁路的降階式電壓調節器，其由經設計以在比電源電壓低的最大額定電壓下進行操作的裝置組成。所述調節器包含耦合到所述電源電壓和輸出的輸出調節裝置。提供輸出裝置保護電路，其響應於所述電源電壓和所述輸出以確保不超過所述輸出調節裝置的最大額定電壓。具有旁路輸出裝置且耦合到所述電源電壓的旁路電路具備保護電路。所述輸出調節裝置包括p溝道電晶體，且可具有在2.7到3.6伏範圍內的操作最大額定電壓，且所述電源電壓在4.4到5.25伏或2.9到3.5伏的範圍內。
文檔編號G11C5/14GK101185139SQ200680003090
公開日2008年5月21日 申請日期2006年1月24日 優先權日2005年1月25日
發明者王永凌, 約翰·帕斯特納克 申請人:桑迪士克股份有限公司