電源轉換器及其操作方法

2023-05-05 11:35:41 3

電源轉換器及其操作方法
【專利摘要】本發明公開一種電源轉換器。電源轉換器包括比較器及導通時間產生器。比較器比較第一輸入信號及第二輸入信號以提供控制信號。導通時間產生器耦接比較器。導通時間產生器包括多個導通時間產生單元、邏輯單元及計算單元。導通時間產生器根據控制信號通過該些導通時間產生單元及邏輯單元產生多個導通時間信號，並由計算單元根據該些導通時間信號形成脈寬調變信號。該些導通時間信號的導通時間的工作周期至少部分交迭，致使脈寬調變信號的導通時間的工作周期增大。
【專利說明】電源轉換器及其操作方法

【技術領域】
[0001]本發明與電源轉換器(power converter)有關,特別是關於一種能自動延伸導通時間(on-time)以增進其暫態反應速度(transient response)的電源轉換器及其操作方法。

【背景技術】
[0002]近年來，電源供應電路已廣泛使用在不同電子產品上，例如可攜式電子產品、電腦產品等。電源供應電路可提供電壓或電流轉換或是提供具有固定電壓或電流的電力以供電子產品使用。在電源供應電路中，電源集成電路(Power integrated circuit, Power IC)為必要的主動元件之一。
[0003]請參照圖1及圖2，圖1圖示傳統具有恆定導通時間(Constant On-Time, COT)的系統架構的電源轉換器的示意圖；圖2圖示圖1的電源轉換器進行抽載時的輸出波形時序圖。如圖1及圖2所示，在傳統的恆定導通時間的系統架構下，電源轉換器I的每一個輸出周期皆由固定的導通時間(on-time)加上可變的關閉時間(off-time)構成，由於關閉時間不會為零，所以會有一最小關閉時間(minimum off-time) Δ Toff(min)的設計。當系統負載變大時，導通時間計算器14所輸出的脈寬調變信號PWM的頻率將會升高以提供更快的暫態反應速度(transient response)。
[0004]然而，由於有最小關閉時間Λ Toff(fflin)的設計，使得脈寬調變信號P麗無法一直維持在高準位，故無法連續輸出電感電流Iy導致需耗費較長的時間才能提供足夠的能量將輸出電壓Vqut拉回，因而造成下衝(under shoot)現象及輸出電壓穩定性等問題。雖然可通過跳過關閉時間(skip off-time)等技術來加以改善,但卻也相對應地增加電源轉換器I的電路複雜度及製造成本。


【發明內容】

[0005]因此，本發明提出一種電源轉換器及其操作方法，以解決現有技術所遭遇到的上述問題。
[0006]根據本發明的一具體實施例為一種電源轉換器。於此實施例中，電源轉換器包括比較器及導通時間產生器。比較器比較第一輸入信號及第二輸入信號以提供控制信號。導通時間產生器耦接比較器。導通時間產生器包括多個導通時間產生單元、邏輯單元及計算單元。導通時間產生器根據控制信號通過該些導通時間產生單元及邏輯單元產生多個導通時間信號，並由計算單元根據該些導通時間信號形成脈寬調變信號。該些導通時間信號的導通時間的工作周期至少部分交迭，致使脈寬調變信號的導通時間的工作周期增大。
[0007]於一實施例中，計算單元耦接邏輯單元，用以自邏輯單元接收該些導通時間信號，並將該些導通時間信號相加，以形成脈寬調變信號。
[0008]於一實施例中，該些導通時間產生單元至少包括第一導通時間產生單元及第二導通時間產生單元。第一導通時間產生單元耦接比較器，用以根據控制信號開始進行第一導通時間的第一階段的計算。第二導通時間產生單元耦接至第一導通時間產生單元與邏輯單元之間。當第一導通時間產生單元完成第一導通時間的第一階段的計算時，第二導通時間產生單元開始進行第一導通時間的第二階段的計算且第一導通時間產生單元開始進行第二導通時間的第一階段的計算。
[0009]於一實施例中，邏輯單元包括多個正反器、設定單元及重新設定單元。該些正反器分別耦接至計算單元，用以輸出該些導通時間信號至計算單元。設定單元分別耦接第一導通時間產生單元及該些正反器，用以選擇性地於該些正反器之間進行切換。重新設定單元分別耦接第二導通時間產生單元及該些正反器，用以選擇性地於該些正反器之間進行切換。
[0010]於一實施例中，計算單元耦接該些導通時間產生單元，用以自該些導通時間產生單元接收該些導通時間信號，並將該些導通時間信號相加，以形成脈寬調變信號。
[0011]於一實施例中，該些導通時間產生單元至少包括第一導通時間產生單元及第二導通時間產生單元。第一導通時間產生單元耦接於邏輯單元與計算單元之間，用以於第一時間根據控制信號開始進行第一導通時間的計算。第二導通時間產生單元耦接於邏輯單元與計算單元之間，用以於第二時間根據控制信號開始進行第二導通時間的計算，其中第一時間與第二時間的間隔為延遲時間。
[0012]於一實施例中，邏輯單元包括多個正反器及延遲單元。該些正反器至少包括第一正反器及第二正反器，第一正反器耦接於比較器與第一導通時間產生單元之間，第二正反器耦接於比較器與第二導通時間產生單元之間，第一正反器及第二正反器分別輸出控制信號至第一導通時間產生單元及第二導通時間產生單元。延遲單元分別耦接至該些正反器與該些導通時間產生單元之間，用以根據控制信號產生延遲時間至第一導通時間產生單元或第二導通時間產生單元。
[0013]根據本發明的另一具體實施例為一種電源轉換器操作方法。於此實施例中，電源轉換器操作方法用以操作電源轉換器。電源轉換器包括比較器及導通時間產生器。電源轉換器操作方法包括下列步驟:(a)通過比較器比較第一輸入信號及第二輸入信號，以提供控制信號；(b)通過導通時間產生器根據控制信號產生多個導通時間信號並根據該些導通時間信號形成脈寬調變信號。其中，該些導通時間信號的導通時間的工作周期至少部分交迭，致使脈寬調變信號的導通時間的工作周期增大。
[0014]相較於現有技術，本發明所提出的電源轉換器及其操作方法具有下列優點:
[0015](I)利用多段式的導通時間計算搭配多相迭加運算實現根據抽載自動延伸導通時間(on-time extens1n)的功能，以提供足夠能量將電源轉換器的輸出電壓快速拉回；
[0016](2)能夠提升電源轉換器於重載發生時的暫態反應速度(transientresponse)；
[0017](3)電路架構簡單，不需額外增加電路複雜度及成本；
[0018](4)當多相電路要轉換為單相電路時，僅需利用既有電路即可實現自動延伸導通時間的功能。
[0019]關於本發明的優點與精神可以通過以下的發明詳述及附圖得到進一步的了解。

【專利附圖】

【附圖說明】
[0020]圖1圖示傳統具有恆定導通時間的系統架構的電源轉換器。
[0021]圖2圖示圖1中的電源轉換器進行抽載時的輸出波形時序圖。
[0022]圖3圖示根據本發明的一實施例的電源轉換器的示意圖。
[0023]圖4圖示圖3中的導通時間產生器的一實施例。
[0024]圖5圖示具有圖4中的導通時間產生器的電源轉換器進行抽載時的輸出波形時序圖。
[0025]圖6圖示圖3中的導通時間產生器的另一實施例。
[0026]圖7圖示具有圖6中的導通時間產生器的電源轉換器進行抽載時的輸出波形時序圖。
[0027]圖8圖示根據本發明的另一具體實施例的電源轉換器操作方法的流程圖。
[0028]主要元件符號說明:
[0029]SlO?S14:流程步驟1、3:電源轉換器
[0030]10,30:斜波產生器12、32:誤差放大器
[0031]14、34、34』:導通時間產生器 LU:邏輯單元
[0032]TGl:第一導通時間產生單元TG2:第二導通時間產生單元
[0033]16,36:脈寬調變驅動器18、38:輸出級
[0034]OR:計算單元SET:設定單元
[0035]RESET:重新設定單元FFl:第一正反器
[0036]FF2:第二正反器ST:控制信號
[0037]Pl:第一相導通時間P2:第二相導通時間
[0038]PWM:脈寬調變信號L:輸出電感
[0039]C:輸出電容R:回饋電阻
[0040]Vin:輸入電壓Vkef:參考電壓
[0041]COMP:誤差放大信號RAMP:斜波信號
[0042]Vqut:輸出電壓Il:輸出電感電流
[0043]UG:第一開關控制信號LG:第二開關控制信號
[0044]Sffl:第一開關SW2:第二開關
[0045]Δ Toff(fflin):最小關閉時間tl?tn:第一時間?第η時間
[0046]Δ Td:延遲時間DELAY:延遲單元

【具體實施方式】
[0047]根據本發明的一較佳具體實施例為一種電源轉換器。於此實施例中，本發明提出的電源轉換器應用於電源集成電路(Power IC)中，但不以此為限。本發明亦可適用於交流對直流轉換器或直流對交流轉換器等電源轉換電路的架構中。在下述諸實施例中，當元件被指為「連接」或「耦接」至另一元件時，其可為直接連接或耦接至另一元件，或可能存在介於其間的元件。術語「電路」表示為至少一元件或多個元件，或者主動的且/或被動的而耦接在一起的元件以提供合適功能。術語「信號」表示為至少一電流、電壓、負載、溫度、數據或其他信號。斜波信號又可為類斜波信號、三角波信號或鋸齒波信號，其可以為重複-下降形式的斜波或是重複-上升形式的斜波，具體視應用而決定。
[0048]請參照圖3，圖3圖示此實施例的電源轉換器的示意圖。如圖3所示，電源轉換器3包含斜波產生器30、誤差放大器32、比較器33、導通時間產生器34、脈寬調變驅動器36、輸出級38、輸出電感L、輸出電容C及回饋電阻R。在其他實施例中，誤差放大器32亦可使用轉導放大器取代。輸出級38位於輸入電壓Vin與接地端之間，且輸出級38包括第一開關Sffl及第二開關SW2。誤差放大器32的兩輸入端分別耦接參考電壓Vkef及回授電壓VFB，其中回授電壓Vfb與輸出電壓Vott成比例關係；誤差放大器32的輸出端及斜波產生器30分別耦接至比較器33的兩輸入端；比較器33的輸出端耦接導通時間產生器34 ;導通時間產生器34耦接脈寬調變驅動器36 ;脈寬調變驅動器36的兩輸出端分別耦接輸出級38的第一開關SWl及第二開關SW2 ;輸出電感L的一端耦接至輸出級38的第一開關SWl與第二開關SW2之間，另一端則耦接輸出電壓Vot ;輸出電容C的一端耦接至輸出電感L與輸出電壓Vtot之間，另一端則耦接至接地端；回饋電阻R的一端耦接至輸出電感L與輸出電壓Vtot之間，另一端則耦接至誤差放大器32的一輸入端。
[0049]於此實施例中，比較器33的兩輸入端分別接收斜波產生器30所產生的斜波信號RAMP (亦即第一輸入信號)以及誤差放大器32根據參考電壓Vkef及輸出電壓Vott所產生的誤差放大信號COMP (亦即第二輸入信號)。比較器33比較斜波信號RAMP與誤差放大信號COMP以提供控制信號ST至導通時間產生器34。接著，導通時間產生器34會根據控制信號ST提供具有導通時間的脈寬調變信號PWM至脈寬調變驅動器36。脈寬調變驅動器36根據脈寬調變信號PWM通過兩輸出端分別輸出第一開關控制信號UG及第二開關控制信號LG至輸出級38的第一開關SWl與第二開關SW2，以控制第一開關SWl與第二開關SW2的開啟或關閉而產生流經輸出電感L的輸出電感電流込。
[0050]請參照圖4，圖4圖示圖3中的導通時間產生器34的一實施例。需說明的是，此實施例中的導通時間產生器34是採用多相(mult1-phase)及多階段計算(mult1-stepcalculat1n)的方式產生多個具有不同相位的導通時間信號並將每個導通時間信號分成多個階段進行計算，以實現導通時間重迭(on-timeoverlapping)的效果。至於分成幾個不同相位的導通時間信號以及將每個導通時間信號分成幾個階段均可視實際需求加以調整，並不以此實施例為限。
[0051]如圖4所示，導通時間產生器34包括第一導通時間產生單元TG1、第二導通時間產生單元TG2、邏輯單元LU及計算單元0R。需說明的是，導通時間產生器34所包括的導通時間產生單元數目可視實際需求而調整，亦可以是三個或更多，並不以此例的兩個為限。其中，邏輯單元LU包括設定單元SET、重新設定單元RESET、第一正反器FFl及第二正反器FF2。第一導通時間產生單元TGl的輸入端耦接比較器33的輸出端，且第一導通時間產生單元TGl的輸出端耦接至設定單元SET ;第二導通時間產生單元TG2的輸入端耦接第一導通時間產生單元TGl的輸出端；第二導通時間產生單元TG2的輸出端耦接重新設定單元RESET ;設定單元SET分別耦接第一正反器FFl及第二正反器FF2的第一輸入端；重新設定單元RESET分別耦接第一正反器FFl及第二正反器FF2的第二輸入端；第一正反器FFl及第二正反器FF2的輸出端均耦接至計算單元OR ;計算單元OR耦接脈寬調變驅動器36。
[0052]再請參照圖5，圖5圖示具有圖4中的導通時間產生器34的電源轉換器3進行抽載時的輸出波形時序圖。需說明的是，於本發明中，每一相的導通時間的計算均可分為多個階段進行，並且每個階段的時間長短亦可調整。於此實施例中，每一相的導通時間均會被分為兩個相同時間長度的第一階段及第二階段進行計算。
[0053]如圖4及圖5所示，當誤差放大信號COMP於第一時間tl上升而碰到斜波信號RAMP時，比較器33會輸出控制信號ST至導通時間產生器34的第一導通時間產生單元TG1，第一導通時間產生單元TGl即會開始進行第一相導通時間Pl的第一階段的計算，此時設定單元SET將會切換至第一正反器FFl,並且由於第二導通時間產生單兀TG2尚未被啟動，故第二導通時間產生單元TG2還沒開始進行導通時間的計算。
[0054]於第二時間t2，第一導通時間產生單元TGl完成了第一相導通時間Pl的第一階段的計算，故第二導通時間產生單元TG2會持續進行第一相導通時間Pl的第二階段的計算，此時設定單元SET將會切換至第二正反器FF2，第一導通時間產生單元TGl即會開始進行第二相導通時間P2的第一階段的計算。
[0055]於第三時間t3，第二導通時間產生單元TG2完成了第一相導通時間Pl的第二階段的計算，亦即完成了第一相導通時間Pl的計算，故重新設定單元RESET將會重新設定第一正反器FF1，並且第一相導通時間信號將會開始進入關閉時間的階段，此時第一導通時間產生單元TGl亦完成了第二相導通時間P2的第一階段的計算，故第二導通時間產生單元TG2會持續進行第二相導通時間P2的第二階段的計算。
[0056]於第四時間t4，第一相導通時間信號的關閉時間階段結束，第一導通時間產生單元TGl再度開始進行第一相導通時間Pl的第一階段的計算，此時設定單元SET將會切換至第一正反器FF1，並且第二導通時間產生單元TG2仍持續進行第二相導通時間P2的第二階段的計算，尚未結束。
[0057]於第五時間t5，第二導通時間產生單元TG2完成了第二相導通時間P2的第二階段的計算，亦即完成了第二相導通時間P2的計算，故重新設定單元RESET將會重新設定第二正反器FF2，並且第二相導通時間信號將會開始進入關閉時間的階段，此時第一導通時間產生單元TGl仍持續進行第一相導通時間Pl的第一階段的計算，尚未結束。其餘依此類推，一直至誤差放大信號COMP下降而碰到斜波信號RAMP為止，於此不另行贅述。
[0058]由上述可知:由於當第一相導通時間信號Pl處於關閉時間的階段時，第二相導通時間信號P2處於導通時間的階段，同理，當第二相導通時間信號P2處於關閉時間的階段時，第一相導通時間信號Pl處於導通時間的階段，因此，假設計算單元OR為一或(OR)閘，當計算單元OR分別自第一正反器FFl及第二正反器FF2的輸出端接收到第一相導通時間信號Pl及第二相導通時間信號P2，並將兩者相加所得到的脈寬調變信號PWM即如同圖5所示，脈寬調變信號PWM於第一時間tl至第η時間tn內均能一直維持於高準位，故脈寬調變驅動器36能通過其兩輸出端分別輸出與脈寬調變信號PWM相位相同的第一開關控制信號UG及與脈寬調變信號PWM相位相反的第二開關控制信號LG至輸出級38的第一開關SWl與第二開關SW2，以控制第一開關SWl與第二開關SW2的開啟或關閉而得以連續輸出電感電流込流經輸出電感L。因此，本實施例的電源轉換器3僅需耗費較少的時間即能提供足夠的能量將輸出電SVott拉回，故可有效地解決現有技術所遭遇到的下衝(under shoot)現象及輸出電壓穩定性等問題。
[0059]請參照圖6，圖6圖示圖3中的導通時間產生器的另一實施例。需說明的是，此實施例中的導通時間產生器34』是採用多相(mult1-phase)及延遲計算(delay calculat1n)的方式產生多個具有不同相位的導通時間信號並於每個導通時間信號間相隔一延遲時間進行計算，以實現導通時間重迭(on-time overlapping)的效果。
[0060]如圖6所示，導通時間產生器34』包括第一導通時間產生單元TGl、第二導通時間產生單元TG2、邏輯單元LU及計算單元0R。需說明的是，導通時間產生器34』所包括的導通時間產生單元數目可視實際需求而調整，亦可以是三個或更多，並不以此例的兩個為限。其中，邏輯單元LU包括延遲單元DELAY、第一正反器FFl及第二正反器FF2。需說明的是，延遲單元DELAY可包括延遲時間產生器以及正反器等邏輯元件(圖未示)，用以產生一延遲時間使得各導通時間產生單元能夠於不同時間點開始進行導通時間的計算。
[0061]第一正反器FFl及第二正反器FF2的第一輸入端分別耦接比較器33的輸出端，且第一正反器FFl及第二正反器FF2的第二輸入端彼此耦接；第一正反器FFl的輸出端耦接至第一導通時間產生單元TGl的輸入端；第二正反器FF2的輸出端耦接至第二導通時間產生單元TG2的輸入端；延遲單元DELAY的輸入端耦接第一正反器FFl及第二正反器FF2的第二輸入端，且延遲單元DELAY的兩輸出端分別耦接至第一正反器FFl與第一導通時間產生單元TGl之間以及第二正反器FF2與第二導通時間產生單元TG2之間；第一導通時間產生單元TGl及第二導通時間產生單元TG2的輸出端均耦接至計算單元OR ;計算單元OR耦接脈寬調變驅動器36。
[0062]圖7圖示具有圖6中的導通時間產生器的電源轉換器進行抽載時的輸出波形時序圖。如圖6及圖7所不，當誤差放大信號COMP於第一時間tl上升而碰到斜波信號RAMP時，比較器33會輸出控制信號ST至導通時間產生器34』的第一正反器FFl及第二正反器FF2。當第一正反器FFl接收到控制信號ST後，第一正反器FFl即會啟動第一導通時間產生單元TGl開始進行第一相導通時間Pl的計算，此時第二導通時間產生單元TG2尚未被啟動，故第二導通時間產生單元TG2還沒開始進行導通時間的計算。
[0063]從第一時間tl經過了一段延遲時間ATd後，於第二時間t2，第二正反器FF2亦啟動第二導通時間產生單元TG2開始進行第二相導通時間P2的計算。此時，第一導通時間產生單元TGl仍持續進行第一相導通時間Pl的計算，尚未結束。
[0064]於第三時間t3，第一導通時間產生單元TGl完成了第一相導通時間Pl的計算，故第一相導通時間信號將會開始進入關閉時間的階段，此時第二導通時間產生單元TG2仍持續進行第二相導通時間P2的計算，尚未結束。
[0065]於第四時間t4，第二導通時間產生單元TG2完成了第二相導通時間P2的計算，故第二相導通時間信號將會開始進入關閉時間的階段。假設延遲時間Λ Td剛好等於關閉時間，則此時第一相導通時間信號的關閉時間亦剛好結束。其餘依此類推，一直至誤差放大信號COMP下降而碰到斜波信號RAMP為止，於此不另行贅述。
[0066]由上述可知:由於當第一相導通時間信號Pl處於關閉時間的階段時，第二相導通時間信號Ρ2處於導通時間的階段，同理，當第二相導通時間信號Ρ2處於關閉時間的階段時，第一相導通時間信號Pl處於導通時間的階段，因此，假設計算單元OR為一或(OR)閘，當計算單元OR分別自第一導通時間產生單元TGl及第二導通時間產生單元TG2的輸出端接收到第一相導通時間信號Pl及第二相導通時間信號Ρ2，並將兩者相加所得到的脈寬調變信號PWM即如同圖7所示，脈寬調變信號PWM於第一時間tl至第η時間tn內均能一直維持於高準位，故脈寬調變驅動器36能通過其兩輸出端分別輸出與脈寬調變信號PWM相位相同的第一開關控制信號UG及與脈寬調變信號PWM相位相反的第二開關控制信號LG至輸出級38的第一開關SWl與第二開關SW2，以控制第一開關SWl與第二開關SW2的開啟或關閉而得以連續輸出電感電流L流經輸出電感L。因此，本實施例的電源轉換器3僅需耗費較少的時間即能提供足夠的能量將輸出電壓Vott拉回，故可有效地解決現有技術所遭遇到的下衝現象及輸出電壓穩定性等問題。
[0067]根據本發明的另一具體實施例為一種電源轉換器操作方法。於此實施例中，電源轉換器操作方法用以操作電源轉換器。電源轉換器包括比較器及導通時間產生器。請參照圖8，圖8圖示此實施例的電源轉換器操作方法的流程圖。
[0068]如圖8所示，於步驟SlO中，電源轉換器操作方法產生斜波信號(第一輸入信號)並根據參考電壓及電源轉換器的輸出電壓產生誤差放大信號(第二輸入信號)。於步驟S12中，電源轉換器操作方法通過比較器比較斜波信號及誤差放大信號，以提供控制信號。於步驟S14中，電源轉換器操作方法通過導通時間產生器根據控制信號產生多個導通時間信號並根據該些導通時間信號形成脈寬調變信號。其中，該些導通時間信號的導通時間的工作周期至少部分交迭，致使脈寬調變信號的導通時間的工作周期增大。也就是說，各導通時間信號的導通時間的工作周期之間可以是完全交迭或只有一小部分交迭，均能夠達到增大脈寬調變信號的導通時間的工作周期的功效。
[0069]實際上，電源轉換器操作方法的步驟S14可採用不同的方式通過導通時間產生器產生導通時間信號。於一實施例中，電源轉換器操作方法可採用多相(mult1-phase)及多階段計算(mult1-step calculat1n)的方式產生多個具有不同相位的導通時間信號並將每個導通時間信號分成多個階段進行計算，以實現導通時間重迭(on-time overlapping)的效果。
[0070]假設導通時間產生器包括第一導通時間產生單元、第二導通時間產生單元、邏輯單元及計算單元。電源轉換器操作方法的步驟S14可包括下列步驟:當第一導通時間產生單元接收到控制信號時，第一導通時間產生單元開始進行第一導通時間的第一階段的計算；經過第一時間間隔後，第一導通時間產生單元完成第一導通時間的第一階段的計算，並由第二導通時間產生單元持續進行第一導通時間的第二階段的計算且第一導通時間產生單元開始進行第二導通時間的第一階段的計算；再經過第二時間間隔後，第二導通時間產生單元完成第一導通時間的第二階段的計算且第一導通時間產生單元完成第二導通時間的第一階段的計算。
[0071]於另一實施例中，電源轉換器操作方法可採用多相(mult1-phase)及延遲計算(delay calculat1n)的方式產生多個具有不同相位的導通時間信號並於每個導通時間信號間相隔一延遲時間進行計算，以實現導通時間重迭(on-time overlapping)的效果。
[0072]假設導通時間產生器包括第一導通時間產生單元、第二導通時間產生單元、邏輯單元及計算單元。電源轉換器操作方法的步驟S14可包括下列步驟:當邏輯單元接收到控制信號時，邏輯單元啟動第一導通時間產生單元開始計算第一導通時間；經過一段延遲時間後，邏輯單元才啟動第二導通時間產生單元開始計算第二導通時間；當第一導通時間產生單元完成第一導通時間的計算時，第二導通時間產生單元持續計算第二導通時間。
[0073]相較於現有技術，本發明所提出的電源轉換器及其操作方法具有下列優點:
[0074](I)利用多段式的導通時間計算搭配多相迭加運算實現根據抽載自動延伸導通時間(on-time extens1n)的功能，以提供足夠能量將電源轉換器的輸出電壓快速拉回；
[0075](2)能夠提升電源轉換器於重載發生時的暫態反應速度(transient response)；
[0076](3)電路架構簡單，不需額外增加電路複雜度及成本；
[0077](4)當多相電路要轉換為單相電路時，僅需利用既有電路即可實現自動延伸導通時間的功能。
[0078]通過以上較佳具體實施例的詳述，是希望能更加清楚描述本發明的特徵與精神，而並非以上述所公開的較佳具體實施例來對本發明的範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請的專利範圍的範疇內。
【權利要求】
1.一種電源轉換器,其特徵在於包括: 一比較器，用以比較一第一輸入信號及一第二輸入信號，以提供一控制信號；以及一導通時間產生器，耦接上述比較器，上述導通時間產生器包括多個導通時間產生單元、一邏輯單元及一計算單元，上述導通時間產生器根據上述控制信號通過該些導通時間產生單元及上述邏輯單元產生多個導通時間信號，並由上述計算單元根據該些導通時間信號形成一脈寬調變信號， 其中，該些導通時間信號的導通時間的工作周期至少部分交迭，致使上述脈寬調變信號的導通時間的工作周期增大。
2.如權利要求1所述的電源轉換器，其特徵在於，上述計算單元耦接上述邏輯單元，用以自上述邏輯單元接收該些導通時間信號，並將該些導通時間信號相加，以形成上述脈寬調變信號。
3.如權利要求1所述的電源轉換器，其特徵在於，該些導通時間產生單元至少包括: 一第一導通時間產生單元，耦接上述比較器，用以根據上述控制信號開始進行一第一導通時間的一第一階段的計算；以及 一第二導通時間產生單元，耦接至上述第一導通時間產生單元與上述邏輯單元之間；其中，當上述第一導通時間產生單元完成上述第一導通時間的上述第一階段的計算時，上述第二導通時間產生單元開始進行上述第一導通時間的一第二階段的計算且上述第一導通時間產生單元開始進行上述第二導通時間的一第一階段的計算。
4.如權利要求2所述的電源轉換器，其特徵在於，上述邏輯單元包括: 多個正反器，分別耦接至上述計算單元，用以輸出該些導通時間信號至上述計算單元; 一設定單元，分別耦接上述第一導通時間產生單元及該些正反器，用以選擇性地於該些正反器之間進行切換；以及 一重新設定單元，分別耦接上述第二導通時間產生單元及該些正反器，用以選擇性地於該些正反器之間進行切換。
5.如權利要求1所述的電源轉換器，其特徵在於，上述計算單元耦接該些導通時間產生單元，用以自該些導通時間產生單元接收該些導通時間信號，並將該些導通時間信號相力口，以形成上述脈寬調變信號。
6.如權利要求1所述的電源轉換器，其特徵在於，該些導通時間產生單元至少包括: 一第一導通時間產生單元，耦接於上述邏輯單元與上述計算單元之間，用以於一第一時間根據上述控制信號開始進行一第一導通時間的計算；以及 一第二導通時間產生單元，耦接於上述邏輯單元與上述計算單元之間，用以於一第二時間根據上述控制信號開始進行一第二導通時間的計算，其中上述第一時間與上述第二時間的間隔為一延遲時間。
7.如權利要求6所述的電源轉換器，其特徵在於，上述邏輯單元包括: 多個正反器，至少包括一第一正反器及一第二正反器，上述第一正反器耦接於上述比較器與上述第一導通時間產生單元之間，上述第二正反器耦接於上述比較器與上述第二導通時間產生單元之間，上述第一正反器及上述第二正反器分別輸出上述控制信號至上述第一導通時間產生單元及上述第二導通時間產生單元；以及 一延遲單元，分別耦接至該些正反器與該些導通時間產生單元之間，用以根據上述控制信號產生上述延遲時間至上述第一導通時間產生單元或上述第二導通時間產生單元。
8.一種電源轉換器操作方法，用以操作一電源轉換器，上述電源轉換器包括一比較器及一導通時間產生器，其特徵在於，上述電源轉換器操作方法包括下列步驟: (a)通過上述比較器比較一第一輸入信號及一第二輸入信號，以提供一控制信號；以及 (b)通過上述導通時間產生器根據上述控制信號產生多個導通時間信號並根據該些導通時間信號形成一脈寬調變信號， 其中，該些導通時間信號的導通時間的工作周期至少部分交迭，致使上述脈寬調變信號的導通時間的工作周期增大。
9.如權利要求8所述的電源轉換器操作方法，其特徵在於，上述導通時間產生器包括多個導通時間產生單元、一邏輯單元及一計算單元，該些導通時間產生單元至少包括一第一導通時間產生單元及一第二導通時間產生單元，步驟(b)包括下列步驟: (bl)當上述第一導通時間產生單元接收到上述控制信號時，上述第一導通時間產生單元開始進行一第一導通時間的一第一階段的計算；以及 (b2)經過一第一時間間隔後，上述第一導通時間產生單元完成上述第一導通時間的上述第一階段的計算時，上述第二導通時間產生單元開始進行上述第一導通時間的一第二階段的計算且上述第一導通時間產生單元開始進行上述第二導通時間的一第一階段的計算。
10.如權利要求8所述的電源轉換器操作方法，其特徵在於，上述導通時間產生器包括多個導通時間產生單元、一邏輯單元及一計算單元，該些導通時間產生單元至少包括一第一導通時間產生單元及一第二導通時間產生單元，步驟(b)包括下列步驟: (bl』 )當上述邏輯單元接收到上述控制信號時，上述邏輯單元啟動上述第一導通時間產生單元開始計算一第一導通時間； (b2』 )經過一段延遲時間後，上述邏輯單元才啟動上述第二導通時間產生單元開始計算一第二導通時間；以及 (b3』 )當上述第一導通時間產生單元完成上述第一導通時間的計算時，上述第二導通時間產生單元持續計算上述第二導通時間。
【文檔編號】H02M3/10GK104167917SQ201310401756
【公開日】2014年11月26日 申請日期:2013年9月6日 優先權日:2013年5月17日
【發明者】蕭智文, 張志廉 申請人:力智電子股份有限公司