半導體裝置、dc/dc變換器和電源系統的製作方法

2023-05-05 09:41:51 3

專利名稱：半導體裝置、dc/dc變換器和電源系統的製作方法
技術領域：
本發明涉及電源電路的半導體裝置，特別涉及在用於DE/DC變換器中的、把高端開關、低端開關和驅動器集成為一個封裝的半導體裝置，即所謂的稱為「封裝中系統」的半導體裝置中，用於提高電源變換效率的有效的技術。
背景技術：
按照本發明人的研究，有關電源電路的半導體裝置，可考慮以下的技術。近年來，為了達到電源電路等的小型化、高速負載響應，正在開展用於電源中的功 率MOSFET (金屬氧化物半導體場效應電晶體)的高頻化。特別是，用於個人計算機或計算機遊戲機等電源電路中的非絕緣型DC/DC變換器，伴隨著進行驅動的CPU等的大電流化和作為無源部件的扼流圈、輸入輸出電路器的小型化要求等，有大電流化、高頻化的趨勢。例如，在個人計算機或計算機遊戲機等的電源電路中，廣泛使用非絕緣型DC/DC變換器。伴隨著安裝於電子系統中的CPU等的大電流化的低電壓化，要求非絕緣型DC/DC變換器相高效率化、小型化。這樣的非絕緣型DC/DC變換器由高端開關和低端開關構成，該開關分別使用功率MOSFETo這些開關通過使高端與低端取得同步並交互地進行導通/關斷，來進行電壓變換。高端開關為DC/DC變換器的控制用開關，而低端開關為同步整流用開關。此外，在最近的DC/DC變換器中，為了減小晶片間的寄生電感以與聞速響應和小型化相對應，有把高端開關、低端開關和驅動這些開關的驅動器單封裝化了的「封裝中系統化」的趨勢。下面，使用10，說明本發明人研究了的作為本發明的前提的現有封裝中系統的一個例子。圖8示出現有的針對DC/DC變換器的封裝中系統的電路結構的一個例子。封裝中系統29的結構，由高端MOSFET 2、低端M0SFET3和驅動各MOSFET的驅動器5、6構成。在此，高端MOSFET 2為半導體晶片7，低端MOSFET 3為半導體晶片8，驅動器5、6為半導體晶片9，把上述三個晶片安裝在一個封裝中。說明使用了上述封裝中系統的DC/DC變換器的工作原理和各端子。PWM信號從PWM控制器10輸入到PWM輸入端子18，由此，驅動器5、6通過布線14、16來驅動高端MOSFET 2和低端M0SFET3的柵。通過布線15、17把高端MOSFET 2和低端MOSFET 3的源電位傳送到驅動器5、6，以源電位為基準來提供各柵電壓。從外部電源VGH和VGL通過VGH輸入端子20和VGL輸入端子19，來提供施加到各MOSFET的柵上的電壓。按照高端MOSFET 2與低端MOSFET 3導通期間的比例，把輸入到輸入端子23上的電壓變換成所希望的電壓，輸出到輸出端子24。由平滑化用電感11和平滑化用電容器12，對輸出的電壓進行平滑化。此外，在上述封裝中系統中，由於在高端MOSFET 2中使用了 η型M0SFET，所以為了對柵進行驅動而使用自舉(bootstrap)電路，設有起此作用的電容器28和引導用端子21。再有，在自舉電路中，為了防止反向電流而使用二極體，但因其與本發明無關故省略。此外，設有用於監視高端MOSFET 2和低端MOSFET 3的柵電壓的、VGH監視端子22和VGL監視端子26、電源接地端子25、邏輯接地端子27。圖9示出現有的針對DC/DC變換器的封裝中系統的封裝外觀、晶片配置、引線鍵合配置的一個例子。封裝使用了作為非引出表面安裝封裝之一的QFN (四方扁平非引出封裝)。如圖所示，封裝的薄片(tab)分成三個部分，安裝著高端MOSFET的半導體晶片7、低端MOSFET的半導體晶片8、驅動器的半導體晶片9。各晶片間利用引線鍵合連接，作為特徵，把各MOSFET的柵驅動用布線14、16，與用於傳送作為基準的源電位的布線15、17布線成分別靠近且平行，由此，可減小MOSFET的柵一漏間和源一漏間的寄生電感。 但是，在上述DC/DC變換器中，在低端MOSFET 3關斷狀態下當高端MOSFET 2導通時，低端MOSFET 3的漏電壓(圖8、圖9的輸出端子24的電壓)上升，伴隨著該電壓變化，充電電流通過低端MOSFET 3的柵-漏間的反饋電容在低端MOSFET 3的柵一間流動，引起低端MOSFET 3的柵電壓上升的現象。此時，如果低端MOSFET的柵電壓超過閾值電壓，則低端MOSFET 3變成導通狀態，大的貫通電流從高端MOSFET 2流到低端MOSFET 3(自導通現象)，產生變換效率大幅度降低的問題。圖10示出用於說明自導通現象的各電壓的定時圖。可以看出，當高端MOSFET 2導通時輸出端子24的電壓上升，在其峰值電壓時、低端MOSFET 3的柵一源間電壓也具有峰值電壓且超過了閾值電壓。實際的低端MOSFET需要使用具有高到某種程度的閾值電壓的MOSFET以便不引起自導通，因此存在著導通損耗增大，不能實現高效率比的問題。作為解決上述問題的方法，例如在專利文獻I中提出了在同一封裝內裝低端開關和輔助開關，把輔助開關連接在低端開關的柵一源間，在低端開關的柵電壓上升時通過使輔助開關導通把低端開關的柵一源間短路，來預防柵電壓上升，防止自導通的手段。日本專利申請特開2002-290224號公報但是，本發明人發現，在上述專利文獻I中存在著上述問題和研究不充分之處。例如，在上述專利文獻I中，為了防止上述自導通現象，在同一封裝內內裝低端開關和輔助開關，但是，需要用於驅動輔助開關的另一電路，需要專用的控制器1C。此外，由於封裝的管腳配置對於現有製品改變了，所以不容易與現有製品置換了。此外，描述以利用另一晶片對輔助開關與低端開關進行單封裝化為中心，但是，對於輔助開關與低端開關的單晶片化，未描述具體的器件結構等。雖然後面作了描述，但按照本發明人的研究，在前述的封裝中系統中由於自導通也成為問題，所以通過利用另一晶片來單封裝化也不能完全防止自導通。而且，對於作為與最近的DC/DC變換器的高頻化和小型化對應的趨勢的封裝中系統未作描述。

發明內容
因此，本發明的目的在於，提供在用於DC/DC變換器中的封裝中系統中，通過把低端開關與用於防止自導通的輔助開關晶片化來防止自導通，能夠大幅度地提高電源變換效率的技術。而且，由於在封裝中系統內實現了防止自導通，所以能夠以與現有製品相同的管腳配置來實現，置換是容易的。此外，本發明的另一目的在於，提供通過利用高端開關的驅動器來驅動上述輔助開關，使得不需要新的驅動電路，能夠容易地防止自導通的封裝中系統。還有，本發明的又一目的在於，提供通過把低端開關與預驅動器的末級單晶片化，在防止自導通的同時能夠提聞低端開關的驅動能力，並能進一步提聞電源變換效率的封裝中系統。本發明的上述和其它目的以及新的特徵，從本說明書的描述和附圖中將會變得明顯。對本申請中公開的發明中的有代表性的方案，簡單地說明如下。
本發明應用於具有高端開關、低端開關、分別驅動高端開關和低端開關的兩個驅動器，且把高端開關、低端開關、兩個驅動器單封裝化了的封裝中系統中，具有下述特徵。即，在本發明的封裝中系統中，把輔助開關內裝在低端開關的柵一源間，在同一個晶片上構成低端開關和輔助開關。而且，在本發明的封裝中系統中，輔助開關的驅動，利用驅動高端開關的驅動器來驅動。此外，低端開關用縱型MOSFET來形成，輔助開關用橫型MOSFET來形成。而且，低端開關的MOSFET和輔助開關的MOSFET的柵氧化膜在同一個工序中來形成。此外，MOSFET輔助開關的MOSFET的柵一源間耐壓比低端開關的MOSFET的柵一源間耐壓高。此外，輔助開關的MOSFET的漏一源間耐壓低。此外，低端開關的MOSFET的閾值電壓小於等於IV。此外，關於本發明的封裝中系統，把預驅動器內裝在低端開關的柵前級中，在同一個晶片上構成低端開關和預驅動器。而且，低端開關用縱型功率MOSFET來形成，預驅動器用橫型MOSFET來形成。此外，本發明應用在使用了上述那樣的封裝中系統的DC/DC變換器以及使用了該DC/DC變換器的電源系統中，具有把PWM信號供給到驅動高端開關的驅動器和驅動低端開關的驅動器的PWM控制器；以及對於從高端開關和低端開關輸出的電壓進行平滑化的電感和電容器。按照本申請中公開的發明中有代表性的方案得到的效果，簡單地說明如下。(I)在電源用封裝中系統中，能夠防止自導通。(2)其結果，能夠使用閾值電壓低的低端M0SFET，能夠大幅度地提高電源變換效率。


圖I示出本發明的實施方式I的封裝中系統的電路結構的一個例子。圖2示出本發明的實施方式I中，圖I的封裝外觀、晶片配置、引線鍵合配置的一個例子。圖3示出用於說明本發明的實施方式I中的能夠防止自導通的效果的各電壓的定時圖。圖4示出用於說明本發明的實施方式I中的效果的模擬結果。
圖5示出本發明的實施方式I中的器件的剖面結構的一個例子。圖6示出本發明的實施方式2的封裝中系統的電路結構的一個例子。圖7示出本發明的實施方式2中，圖6的封裝外觀、晶片配置、引線鍵合配置的一個例子。圖8示出作為本發明的前提被研究了的、現有的封裝中系統的電路結構的一個例子。圖9示出作為本發明的前提被研究了的、現有的封裝中系統的封裝外觀、晶片配置、引線鍵合配置的一個例子。圖10示出用於說明作為本發明的前提被研究了的、現有的封裝中系統中，自導通現象的各電壓的定時圖。 圖11是本發明的實施方式I的封裝中系統的電路結構的一個例子，詳細地示出驅動器部。圖12示出本發明的實施方式了的封裝中系統的電路結構的一個例子。圖13示出本發明的實施方式3的封裝中系統的電路結構的另一個例子。附圖標記說明1，29，30 —封裝中系統2—高端 MOSFET3 —低端 MOSFET4—輔助 MOSFET5，6—驅動器7，8，9 一半導體晶片10 — PWM 控制器11—平滑化用電感12—平滑化用電容器13，14，15，16，17 —布線18 - PWM輸入端子19 — VGL輸入端子20 - VGH輸入端子21 —引導用端子22 - VGH監視端子23 —輸入端子24 —輸出端子25 -電源接地端子26 — VGL監視端子27 —邏輯接地端子28 -電容器31 —輔助 MOSFET32，33—布線34，37，39—柵焊盤
35，36，38，40 —源焊盤41 一輔助反相器驅動用焊盤42 一輔助反相器輸入電壓用焊盤43 —低端 MOSFET 單元44 —輔助 MOSFET 單元45 — ρ型擴散層46 — ρ型擴散層
47，48—柵氧化膜49，50—多晶矽電極51 —絕緣膜52 — AL 電極53，60 —驅動器最終輸出級PMOS54，61 —驅動器最終輸出級nMOS55，56，57，62，63，64 —驅動器58—電平上移電路59，65—邏輯電路66 —電平下移電路67，68—布線
具體實施例方式下面，基於附圖，詳細地說明本發明的實施方式。再有，在用於說明實施方式的全部圖中，對具有相同功能的構件原則上標以相同的附圖標記，並省略其重複的說明。此外，對於與作為本發明的前提研究了的現有技術的關係也同樣地省略重複的說明。(實施方式I)圖I示出本發明的實施方式I的封裝中系統的電路結構的一個例子，圖2示出圖I的封裝外觀、晶片配置、引線鍵合配置的一個例子，圖3示出用於說明能夠防止自導通的效果的各電壓的定時圖，圖4示出用於說明效果的模擬效果，圖5示出器件的剖面結構的一個例子。圖I示出本發明的實施方式I的封裝中系統的電路結構的一個例子。與前述圖8的現有電路結構例相比較，圖I的特徵在於，在同一個晶片上內裝了用於在低端MOSFET 3中使柵一源間短路的輔助MOSFET 4。還在於，從用於驅動高端MOSFET 2的驅動器通過布線13來驅動輔助MOSFET 4的柵。S卩，本實施方式的封裝中系統I，在由聞端開關的聞端M0SFET2 ;低端開關的低端MOSFET 3 ;輔助開關的輔助MOSFET 4 ；以及驅動各MOSFET的驅動器5、6構成的結構中，高端MOSFET 2是半導體晶片7，低端MOSFET 3和輔助MOSFET 4是半導體晶片8，驅動器5、6是半導體晶片9，把上述三個半導體晶片安裝在一個封裝中。圖2示出本實施方式I的封裝中系統的封裝外觀、晶片配置、引線鍵合配置的一個例子。與前述圖9的現有封裝中系統相比較，圖2的特徵在於，在低端MOSFET 3的半導體晶片8上設有輔助M0SFET4的柵焊盤39，以及把用於驅動高端MOSFET 2的柵電位通過布線13傳送到輔助MOSFET以柵焊盤39上。S卩，在半導體晶片7上，設有高端MOSFET 2的柵焊盤34、源焊盤(驅動器一源連接用)35、源焊盤(主電流用)36。在半導體晶片8上，設有低端MOSFET 3的柵焊盤37、源焊盤(漏一源連接用)38、輔助MOSFET 4的柵焊盤39、低端MOSFET 3的源焊盤(主電流用)40。再有，在布線13中的在驅動器5、6的半導體晶片9上進行引線鍵合的部分，在半導體晶片9的內部進行布線也沒有關係。在該封裝中系統I中，由於利用高端MOSFET 2的驅動器5來驅動輔助MOSFET 4，所以不需要在封裝中重新配置驅動用的管腳等，還具有容易與現有製品置換的優點。圖3和用於說明利用本實施方式I能夠防止自導通的效果的各電壓的定時圖。當低端MOSFET 3從導通狀態切換到關斷狀態時，回流電流開始在低端MOSFET 3的體二極體中流動，輸出端子24的電壓從OV下降相當於體二極體的正向電壓的量。當低端MOSFET 3和高端MOSFET 2都通過了關斷期間(空載時間)時，高端MOSFET 2開始導通。當高端MOSFET2開始導通時，輸出端子24的電壓也開始上升。如前所述，輸出端子24的電壓開始上升時，低端MOSFET 3的柵一源間電壓與其同步地也開始上升，在輸出端子24的電壓成為峰值電壓的瞬間，低端MOSFET 3的柵一源間電壓也成為峰值電壓。但是，在本實施方式I中，由於把輔助MOSFET 4內裝在低端MOSFET 3的柵一源間，所以驅動該輔助MOSFET 4的柵電壓，傳送高端MOSFET 2的柵電位，此外，由於以輸出端子24為基準電位來提供高端的柵電壓，所以施加在輔助MOSFET 4的柵一源間的電壓如圖所示成為高端MOSFET 2的柵一源間電壓與輸出端子24的電壓之和。即，在輸出端子24的電壓成為峰值電壓的瞬間之前，輔助M0SFET4已處於導通狀態，充電電流在低端MOSFET 3的柵一源間電容中流動，防止了低端MOSFET 3的柵一源間電壓上升。作為其結果，能夠防止自導通。此外，相反地，擔心低端MOSFET 3由於輔助MOSFET 4而變得難以導通，但是，由於當高端MOSFET 2關斷時回流電流開始在低端MOSFET 3的內裝體二極體中流動，所以輸出端子24的電壓變成比OV低相當於體二極體正向電壓的量的電位，其結果，施加在輔助MOSFET 4上的電壓也充分變小，在下一次低端MOSFET 3導通時不成為障礙。在此，利用輔助MOSFET 4能在何種程度上防止低端MOSFET 3的柵一源間電壓的上升，這一點顯著依賴於在低端MOSFET 3的柵與輔助MOSFET 4之間存在的寄生電感。即，當上述寄生電感較大時，在電流在輔助MOSFET 4的漏一源間流動之前，充電電流已在低端MOSFET 3的柵一源間電容中流動，低端MOSFET 3的柵一源間電壓已上升。圖4示出對於在上述中示出的低端MOSFET 3的柵與輔助MOSFET 4的漏之間存在的寄生電感的影響進行了模擬後的結果。即，對於沒有輔助MOSFET 4時、把輔助MOSFET4和低端MOSFET 3以分開的晶片安裝在同一個封裝中時(寄生電感為InH左右)、把輔助MOSFET 4和低端MOSFET 3安裝在同一個晶片上時(寄生電感為O. InH左右)的低端MOSFET3的柵一源間電壓，進行了模擬。由此，即使把輔助MOSFET 4和低端MOSFET 3以分離的晶片安裝在同一個封裝中，由於低端MOSFET 3的柵一源間電壓已上升到I. 5V左右，所以不能把例如閾值電壓為IV左右的功率MOSFET作為低端用途來使用。另一方面，在把輔助MOSFET 4和低端M0SFET3用同一個晶片形成時，可以把低端MOSFET 3的柵一源間電壓的上升抑制到小於等於O. IV，能夠把例如閾值電壓為IV左右、小於等於IV的功率MOSFET作為低端用途來使用。圖5示出把上述低端MOSFET 3和輔助MOSFET 4單晶片化了的、器件的剖面結構的一個例子。一般地說，在電源用DC/DC變換器中，低端開關使用導通電阻低的溝道型功率MOSFET。在本實施方式中，也示出在溝道型功率MOSFET中內裝了輔助MOSFET的結構。43示出作為本體部的低端MOSFET 3的I個單元的剖面結構，44示出輔助MOSFET 4的I個單元的剖面結構。低端MOSFET單元43是稱為縱型的溝道型功率M0SFET，其結構為，在n+基板上的η一外延層、ρ型擴散層46中形成溝道，通過柵氧化膜47填埋了柵的多晶矽電極49。當在柵的多晶矽電極49上施加電壓時，在ρ型擴散層(阱層)45中產生反相層，MOSFET變成導通狀態。此外，為了確保周邊區域的耐壓，用深的P型井層來形成P型擴散層45。輔助MOSFET單元44是具有平板型電極結構的橫型MOSFET，如圖所示，在低端MOSFET單元43的周邊部形成，通過柵氧化膜48形成了柵的多晶矽電極50。低端MOSFET單元43與輔助MOSFET單 元44,如圖所示使用絕緣膜51上的Al電極52進行連接。在該器件的剖面結構中，由於輔助MOSFET單元44的柵氧化膜48和柵的多晶矽電極50能夠與低端MOSFET單元43的柵氧化膜47和柵的多晶矽電極49同時形成，且ρ型擴散層45和η.接觸層也能夠與低端MOSFET單元43同時形成，所以輔助MOSFET單元44能夠利用現有的形成功率MOSFET的工藝來形成，不需要重新追加工藝。在圖5的輔助MOSFET單元44中，有下列兩個特徵。(I)漏一源間耐壓比本體的低端MOSFET單元43低。輔助MOSFET單元44由於用ρ型擴散層45和η.接觸層來保持漏一源間耐壓，所以與低端MOSFET單元43相比較，漏一源間耐壓變低。但是，如果輔助MOSFET單元44的漏一源間電壓比施加在低端MOSFET單元43的柵一源間的電壓高即可，一般地，在CPU等中使用的DC/DC變換器中的MOSFET的柵的驅動電壓為5V左右，使用圖5那樣的結構能夠充分地確保漏一源間耐壓大於等於5V。(2)柵一源間耐壓比本體的低端MOSFET單元43高。如圖3的定時圖中所示，輸出端子24的電壓與高端MOSFET 2的柵一源間電壓相加所得到的電壓施加在輔助MOSFET單元44的柵一源間。一般地，在CPU等中使用的DC/DC變換器中，輸入電壓為12V左右，柵驅動電壓為5V左右，在輸出端子電壓將要突增到20V左右時，柵一源間耐壓需要25V左右。由於同時形成輔助MOSFET中，由於在溝道柵底部變窄處容易引起電場集中，所以與輔助MOSFET單元44中示出的平板型的柵結構相比較，柵一源間耐壓變低。S卩，輔助MOSFET單元44的柵氧化膜48與低端MOSFET單元43的柵氧化膜47雖然是同一個膜厚，但是，輔助MOSFET單元44 一方的柵一源間耐壓高。一般地，由於在溝道柵的柵一源間耐壓為12V左右的柵氧化膜厚規格下，在平板型的柵結構中就能夠確保耐壓為30V左右，所以如果以這樣的膜厚規格來形成各柵氧化膜，就能夠充分確保輔助MOSFET單元44的柵一源間耐壓。根據上述，按照本發明的實施方式1，通過把低端MOSFET 3與用於防止自導通的輔助MOSFET 4單晶片化來防止自導通，能夠大幅度地提高電源變換效率。而且，由於在封裝中系統內實現了防止自導通，所以能夠以與現有製品相同的管腳配置來實現，置換是容易的。此外，通過利用高端MOSFET 2的驅動器5來驅動輔助M0SFET4，使得不需要新的驅動電路，能夠容易地防止自導通。(實施方式2)圖6示出本發明的實施方式2的封裝中系統的電路結構的一個例子，圖7示出圖6的封裝外觀、晶片配置、引線鍵合配置的一個例子。圖6示出本發明的實施方式2的封裝中系統的電路結構的一個例子。圖6的特徵在於，在前述圖I中示出的本發明實施方式I中，把預驅動器內裝在低端MOSFET 3的柵的前級中，在同一個晶片上內裝了對低端MOSFET 3進行驅動的預驅動器的末級。S卩，在本發明的實施方式2的封裝中系統30中，在同一個晶片上內裝了用於對低端MOSFET 3的柵進行驅動的P型輔助MOSFET 31，用該輔助MOSFET 31和輔助MOSFET 4構成反相器。再有，與上述實施方式I 一樣，用溝道型的縱型功率MOSFET來形成低端MOSFET 3，用平板型的橫型 MOSFET 來形成輔助 MOSFET 4、31。從低端MOSFET 3的柵電壓輸入端子19利用布線32來傳送預驅動器的驅動電壓。通過作成這樣的結構，在能夠防止在上述實施方式I中說明了的那樣的自導通現象的同時，由於內裝了用於對低端MOSFET 3進行導通、關斷的輔助MOSFET 31、4，所以低端M0SFET3的柵的驅動能力提高，能夠進一步低損耗化。圖7示出本發明的實施方式2的封裝中系統的封裝外觀、晶片配置、引線鍵合配置的一個例子。圖7的特徵在於，與前述圖2的本發明的實施方式I的封裝中系統相比較，在低端MOSFET 3的柵焊盤37的位置上設置輔助反相器驅動用焊盤41，使用布線33傳送來自驅動器6的電位。而且，在輔助MOSFET 4的驅動用的柵焊盤39的位置上設置輔助反相器輸入電壓用焊盤42，使用布線32把低端MOSFET 3的柵電壓的輸入端子19的電位傳送到輔助反相器輸入電壓用焊盤42上。再有，布線32中的在驅動器的半導體晶片9上進行引線鍵合的部分，在半導體晶片9的內部進行布線也沒有關係。根據上述，在本發明的實施方式2中，也與上述實施方式I 一樣，不需要在封裝中重新配置驅動用的管腳等，與現有製品的置換是容易的。此外，雖然未圖示，但是，為了把輔助MOSFET 31內裝在低端MOSFET 3中，能夠通過重新設置η型的井層並使用ρ型的接觸層來形成。特別是，按照本發明的實施方式2，通過把低端的MOSFET 3與輔助MOSFET 31單晶片化，在防止自導通的同時能夠提高低端MOSFET 3的驅動能力，並能進一步提高電源變換效率。(實施方式3)。圖12和圖13示出本發明的實施方式3的封裝中系統的電路結構的一個例子。在本發明的實施方式I中，輔助開關的驅動利用驅動高端開關的驅動器來驅動，但是，本發明的實施方式3為了降低輔助開關的驅動電壓，其特徵在於(I)使用對驅動高端開關的驅動器輸出進行了電平降低了的信號來驅動；(2)使用驅動低端開關的驅動器的末級的前級的驅動器信號來驅動。圖11是實施方式I的針對DC/DC變換器的封裝中系統的電路結構的一個例子，示出對MOSFET進行驅動的驅動器部的細節。對高端開關進行驅動的驅動器5，由作為驅動器輸出級的末級的P型M0SFET53、n型M0SFET54 ;前級驅動器55、56、57 ;電平上移電路58 ;以及用於防止高端MOSFET 2和低端MOSFET 3同時導通的邏輯電路59構成。再有，在此，把驅動器的輸出級數定為4級，但是，多幾級或少幾級均可。此外，對低端開關進行驅動的驅動器6，由作為驅動器輸出級的末級的ρ型M0SFET60、η型M0SFET61 ;前級驅動器62、63、64 ；以及用於防止高端MOSFET 2和低端M0SFET3同時導通的邏輯電路65構成。而且，在邏輯電路65中設有用於輸入高端輸出信號的電平下移電路66。在本發明的實施方式I中，如圖11所示，把對於高端開關進行驅動的驅動器的輸出、通過布線13輸入到輔助開關4，對輔助開關4進行驅動。因此，輔助開關4由輸入電壓VIN與驅動器驅動電壓VGH之和的電壓來驅動。圖12示出本發明的實施方式3的封裝中系統的電路結構的一個例子。圖12的特徵在於，用電平下移電路66把對於高端開關進行驅動的驅動器5的輸出降壓，通過布線67來驅動輔助開關4。由於使用通過電平下移電路66進行了降壓的電壓來驅動，所以能夠用驅動器驅動電壓VGH來驅動輔助開關4。
圖13示出本發明的實施方式3的封裝中系統的電路結構的另一個例子。圖13的特徵在於，用對於低端開關進行驅動的驅動器6的末級的前級的驅動器62的輸出來驅動輔助開關4。由於驅動器62的輸出與驅動器6的輸出相位相反，所以在低端MOSFET 3為關斷狀態時驅動器62輸出使輔助開關4導通的信號，因此，具有能夠防止自導通的效果。此外，由於驅動器62的輸出電壓是驅動器驅動電壓VGL，所以能夠用低電壓來驅動輔助開關4。上面，基於發明的實施方式具體地說明了本發明人提出的發明，但是，本發明不限定於上述實施方式，在不脫離其宗旨的範圍內當然可有各種變更。例如，在上述實施方式中，以封裝中系統為主作了說明，但是，本發明能夠廣泛應用於使用該封裝中系統且具有PWM控制器、平滑化用電感和電容器等的DC/DC變換器；以及使用該DC/DC變換器的個人計算機或計算機遊戲機等的電源系統等中。
權利要求
1.一種包含DC/DC變換器的半導體裝置，包括 第I晶片安裝部分，具有用作上述DC/C變換器的輸入的第I引線； 第2晶片安裝部分，具有用作上述DC/C變換器的輸出的第2引線； 第3晶片安裝部分； 第3引線，向上述DC/C變換器提供地電位； 第I半導體晶片，包含上述DC/DC變換器的高端MOSFET，上述第I半導體晶片被安裝在上述第I晶片安裝部分上； 上述第I半導體晶片具有正面和與上述正面相對的反面； 上述第I半導體晶片具有電連接到上述高端MOSFET的柵電極的第I柵電極焊盤、和電連接到上述高端MOSFET的源電極的在上述正面上的第I源電極焊盤、和在上述反面上的上述高端MOSFET的第I漏電極， 上述第I源電極焊盤被電連接到上述第2晶片安裝部分； 上述第I漏電極被電連接到上述第I晶片安裝部分； 第2半導體晶片，包含上述DC/DC變換器的低端MOSFET和電連接到上述低端MOSFET的輔助M0SFET，上述第2半導體晶片被安裝在上述第2晶片安裝部分上， 上述第2半導體晶片具有正面和與上述正面相對的反面； 上述第2半導體晶片具有電連接到上述低端MOSFET的柵電極的第2柵電極焊盤、電連接到上述低端MOSFET的源電極的第2源電極焊盤、和電連接到上述輔助MOSFET的柵電極的在上述正面上的第3柵電極焊盤、和在上述反面上的上述低端MOSFET的第2漏電極，上述第2源電極焊盤被電連接到上述第3引線； 上述第2漏電極被電連接到上述第2晶片安裝部分； 第3半導體晶片，包含驅動上述高端MOSFET的第I驅動電路和驅動上述低端MOSFET的第2驅動電路，上述第3半導體晶片被安裝在上述第3晶片安裝部分上， 上述第3半導體晶片具有正面和與上述正面相對的反面； 上述第3半導體晶片具有電連接到上述第I驅動電路的第I電極焊盤和電連接到上述第2驅動電路的第2電極焊盤；以及 密封體，密封上述第I半導體晶片、第2半導體晶片和第3半導體晶片， 從上述樹脂體露出上述第I引線、第2引線和第3引線； 其中，上述輔助MOSFET的源電極電連接到上述低端MOSFET的上述源電極， 其中，上述輔助MOSFET的漏電極電連接到上述低端MOSFET的上述柵電極， 其中，上述第3半導體晶片的上述第I電極焊盤通過第I導線電連接到上述第I半導體晶片的上述第I柵電極焊盤，並且通過第3導線電連接到上述第2半導體晶片的上述第3柵電極焊盤，以及 其中，上述第3半導體晶片的上述第2電極焊盤通過第2導線電連接到上述第2半導體晶片的上述第2柵電極焊盤。
2.根據權利要求I所述的半導體裝置， 其中，上述第3導線包含鍵合在上述第3半導體晶片的上述正面上的導線。
3.根據權利要求I所述的半導體裝置， 其中，上述第3半導體晶片的上述第I驅動電路包含第I驅動器，並且上述第3半導體晶片的上述第2驅動電路包含第2驅動器， 其中，上述第3半導體晶片的上述第I驅動器的接地端子通過第4導線電連接到上述第I半導體晶片的上述高端MOSFET的上述源電極， 其中，上述第3半導體晶片的上述第2驅動器的接地端子通過第5導線電連接到上述第2半導體晶片的上述低端MOSFET的上述源電極。
4.根據權利要求I所述的半導體裝置， 其中，上述第3半導體晶片的上述第I驅動電路包含第I驅動器，並且上述第3半導體晶片的上述第2驅動電路包含第2驅動器， 其中，電連接到上述第3半導體晶片的上述第I驅動器的接地端子的第3電極焊盤被形成在上述第3半導體晶片的上述正面上， 其中，電連接到上述第3半導體晶片的上述第2驅動器的接地端子的第4電極焊盤被形成在上述第3半導體晶片的上述正面上， 其中，電連接到上述高端MOSFET的上述源電極的第3源電極焊盤被形成在上述第I半導體晶片的上述正面上， 其中，電連接到上述低端MOSFET的上述源電極的第4源電極焊盤被形成在上述第2半導體晶片的上述正面上，以及 其中，上述第3半導體晶片的上述第3電極焊盤通過第4導線電連接到上述第I半導體晶片的上述第3源電極焊盤，並且上述第3半導體晶片的上述第4電極焊盤電通過第5導線電連接到上述第2半導體晶片的上述第4源電極焊盤。
5.根據權利要求I所述的半導體裝置， 其中，上述第2半導體晶片的上述低端MOSFET的單元是溝道型的縱型功率M0SFET，並且上述第2半導體晶片的上述輔助MOSFET的單元是橫型MOSFET。
全文摘要
提供一種半導體裝置、DC/DC變換器和電源系統，該半導體裝置可防止自導通並能大幅度地提高電源變換效率。在把高端開關、低端開關、兩個驅動器單封裝化了的電源用封裝中系統中，由於通過把輔助開關內裝在低端開關的柵－源間，並在同一個晶片上構成該低端開關的低端MOSFET 3和輔助開關的輔助MOSFET 4，能夠防止自導通，所以可以安裝閾值電壓低的低端MOSFET 3，電源變換效率大幅度地提高。而且，關於輔助MOSFET 4的柵驅動，通過利用高端MOSFET 2的驅動器，也不需要設置新的驅動電路，而且能夠以與現有製品相同的管腳配置來實現，置換是容易的。
文檔編號H01L25/16GK102916008SQ201210380138
公開日2013年2月6日 申請日期2005年6月10日 優先權日2004年7月9日
發明者白石正樹, 巖崎貴之, 松浦伸悌 申請人:瑞薩電子株式會社