高電源紋波抑制比的低壓差線性穩壓器的製作方法
2023-05-05 07:33:11 2
專利名稱：高電源紋波抑制比的低壓差線性穩壓器的製作方法
技術領域：
本發明涉及一種穩壓器，尤其是一種高電源紋波抑制比的低壓差線性穩壓器電路。
背景技術：
線性穩壓器及低壓差(LDO)線性穩壓器電路用於從某個較高的、有噪聲的電壓源產生一個乾淨的、穩定的輸出電壓。在多數電系統中都需要這種穩壓器電路，以便提供乾淨的電壓源。例如用於行動電話、數位相機及無線區域網設備中的低壓差線性穩壓器，能為數字/模擬電路提供可靠的電源。模擬線性穩壓器及低壓差線性穩壓器電路很重要的一項指標是，器件本身不會在所需的信號中增加噪聲，並且能有效的抑制由電源引入的噪聲。模擬線性穩壓器及低壓差線性穩壓器要有良好的電源噪聲抑制能力(以電源紋波抑制比PSRR來度量)。
圖1描繪了一種採用現有技術的典型低壓差線性穩壓器，該穩壓器電路是通過反饋監控輸出電壓Vout，並且將反饋電壓與內部一個恆定值的參考電壓Vref相比較，來控制輸出電壓的幅值。當輸出電壓Vout太高或太低時，穩壓器電路的控制環路將自動調節內部節點電壓，從而使輸出電壓Vout返回其標稱值，保持輸出電壓Vout的基本恆定。第一級誤差放大器10用於產生較高的控制環路開環增益，第二級驅動緩衝級11是為了消除通路PMOS柵節點12上寄生極點對控制環路穩定性的影響。傳統的低壓差線性穩壓器電路的電源紋波抑制比(PSRR)性能並無法滿足未來便攜設備中模擬電路部分對電源系統PSRR性能的要求。
發明內容
本發明針對上述問題，提供了一種高電源紋波抑制比的低壓差線性穩壓器，該穩壓器電路通過在誤差放大器和驅動緩衝級之間，包含一個用於增強電源紋波抑制比低增益級，增強了低壓差線性穩壓器的電源紋波抑制比(PSRR)的性能。該低增益級和驅動緩衝級將電源的紋波信號無失真的傳遞至通路PMOS的柵極節點，從而消除了由於電源紋波引起的通路PMOS電晶體柵源電壓的變化，提高了通路PMOS電晶體中電流的穩定性，進而提高了抗電源噪聲的能力。
為了實現上述發明目的，本發明提供了如下的技術方案，一種高電源紋波抑制比的低壓差線性穩壓器電路，所述電路包含誤差放大器，驅動緩衝級和通路PMOS電晶體，其特徵在於所述電路進一步包括一低增益級，其輸入端連接在所述誤差放大器的輸出端，其輸出端連接在所述驅動緩衝級的輸入端，用於增強電源紋波抑制比低增益級，進而無失真的傳遞至所述通路PMOS電晶體的柵極。
比較好的是，所述電路進一步包括一分壓電路，所述分壓電路連接在所述通路PMOS管的漏極端，所述反饋電壓由所述通路PMOS電晶體的輸出電壓經所述分壓電路後形成。
比較好的是，所述低增益級進一步包括由差分輸入對管組成的輸入級和一個輸出級電路。
比較好的是，所述驅動緩衝級為電壓跟隨器。
比較好的是，所述驅動緩衝級的增益為1。
下面，參照附圖，對於熟悉本技術領域的人員而言，從對本發明的詳細描述中，本發明的上述和其他目的、特徵和優點將顯而易見。
圖1是已有的典型低壓差線性穩壓器的框圖；圖2是本發明的原理框圖；圖3是一種增強電源紋波抑制比的低增益級的實例電路；圖4低增益級的實例電路分析電源紋波抑制比的小信號模型。
具體實施例方式
請參見附圖2所示，相比圖1所示的傳統的低壓差線性穩壓器的電路結構，本發明的穩壓器電路包含了一個介於誤差放大器10和驅動緩衝級11之間的低增益級12。誤差放大器10的一個輸入端連接至內部一個參考電壓Vref，另一個輸入端連接至一個經過電阻網絡分壓的來自通路PMOS電晶體203輸出的反饋電壓。誤差放大器10通過放大反饋電壓和參考電壓Vref的差值生成一個表示輸出電壓與標稱值之差的誤差信號。誤差放大器10的輸出連接至低增益級201。低增益級201對誤差信號作進一步的調整。低增益級201的輸出連接至驅動緩衝級202。輸出緩衝級201是一個增益為1，輸出阻抗很低的電壓跟隨器。驅動緩衝級202的輸出信號用於控制通路PMOS電晶體203的柵極電壓。通路PMOS電晶體203的輸出電壓Vout用於給另一個電路供電，該電路在圖2中用負載電阻207表示。
通路PMOS電晶體203的源級連接至輸入電源，漏級連接至分壓電阻網絡的一端。內部的低增益級201通過將電源紋波無失真的傳遞至驅動緩衝級202的輸入，驅動緩衝級電路202又無失真將電源紋波傳遞至通路PMOS管203的柵極，從而保證通路PMOS管203的柵源電壓不會由於電源紋波的存在而發生變化，進而改善了電路的抗電源噪聲的能力。
圖3為低增益級201的一個實現電路。低增益級201實現了從電源到輸出節點310的增益A1為1。該電路包含一個差分輸入對管組成的輸入級和一個輸出級電路。第一電晶體24、第二電晶體25和第三電晶體26、第四電晶體27構成輸入級20，將來自放大器10輸出的誤差信號轉化為電流信號。第一電晶體24的柵節點240接收來自誤差放大器10輸出的誤差信號，第二電晶體25的柵節點250連接至內部一參考電壓源。第三電晶體26、第六電晶體29和第四電晶體27、第五電晶體28構成兩對電流鏡用於將電流誤差信號傳遞至輸出級。輸出級電路由第五電晶體28、第六電晶體29、第七電晶體30、第八電晶體31、第九電晶體41構成。其中，第九電晶體41構成輸出級的低阻抗負載。低增益級201的輸出信號通過驅動緩衝級202傳遞至通路PMOS電晶體203的柵極節點。驅動緩衝級202為電壓跟隨器，低增益級201的輸出節點310的電壓可以無失真的傳遞至通路PMOS電晶體203的柵節點。
對於本實用新型的低增益級輸出電路的電源紋波抑制比，可以通過分析輸出級各節點對電源和對地的輸出阻抗得出。圖4為低增益級的實例電路分析電源紋波抑制比的小信號模型。其中，1/gm30為電晶體30對電源的阻抗，rds28為電晶體28對地的阻抗，rds31為電晶體對電源的阻抗，rds29為電晶體29對地的阻抗，1/gm41為電晶體41對電源的阻抗。在模擬集成電路設計中，通常有1/gm遠遠小於rds，比如在以下分析中有1/gm30遠遠小於rds28，所以通常1/gm30+rds28可以簡化為rds28。
電源紋波vdd在第五電晶體28和第七電晶體30上產生的電流為i1=vdd1/gm30+rds28vddrds28---(1)]]>該電流通過由第七電晶體30、第八電晶體31組成的電流鏡傳遞至輸出節點310。
輸出節點310由於電源紋波vdd而產生的電壓vo包含兩個部分，分別用第一電壓vo1和第二電壓vo2表示。其中，第一電壓vo1是電源紋波vdd通過節點310對電源和對地的分壓電阻網絡，傳遞至輸出產生的電壓信號，第二電壓vo2是電流i1流過節點310產生的電壓信號。第一電壓vo1可以表示為vddrds29rds29+rds31//(1/gm41)---(2)]]>第二電壓vo2可以表示為vddrds31//(1/gm41)//rds29rds28---(3)]]>第五電晶體28和第六電晶體29的輸出阻抗在電路工作範圍內相等(rds28＝rds29) (4)因此有第二電壓vo2進一步可以表示為vddrds31//(1/gm41)rds29+rds31//(1/gm41)---(5)]]>將電壓vo的兩部分相加可以得出vo＝vdd (6)因此通過上述的分析有A1＝1(7)由於低增益級電路實現了從電源到輸出節點310的增益A1為1，所以通過內部的低增益級可以將電源紋波無失真的傳遞至驅動緩衝級的輸入。驅動緩衝級電路又無失真將電源紋波傳遞至通路PMOS電晶體203的柵極，從而保證了通路PMOS電晶體203的柵源電壓不會由於電源紋波的存在而發生變化，由此增強了電路的電源紋波抑制比。
前面提供了對較佳實施例的描述，以使本領域內的任何技術人員可使用或利用本發明。對這些實施例的各種修改對本領域內的技術人員是顯而易見的，可把這裡所述的總的原理應用到其他實施例而不使用創造性。因而，本發明將不限於這裡所示的實施例，而應依據符合這裡所揭示的原理和新特徵的最寬範圍。
權利要求
1.一種高電源紋波抑制比的低壓差線性穩壓器電路，所述電路包含誤差放大器，驅動緩衝級和通路PMOS電晶體，其特徵在於所述電路進一步包括一低增益級，其輸入端連接在所述誤差放大器的輸出端，其輸出端連接在所述驅動緩衝級的輸入端，用於增強電源紋波抑制比。
2.根據權利要求1所述的高電源紋波抑制比的低壓差線性穩壓器電路，其特徵在於，所述電路進一步包括一分壓電路，所述分壓電路連接在所述通路PMOS管的漏極端，所述反饋電壓由所述通路PMOS電晶體的輸出電壓經所述分壓電路後形成。
3.根據權利要求2所述的高電源紋波抑制比的低壓差線性穩壓器電路，其特徵在於，所述低增益級進一步包括由差分輸入對管組成的輸入級和一個輸出級電路。
4.根據權利要求2或3所述的高電源紋波抑制比的低壓差線性穩壓器電路，其特徵在於，所述驅動緩衝級為電壓跟隨器。
5.根據權利要求4所述的高電源紋波抑制比的低壓差線性穩壓器電路，其特徵在於，所述驅動緩衝級的增益為1。
全文摘要
本發明公開了一種高電源紋波抑制比的低壓差線性穩壓器電路，所述電路包含誤差放大器，驅動緩衝級和通路PMOS電晶體，所述電路進一步包括一低增益級，其輸入端連接在所述誤差放大器的輸出端，其輸出端連接在所述驅動緩衝級的輸入端，用於增強電源紋波抑制比。本發明的PMOS電晶體在很大的輸出電流和幾乎為零輸出電流的情況下，都能產生穩定的輸出電壓。內部的低增益級通過將電源紋波無失真的傳遞至驅動緩衝級的輸入，驅動緩衝級電路又無失真將電源紋波傳遞至通路PMOS管的柵極，從而保證通路PMOS管的柵源電壓不會由於電源紋波的存在而發生變化，進而改善了電路的抗電源噪聲的能力。
文檔編號G05F1/10GK1873576SQ20061002644
公開日2006年12月6日 申請日期2006年5月11日 優先權日2006年5月11日
發明者王磊, 劉晨 申請人:華潤矽威科技(上海)有限公司