一種Nand快閃記憶體和讀取其配置信息的方法和裝置製造方法
2023-05-09 13:00:41
一種Nand快閃記憶體和讀取其配置信息的方法和裝置製造方法
【專利摘要】本發明公開了一種Nand快閃記憶體和讀取其配置信息的方法和裝置，以解決現有技術隨著工藝特徵尺寸的降低，Nand快閃記憶體的配置信息的讀取可靠性越來越差的問題。其包括：在Nand快閃記憶體糾錯碼中選擇與熔絲陣列對應的糾錯碼；在熔絲陣列中讀取出全部n份配置信息，n≥2，n為正整數；根據與熔絲陣列對應的糾錯碼，檢查並糾正n份配置信息中錯誤的配置信息；判斷讀取出的各份配置信息是否正確；將正確的配置信息確定為Nand快閃記憶體的配置信息。熔絲陣列中存儲多份配置信息，並且通過糾錯能力強的糾錯碼對配置信息進行檢查和糾錯，而且熔絲陣列中儘可能少地串聯存儲單元，降低了讀取Nand快閃記憶體配置信息出錯的機率。
【專利說明】—種Nand快閃記憶體和讀取其配置信息的方法和裝置
【技術領域】
[0001]本發明涉及存儲器【技術領域】，特別是涉及一種Nand快閃記憶體和讀取其配置信息的方法和裝置。
【背景技術】
[0002]Nand快閃記憶體是的一種非易失性存儲器，其內部採用非線性宏單元模式，為固態大容量內存的實現提供了廉價有效的解決方案。Nand快閃記憶體具有容量大，改寫速度快等優點，適用於大量數據的存儲，因而在業界得到了越來越廣泛的應用，如嵌入式產品中包括數位相機、MP3隨身聽記憶卡、體積小巧的U盤等。
[0003]Nand快閃記憶體的存儲陣列是由存儲單元組成，分為主陣列和熔絲陣列，主陣列供用戶使用；熔絲陣列用來存儲Nand快閃記憶體的配置信息，對可靠性的要求比主陣列更高。
[0004]Nand快閃記憶體的熔絲陣列儲存著狀態和調整等信息，對Nand快閃記憶體的配置起著至關重要的作用，一旦讀取出錯或是丟失，Nand快閃記憶體的正常工作受到影響。
[0005]隨著工藝特徵尺寸的降低，Nand快閃記憶體中熔絲陣列的讀取可靠性越來越差。因為當製作Nand快閃記憶體的特徵尺寸變小時，熔絲陣列的存儲單元上存儲的電荷越來越少，導致閾值浮動比較大，給讀取帶來麻煩；也可以把熔絲陣列的每個存儲單元簡化理解為電容模型，當製作Nand快閃記憶體的特徵尺寸變小時，其存儲單元的尺寸也相應變小，各存儲單元之間的距離越來越近，彼此之間會產生串擾現象，耦合等情況也會越來越嚴重，導致存儲的信息出現漂移的問題。
[0006]同時，讀取熔絲陣列中的配置信息還受Nand快閃記憶體糾錯碼的糾錯能力強弱影響，在Nand快閃記憶體糾錯碼的糾錯能力不變的情況下，Nand快閃記憶體的特徵尺寸變小，熔絲陣列中配置信息的讀取可靠性大大降低。
【發明內容】
[0007]本發明公開了一種Nand快閃記憶體和讀取其配置信息的方法和裝置，以解決現有技術隨著工藝特徵尺寸的降低，Nand快閃記憶體的配置信息的讀取可靠性越來越差的問題。
[0008]為了解決上述問題，本發明公開了一種讀取Nand快閃記憶體配置信息的方法，包括:
[0009]在Nand快閃記憶體糾錯碼中選擇與熔絲陣列對應的糾錯碼；
[0010]在熔絲陣列中讀取出全部η份配置信息，η≥2，η為正整數；
[0011]根據與熔絲陣列對應的糾錯碼，檢查並糾正η份配置信息中錯誤的配置信息；
[0012]判斷讀取出的各份配置信息是否正確；
[0013]將正確的配置信息確定為Nand快閃記憶體的配置信息；
[0014]其中，Nand快閃記憶體糾錯碼中還包括與主陣列對應的糾錯碼；並且與熔絲陣列對應的糾錯碼的糾錯能力不同於與主陣列對應的糾錯碼。
[0015]優選的:所述與主陣列對應的糾錯碼包括BCH碼；
[0016]所述與熔絲陣列對應的糾錯碼包括BCH碼。[0017]優選的，所述判斷讀取出的各份配置信息是否正確，包括:
[0018]判斷全部η份配置信息中，大於η/2份或(η+1)/2份的配置信息是否相同，如果相同，則所述大於η/2份或(η+1) /2份的配置信息為正確的配置信息；如果不同，則所述全部η份配置信息為錯誤的配置信息。
[0019]優選的:當η為奇數時，判斷全部η份配置信息中，大於(η+1) /2份的配置信息是否相同，如果相同，則所述大於(η+1)/2份的配置信息為正確的配置信息；如果不同，則所述全部η份配置信息為錯誤的配置信息；
[0020]當η為偶數時，判斷全部η份配置信息中，大於η/2份的配置信息是否相同，如果相同，則所述大於η/2份的配置信息為正確的配置信息；如果不同，則所述全部η份配置信息為錯誤的配置信息。
[0021]優選的，所述與熔絲陣列對應的糾錯碼的糾錯能力不同於與主陣列對應的糾錯碼，包括:
[0022]與熔絲陣列對應的糾錯碼的糾錯能力大於與主陣列對應的糾錯碼。
[0023]本發明還公開了一種讀取Nand快閃記憶體配置信息的裝置，包括:
[0024]糾錯碼選擇模塊，用於在Nand快閃記憶體糾錯碼中選擇與熔絲陣列對應的糾錯碼；
[0025]配置信息讀取模塊，用於在熔絲陣列中讀取出全部η份配置信息，η≥2，η為正整數；
[0026]配置信息檢查並糾正模塊，用於根據與熔絲陣列對應的糾錯碼，檢查並糾正η份配置信息中錯誤的配置信息；
[0027]配置信息正確判斷模塊，用於判斷讀取出的各份配置信息是否正確；
[0028]Nand快閃記憶體配置信息確定模塊，用於將正確的配置信息確定為Nand快閃記憶體的配置信息；
[0029]其中，Nand快閃記憶體糾錯碼中還包括與主陣列對應的糾錯碼；並且與熔絲陣列對應的糾錯碼的糾錯能力不同於與主陣列對應的糾錯碼。
[0030]優選的:所述配置信息正確判斷模塊判斷全部η份配置信息中，大於η/2份或(η+1)/2份的配置信息是否相同，如果相同，則所述大於η/2份或(η+1)/2份的配置信息為正確的配置信息；如果不同，則所述全部η份配置信息為錯誤的配置信息。
[0031]優選的:當η為奇數時，所述配置信息正確判斷模塊判斷全部η份配置信息中，大於(η+1)/2份的配置信息是否相同，如果相同，則所述大於(η+1)/2份的配置信息為正確的配置信息；如果不同，則所述全部η份配置信息為錯誤的配置信息；
[0032]當η為偶數時，所述配置信息正確判斷模塊判斷全部η份配置信息中，大於η/2份的配置信息是否相同，如果相同，則所述大於η/2份的配置信息為正確的配置信息；如果不同，則所述全部η份配置信息為錯誤的配置信息。
[0033]優選的，所述與熔絲陣列對應的糾錯碼的糾錯能力不同於與主陣列對應的糾錯碼，包括:
[0034]與熔絲陣列對應的糾錯碼的糾錯能力大於與主陣列對應的糾錯碼。
[0035]同時，本發明還公開了一種Nand快閃記憶體，包括:
[0036]熔絲陣列中的η個熔絲池,用於存儲η份配置信息，η≥2, η為正整數。
[0037]優選的:所述η個熔絲池中的每個熔絲池存儲一份配置信息。[0038]與現有技術相比，本發明包括以下優點:
[0039]本發明公開了的一種Nand快閃記憶體和讀取其配置信息的方法和裝置，在Nand快閃記憶體中的熔絲陣列中劃分出多個熔絲池，每個熔絲池中存儲一份配置信息，讀取配置信息時，將熔絲池中的配置信息全部讀取出來，從中選擇正確的配置信息做為Nand快閃記憶體的配置信息，可以降低讀取Nand快閃記憶體配置信息出錯的機率。
[0040]同時，在Nand快閃記憶體中內嵌了與主陣列對應的糾錯碼，和與熔絲陣列對應的糾錯碼，並且，與熔絲陣列對應的糾錯碼的糾錯能力大於與主陣列對應的糾錯碼的糾錯能力。讀取熔絲陣列中的配置信息時，選擇與熔絲陣列對應的，並且糾錯能力強的糾錯碼，檢查並糾正錯誤的配置信息，可以降低讀取Nand快閃記憶體配置信息出錯的機率。
【專利附圖】
【附圖說明】
[0041]圖1是本發明實施例一公開的一種讀取Nand快閃記憶體配置信息的方法流程圖；
[0042]圖2是本發明實施例二公開的一種讀取Nand快閃記憶體配置信息的方法流程圖；
[0043]圖3是本發明實施例三公開的一種讀取Nand快閃記憶體配置信息的裝置結構圖；
[0044]圖4是本發明實施例四公開的一種Nand快閃記憶體部分示意圖；
[0045]圖5是本發明實施例四公開的一種Nand快閃記憶體中熔絲池示意圖。
【具體實施方式】
[0046]為使本發明的上述目的、特徵和優點能夠更加明顯易懂，下面結合附圖和【具體實施方式】對本發明作進一步詳細的說明。
[0047]本發明公開了一種Nand快閃記憶體和讀取其配置信息的方法和裝置，通過將Nand快閃記憶體中存儲的全部、多份配置信息讀取出來，判斷讀取出的各份配置信息是否正確，將正確的配置信息確定為該Nand快閃記憶體的配置信息。並且在讀取出全部、多份配置信息時，選擇與熔絲陣列對應的糾錯碼進行糾錯，該糾錯碼的糾錯能力大於與主陣列對應的糾錯碼。
[0048]下面通過列舉幾個具體的實施例詳細介紹本發明公開的一種Nand快閃記憶體和讀取其配置信息的方法和裝置。
[0049]實施例一
[0050]詳細介紹本發明公開的一種讀取Nand快閃記憶體配置信息的方法。
[0051]參照圖1，示出了本發明實施例一公開的一種讀取Nand快閃記憶體配置信息的方法流程圖。
[0052]步驟S11，在Nand快閃記憶體糾錯碼中選擇與熔絲陣列對應的糾錯碼。
[0053]Nand快閃記憶體糾錯碼中包括與熔絲陣列(Fuse Array )對應的糾錯碼，和與主陣列(Main Array)對應的糾錯碼。與Fuse Array對應的糾錯碼用於對FuseArray中的數據進行糾錯；與Main Array對應的糾錯碼用於對Main Array中的數據進行糾錯。並且與FuseArray對應的糾錯碼的糾錯能力不同於與MainArray對應的糾錯碼的糾錯能力。
[0054]在Nand快閃記憶體糾錯碼中選擇用於對Fuse Array中的數據進行糾錯的糾錯碼。
[0055]步驟S12，在熔絲陣列中讀取出全部n份配置信息，n≥2，n為正整數。
[0056]Fuse Array中存儲著η份配置信息，n≥2, η為正整數,意味著Fuse Array中至少存儲著2份配置信息。[0057]將Fuse Array中存儲的η份配置信息全部讀取出來。
[0058]步驟S13，根據與熔絲陣列對應的糾錯碼，檢查並糾正η份配置信息中錯誤的配置信息。
[0059]根據步驟Sll中選擇的與Fuse Array對應的糾錯碼，對步驟S12中讀取出的全部η份配置信息進行檢查，並糾正其中錯誤的配置信息。
[0060]上述步驟S12和上述步驟S13可以同時進行，即讀取η份配置信息時，可以同時對讀取出的η份配置信息進行檢查並糾正其中錯誤的配置信息。
[0061]步驟S14，判斷讀取出的各份配置信息是否正確。
[0062]對在上述步驟S12中讀取出的，並在上述步驟S13中檢查甚至糾正過錯誤的全部η份配置信息中的每份配置信息，進行判斷操作，目的是判斷各份配置信息是否正確。
[0063]步驟S15,將正確的配置信息確定為Nand快閃記憶體的配置信息。
[0064]將上述步驟S14中判斷為正確的配置信息確定為Nand快閃記憶體的配置信息。
[0065]實施例二
[0066]詳細介紹本發明公開的一種讀取Nand快閃記憶體配置信息的方法。
[0067]參照圖2，示出了本發明實施例二公開的一種讀取Nand快閃記憶體配置信息的方法流程圖。
[0068]步驟S21，在Nand快閃記憶體糾錯碼中選擇與熔絲陣列對應的糾錯碼。
[0069]Nand快閃記憶體糾錯碼中同時包括與Main Array對應的糾錯碼和與FuseArray對應的糾錯碼；並且與Fuse Array對應的糾錯碼的糾錯能力大於與MainArray對應的糾錯碼的糾韋昔倉泛力。
[0070]Nand快閃記憶體糾錯碼一般採用BCH碼、RS碼或者是LDPC碼
[0071]上述與Main Array對應的糾錯碼可以包括BCH碼；上述與Fuse Array對應的糾錯碼也可以包括BCH碼。上述與Main Array對應的糾錯碼可以和與Fuse Array對應的糾錯碼均為BCH碼，但是各自的糾錯能力不同，與FuseArray對應的BCH碼的糾錯能力大於與Main Array對應的BCH碼的糾錯能力。
[0072]例如，與Main Array對應的糾錯碼的糾錯能力為8bit/512byte(讀取512byte的數據添加8bit糾錯識別碼，糾錯識別碼位數越多，糾錯能力越強)，與Fuse Array對應的糾錯碼的糾錯能力為16bit/512byte (讀取512byte的數據添加16bit糾錯識別碼)。
[0073]在Nand快閃記憶體糾錯碼中選擇與Fuse Array對應的糾錯碼,可以為BCH碼。
[0074]步驟S22，在熔絲陣列中讀取出全部η份配置信息，η≥2，η為正整數。
[0075]Fuse Array中存儲著η份配置信息，並且η份配置信息存儲在Fuse Array中的不同位置處，每個存儲配置信息的位置可以為一個「Fuse池」,FuseArray中包含η個「Fuse池」，就可以在Fuse Array中存儲η份配置信息。其中，η≥2，η為正整數，表示在FuseArray中至少包含2個「Fuse池」,至少存儲2份配置信息。
[0076]例如，Fuse Array的容量為4096個bit，配置信息的容量為1024個bit，則在FuseArray 中將配置信息分別存儲在 l_1024bit，1025_2048bit，2049_3072bit，3073_4096bit的四個「Fuse池」中。將四個「Fuse池」中的4份配置信息全部讀取出來。
[0077]步驟S23，根據與熔絲陣列對應的糾錯碼，檢查並糾正η份配置信息中錯誤的配置信息。[0078]利用上述步驟S21中選擇的與Fuse Array對應的糾錯碼，對上述步驟S22中讀取出的全部η份配置信息進行檢查，並糾正其中錯誤的配置信息。
[0079]需要強調的是，上述步驟S22和上述步驟S23可以同時進行，讀取η份配置信息的同時，對讀取出的η份配置信息進行檢查，並糾正其中錯誤的配置信息。
[0080]步驟S24，判斷讀取出的各份配置信息是否正確。
[0081]對讀取出的η份配置信息中的各份配置信息進行判斷，判斷各份配置信息是否正確。
[0082]上述步驟S24具體可以為:判斷全部η份配置信息中，大於η/2份或(η+1)/2份的配置信息是否相同，如果相同，則上述大於η/2份或(η+1)/2份的配置信息為正確的配置信息；如果不同，則上述全部η份配置信息為錯誤的配置信息。
[0083]上述步驟S24具體可以包括:
[0084]步驟S241，當η為奇數時，判斷全部η份配置信息中，大於(n+1 )/2份的配置信息是否相同。
[0085]如果相同，貝U上述大於(η+1) /2份的配置信息為正確的配置信息；如果不同，貝1J上述全部η份配置信息為錯誤的配置信息。
[0086]例如，當η=9時，即Fuse Array中包含9個「Fuse池」,每個「Fuse池」存儲一份配置信息，共9份配置信息。判斷全部9份配置信息中，大於(9+1)/2=5份配置信息是否相同，意味著在全部9份配置信息中，是否至少有5份配置信息相同。如果有6份配置信息均為「01011010」，則確定此6份配置信息相同，那麼這6份配置信息為正確的配置信息；如果有6份配置信息不同，其餘3份配置信息相同，或者全部9份配置信息均不相同，總之相同的配置信息數量少於5份，那麼全部9份配置信息為錯誤的配置信息。
[0087]步驟S242，當η為偶數時，判斷全部η份配置信息中，大於η/2份的配置信息是否相同。
[0088]如果相同，則上述大於η/2份的配置信息為正確的配置信息；如果不同，則上述全部η份配置信息為錯誤的配置信息。
[0089]例如，當η=10時，即Fuse Array中包含10個「Fuse池」,每個「Fuse池」存儲一份配置信息，共10份配置信息。判斷全部10份配置信息中，大於10/2=5份配置信息是否相同，意味著在全部10份配置信息中，是否至少有5份配置信息相同。如果有6份配置信息均為「01011010」，則確定此6份配置信息相同，那麼這6份配置信息為正確的配置信息；如果有6份配置信息不同，其餘3份配置信息相同，或者10份配置信息均不相同，總之相同的配置信息數量少於5份，那麼全部10份配置信息為錯誤的配置信息。
[0090]在Fuse Array中的全部η份配置信息中，無論η為奇數還是偶數,如果有超過半數的配置信息不同，則表示該Fuse Array的存儲性能已經很弱，不能再繼續使用了。
[0091]步驟S25,將正確的配置信息確定為Nand快閃記憶體的配置信息。
[0092]將上述步驟S24中判斷為正確的配置信息確定為Nand快閃記憶體的配置信息。
[0093]例如，上述步驟S24中判斷「01011010」為正確的配置信息，則「01011010」為Nand快閃記憶體的配置信息。
[0094]綜上所述，本發明實施例一至二公開的一種讀取Nand快閃記憶體配置信息的方法，與現有技術相比，具有以下優點:[0095]在Nand快閃記憶體中的熔絲陣列中劃分出多個熔絲池，每個熔絲池中存儲一份配置信息，讀取配置信息時，將熔絲池中的配置信息全部讀取出來，從中選擇正確的配置信息做為Nand快閃記憶體的配置信息，可以降低讀取Nand快閃記憶體配置信息出錯的機率。
[0096]同時，在Nand快閃記憶體中內嵌了與主陣列對應的糾錯碼，和與熔絲陣列對應的糾錯碼，並且，與熔絲陣列對應的糾錯碼的糾錯能力大於與主陣列對應的糾錯碼的糾錯能力。讀取熔絲陣列中的配置信息時，選擇與熔絲陣列對應的，並且糾錯能力強的糾錯碼，檢查並糾正錯誤的配置信息，可以降低讀取Nand快閃記憶體配置信息出錯的機率。
[0097]實施例三
[0098]詳細介紹本發明公開的一種讀取Nand快閃記憶體配置信息的裝置。
[0099]參照圖3，示出了本發明實施例三公開的一種讀取Nand快閃記憶體配置信息的裝置結構圖。
[0100]上述一種讀取Nand快閃記憶體配置信息的裝置，具體可以包括:
[0101]糾錯碼選擇模塊31，配置信息讀取模塊32，配置信息檢查並糾正模塊33，配置信息正確判斷模塊34，以及，Nand快閃記憶體配置信息確定模塊35。
[0102]下面分別詳細介紹各模塊的功能和各模塊之間的關係。
[0103]糾錯碼選擇模塊31，用於在Nand快閃記憶體糾錯碼中選擇與熔絲陣列對應的糾錯碼。
[0104]上述糾錯碼選擇模塊31在包含與Main Array對應的糾錯碼和與FuseArray對應的糾錯碼的Nand快閃記憶體糾錯碼中，選擇與Fuse Array對應的糾錯碼。
[0105]其中，與熔絲陣列對應的糾錯碼的糾錯能力不同於與主陣列對應的糾錯碼。
[0106]而且，與熔絲陣列對應的糾錯碼的糾錯能力可以大於與主陣列對應的糾錯碼。
[0107]配置信息讀取模塊32，用於在熔絲陣列中讀取出全部n份配置信息，n≥2，n為正整數。
[0108]上述配置信息讀取模塊32將Fuse Array中存儲著的n份配置信息全部讀取出來。
[0109]配置信息檢查並糾正模塊33，用於根據與熔絲陣列對應的糾錯碼，檢查並糾正n份配置信息中錯誤的配置信息。
[0110]上述配置信息檢查並糾正模塊33根據上述糾錯碼選擇模塊31選擇的與FuseArray對應的糾錯碼，檢查並糾正上述配置信息讀取模塊32讀取出的n份配置信息中錯誤的配置信息。
[0111]配置信息正確判斷模塊34，用於判斷讀取出的各份配置信息是否正確。
[0112]上述配置信息正確判斷模塊34對上述配置信息讀取模塊32讀取出的n份配置信息中的各份配置信息進行判斷，判斷各份配置信息是否正確。
[0113]上述配置信息正確判斷模塊34判斷全部n份配置信息中，大於n/2份或(n+1)/2份的配置信息是否相同，如果相同，則上述大於n/2份或(n+1)/2份的配置信息為正確的配置信息；如果不同，則上述全部n份配置信息為錯誤的配置信息。
[0114]當n為奇數時，上述配置信息正確判斷模塊34判斷全部n份配置信息中，大於(n+1)/2份的配置信息是否相同，如果相同，則上述大於(n+1)/2份的配置信息為正確的配置信息；如果不同，則上述全部n份配置信息為錯誤的配置信息。
[0115]例如，當n=9時。上述配置信息正確判斷模塊34判斷全部9份配置信息中，大於(9+1)/2=5份配置信息是否相同，意味著在全部9份配置信息中，是否至少有5份配置信息相同。如果有6份配置信息相同，那麼這6份配置信息為正確的配置信息；如果有6份配置信息不同，其餘3份配置信息相同，或者全部9份配置信息均不相同，總之相同的配置信息數量少於5份，那麼全部9份配置信息為錯誤的配置信息。
[0116]當η為偶數時，上述配置信息正確判斷模塊34判斷全部η份配置信息中，大於η/2份的配置信息是否相同，如果相同，則上述大於η/2份的配置信息為正確的配置信息；如果不同，則上述全部η份配置信息為錯誤的配置信息。
[0117]例如，當η=10時。上述配置信息正確判斷模塊34判斷全部10份配置信息中，大於10/2=5份配置信息是否相同，意味著在全部10份配置信息中，是否至少有5份配置信息相同。如果有6份配置信息相同，那麼這6份配置信息為正確的配置信息；如果有6份配置信息不同，其餘3份配置信息相同，或者10份配置信息均不相同，總之相同的配置信息數量少於5份，那麼全部10份配置信息為錯誤的配置信息。
[0118]Nand快閃記憶體配置信息確定模塊35，用於將正確的配置信息確定為Nand快閃記憶體的配置信息。
[0119]上述Nand快閃記憶體配置信息確定模塊35將上述配置信息正確判斷模塊34判斷為正確的配置信息確定為Nand快閃記憶體的配置信息。
[0120]綜上所述，本發明實施例三公開的一種讀取Nand快閃記憶體配置信息的裝置，與現有技術相比，具有以下優點:
[0121]在Nand快閃記憶體中的熔絲陣列中劃分出多個熔絲池，每個熔絲池中存儲一份配置信息，讀取配置信息時，將熔絲池中的配置信息全部讀取出來，從中選擇正確的配置信息做為Nand快閃記憶體的配置信息，可以降·低讀取Nand快閃記憶體配置信息出錯的機率。
[0122]同時，在Nand快閃記憶體中內嵌了與主陣列對應的糾錯碼，和與熔絲陣列對應的糾錯碼，並且，與熔絲陣列對應的糾錯碼的糾錯能力大於與主陣列對應的糾錯碼的糾錯能力。讀取熔絲陣列中的配置信息時，選擇與熔絲陣列對應的，並且糾錯能力強的糾錯碼，檢查並糾正錯誤的配置信息，可以降低讀取Nand快閃記憶體配置信息出錯的機率。
[0123]實施例四
[0124]詳細介紹本發明公開的一種Nand快閃記憶體。
[0125]參照圖4，示出了本發明實施例四公開的一種Nand快閃記憶體部分示意圖。
[0126]上述一種Nand快閃記憶體，具體可以包括:
[0127]線位(BL)、字線(WL)和m個存儲單元，m為正整數。
[0128]在Fuse Array中，每個BL上可以串聯16或32個存儲單元，串聯的存儲單元數量只要滿足Fuse Array的存儲需求即可，不需要串聯過多的存儲單元。
[0129]上述一種Nand快閃記憶體，具體還可以包括:
[0130]熔絲陣列中的η個熔絲池,用於存儲η份配置信息，η≤ 2, η為正整數。
[0131]並且，上述η個熔絲池中的每個熔絲池存儲一份配置信息。
[0132]參照圖5，示出了本發明實施例四公開的一種Nand快閃記憶體中熔絲池示意圖。
[0133]如圖5所示,其中FuseO至Fuse3為4個熔絲池。每個熔絲池中存儲一份配置信
肩、O
[0134]在讀取配置信息時，可以從上述4個熔絲池中將存儲的配置信息全部讀取出來。上述熔絲池的數量可以根據Nand快閃記憶體的具體需求設定，可以至少配置2個熔絲池。[0135]綜上所述，本發明實施例四公開的一種Nand快閃記憶體，與現有技術相比，具有以下優
.[0136]上述Nand快閃記憶體中每個BL串聯的存儲單元數量儘量少，但是要滿足Nand快閃記憶體的使用需求。每個BL串聯的存儲單元數量少，當讀取Fuse Array中的配置信息時,產生的電壓和電流對選中的存儲單元的影響也減少，所以提高了讀取Nand快閃記憶體配置信息的準確度。
[0137]同時，上述Nand快閃記憶體中可以同時在η個熔絲池中存儲η份配置信息，讀取時，從η個熔絲池中讀取出全部η份配置信息，判斷其中的配置信息是否正確，如果出現了一份或幾份配置信息錯誤，剩餘的配置信息還是可靠、正確的，提高了讀取Nand快閃記憶體配置信息的準確度。
[0138]對於裝置實施例而言，由於其與方法實施例基本相似，所以描述的比較簡單，相關之處參見方法實施例的部分說明即可。
[0139]本說明書中的各個實施例均採用遞進的方式描述，每個實施例重點說明的都是與其他實施例的不同之處，各個實施例之間相同相似的部分互相參見即可。
[0140]以上對本發明所公開的一種Nand快閃記憶體和讀取其配置信息的方法和裝置，進行了詳細介紹，本文中應用了具體個例對本發明的原理及實施方式進行了闡述，以上實施例的說明只是用於幫助理解本發明的方法及其核心思想；同時，對於本領域的一般技術人員，依據本發明的思想，在【具體實施方式】及應用範圍上均會有改變之處，綜上所述，本說明書內容不應理解為對本發明的限制。
【權利要求】
1.一種讀取Nand快閃記憶體配置信息的方法，其特徵在於，包括: 在Nand快閃記憶體糾錯碼中選擇與熔絲陣列對應的糾錯碼； 在熔絲陣列中讀取出全部n份配置信息，η≥2，η為正整數； 根據與熔絲陣列對應的糾錯碼，檢查並糾正η份配置信息中錯誤的配置信息； 判斷讀取出的各份配置信息是否正確； 將正確的配置信息確定為Nand快閃記憶體的配置信息； 其中，Nand快閃記憶體糾錯碼中還包括與主陣列對應的糾錯碼；並且與熔絲陣列對應的糾錯碼的糾錯能力不同於與主陣列對應的糾錯碼。
2.根據權利要求1所述的方法，其特徵在於: 所述與主陣列對應的糾錯碼包括BCH碼； 所述與熔絲陣列對應的糾錯碼包括BCH碼。
3.根據權利要求1所述的方法，其特徵在於，所述判斷讀取出的各份配置信息是否正確，包括: 判斷全部η份配置信息中，大於η/2份或(η+1) /2份的配置信息是否相同，如果相同，則所述大於η/2份或(η+1 )/2份的配置信息為正確的配置信息；如果不同，則所述全部η份配置信息為錯誤的配置信息。
4.根據權利要求3所述的方法，其特徵在於: 當η為奇數時，判斷全部η份配置信息中，大於(η+1)/2份的配置信息是否相同，如果相同，則所述大於(η+1) /2份的配置信息為正確的配置信息；如果不同，則所述全部η份配置信息為錯誤的配置信息； 當η為偶數時，判斷全部η份配置信息中，大於η/2份的配置信息是否相同，如果相同，則所述大於η/2份的配置信息為正確的配置信息；如果不同，則所述全部η份配置信息為錯誤的配置信息。
5.根據權利要求1所述的方法，其特徵在於，所述與熔絲陣列對應的糾錯碼的糾錯能力不同於與主陣列對應的糾錯碼，包括: 與熔絲陣列對應的糾錯碼的糾錯能力大於與主陣列對應的糾錯碼。
6.一種讀取Nand快閃記憶體配置信息的裝置，其特徵在於，包括: 糾錯碼選擇模塊，用於在Nand快閃記憶體糾錯碼中選擇與熔絲陣列對應的糾錯碼； 配置信息讀取模塊，用於在熔絲陣列中讀取出全部η份配置信息，n ^ 2, η為正整數；配置信息檢查並糾正模塊，用於根據與熔絲陣列對應的糾錯碼，檢查並糾正η份配置信息中錯誤的配置信息； 配置信息正確判斷模塊，用於判斷讀取出的各份配置信息是否正確； Nand快閃記憶體配置信息確定模塊，用於將正確的配置信息確定為Nand快閃記憶體的配置信息；其中，Nand快閃記憶體糾錯碼中還包括與主陣列對應的糾錯碼；並且與熔絲陣列對應的糾錯碼的糾錯能力不同於與主陣列對應的糾錯碼。
7.根據權利要求6所述的裝置，其特徵在於: 所述配置信息正確判斷模塊判斷全部η份配置信息中，大於η/2份或(η+1) /2份的配置信息是否相同，如果相同，則所述大於η/2份或(η+1) /2份的配置信息為正確的配置信息；如果不同，則所述全部η份配置信息為錯誤的配置信息。
8.根據權利要求7所述的裝置，其特徵在於: 當η為奇數時，所述配置信息正確判斷模塊判斷全部η份配置信息中，大於(n+1 )/2份的配置信息是否相同，如果相同，則所述大於(η+1) /2份的配置信息為正確的配置信息；如果不同，則所述全部η份配置信息為錯誤的配置信息； 當η為偶數時，所述配置信息正確判斷模塊判斷全部η份配置信息中，大於η/2份的配置信息是否相同，如果相同，則所述大於η/2份的配置信息為正確的配置信息；如果不同，則所述全部η份配置信息為錯誤的配置信息。
9.根據權利要求6所述的裝置，其特徵在於，所述與熔絲陣列對應的糾錯碼的糾錯能力不同於與主陣列對應的糾錯碼，包括: 與熔絲陣列對應的糾錯碼的糾錯能力大於與主陣列對應的糾錯碼。
10.一種Nand快閃記憶體,其特徵在於,包括: 熔絲陣列中的η個熔絲池,用於存儲η份配置信息，η≥2, η為正整數。
11.根據權利要求10所述的Nand快閃記憶體，其特徵在於: 所述η個熔絲池中的每個熔絲`池存儲一份配置信息。
【文檔編號】G11C29/42GK103794253SQ201210426090
【公開日】2014年5月14日 申請日期:2012年10月30日 優先權日:2012年10月30日
【發明者】蘇志強, 劉會娟 申請人:北京兆易創新科技股份有限公司