用於製造3d存儲器陣列的共享x-線掩模和共享y-線掩模的製作方法

2023-05-09 17:11:51 4

專利名稱：用於製造3d存儲器陣列的共享x-線掩模和共享y-線掩模的製作方法
技術領域：
本申請要求美國專利申請12/231,000的權益，該申請提交於2008年9月9日，其 全部內容通過引用包括在此。
背景技術：
本發明通常涉及半導體製造領域，更具體地說，涉及三維半導體存儲器器件及其 製造方法。在製造半導體器件期間，各種光刻掩模用來在襯底上形成結構。每個光刻步驟都 具有它自己的掩模。對於關鍵級，每掩模成本接近300，000美元並且正在增加。因此，製作 掩模組非常昂貴。此外，為實驗運行製作掩模組會過於昂貴。例如，對每個設計層使用傳統 唯一掩模製造八級存儲器在工藝後端(BEOL)結構(即金屬互連)中需要M個關鍵掩模。 僅用於互連的掩模組耗費超過七百萬美元。四層三維一次可編程(OTP)存儲器器件通常由堆疊在用來讀取和寫入單獨存儲 器單元的器件驅動器層頂部上的四層單獨存儲器單元構成。每個單獨單元都具有相關的字 線和位線。字線和位線通過一連串過孔(zia)唯一連接到器件驅動器層。

發明內容
本發明的一個實施例提供製造三維半導體器件的方法，包括使用第一位線掩模來 在第一器件級中形成第一位線層，其中第一位線層包括第一位線，以及使用第一位線掩模 來在第二器件級中形成第二位線層，其中第二位線層包括第二位線。第一位線和第二位線 具有到位線連接級的不同電氣連接。本發明的另一實施例提供三維半導體器件，包括在第一器件級中的第一位線層， 其中第一位線層具有第一位線圖案，其中第一位線層包括第一位線；以及在第二器件級中 的第二位線層，其中第二位線層具有第一位線圖案，其中第二位線層包括第二位線。第一位 線和第二位線具有到位線連接級的不同電氣連接。


圖1是根據示範實施例的存儲器單元子陣列的頂視圖。圖2是根據示範實施例的圖1的存儲器單元子陣列的側視圖。圖3是根據示範實施例的位線級的頂視圖。圖4是根據示範實施例的潛在過孔通道(corridor)的頂視圖。圖5是示出根據示範實施例的過孔通道區域布局的示圖。圖6是示出根據示範實施例的位線級的掩模布局的示圖。圖7是示出根據示範實施例的中間級的掩模布局的示圖。圖8是根據示範實施例使用在圖6和圖7中示出的掩模製造的過孔通道區域的剖 視圖。
圖9是根據示範實施例使用三個位線掩模製造的過孔通道區域的剖面圖。圖10是根據示範實施例使用三個位線掩模和X帶製造的共享過孔通道區域的剖 面圖。圖11是根據示範實施例使用四個位線掩模製造的具有多個單過孔通道的過孔通 道區域的剖面圖。圖12是根據示範實施例使用四個位線掩模並且不使用頂部金屬層製造的過孔通 道區域的剖面圖。
具體實施例方式描述了共享χ-線掩模和共享y_線掩模以便製造三維存儲器陣列的結構和方法。 在下面描述中，出於解釋目的，陳述了許多具體細節以提供對本發明示範實施例的徹底理 解。然而，本領域技術人員應明白，可以在沒有這些具體細節的情況下實施本發明。術語字 線、位線、X-線和y-線可以交換使用。附圖不按比例繪製。單數術語掩模包括從母掩模為 底的全部工作板。因此，母掩模和它的工作板具有相同圖案。在其它例子中，已知的結構和 器件用簡化形式示出，從而有助於描述示範實施例。在四層三維一次可編程存儲器設計中，過孔掩模使用兩次，並且存儲器單元掩模 可以使用多次。應注意，與術語「通孔」相比，術語「過孔」的使用不意味著限制本發明的實 施例，並且本發明的實施例可以包括過孔或通孔或兩者。可以部分共享字線掩模(例如分 段字)而不共享位線掩模。字線掩模和位線掩模不會在各級中同時共享，因為它們不是到 單獨存儲器單元的唯一連接。如果字線掩模和位線掩模在各級中同時共享，那麼四個存儲 器單元將同時開啟。本發明的實施例描述允許字線掩模和位線掩模都被共享的結構和方法。例如，八 層存儲器的掩模數量可以減少到六個掩模一個存儲器單元掩模、一個過孔掩模、一個字線 掩模以及三個位線掩模。有利地是，掩模組的成本被充分減少。位線掩模可以使用兩次或三 次，每次都實現製造利用率的提高。另外，實驗運行掩模組是更有成本效率的。有利地是， 這些較低成本掩模組使各系列的產品變化更有利可圖。本發明的一個實施例涉及使用少於器件層數量的多個位線掩模來製造三維存儲 器的結構和方法。第一位線掩模用來在第一器件級中形成第一位線層。第一位線層包括第 一位線。第一位線掩模也用來在第二器件級中形成第二位線層。第二位線層包括第二位線。 第一位線和第二位線具有到位線連接級的不同電氣連接。本發明的另一實施例涉及使用四個位線掩模和一個字線掩模來製造三維存儲器， 從而製造八層三維存儲器器件的結構和方法。字線層在存儲器級對之間共享。儘管僅使用 四個位線掩模，但是產生八個不同層到位線驅動器級上的單獨位線驅動器的八個不同電氣 連接。本發明的另一實施例涉及使用三個位線掩模、一個字線掩模和頂部金屬(TM)帶 來製造三維存儲器的結構和方法。字線層在存儲器級對之間共享。兩個過孔通道各自都具 有三個過孔列。儘管僅使用三個位線掩模，但是產生八個不同層到位線驅動器級上單獨位 線驅動器的八個不同電氣連接。本發明的另一實施例涉及使用三個位線掩模、一個字線掩模、頂部金屬帶和X帶來製造三維存儲器的結構和方法。字線層在存儲器級對之間共享。某些過孔通道被共享。 儘管僅使用三個位線掩模，但是產生八個不同層到位線驅動器級上單獨位線驅動器的八個 不同電氣連接。本發明的另一實施例涉及使用四個位線掩模、一個字線掩模和頂部金屬帶來製造 三維存儲器的結構和方法。字線層在存儲器級對之間共享。四個過孔通道具有一個過孔列， 並且四個過孔通道具有兩個過孔列。儘管僅使用四個位線掩模，但是產生八個不同層到位 線驅動器級上單獨位線驅動器的八個不同電氣連接。本發明的另一實施例涉及使用四個位線掩模和一個字線掩模製造三維存儲器的 結構和方法。不使用頂部金屬層。字線層在存儲器級對之間共享。某些過孔通道被共享。 儘管僅使用四個位線掩模，但是產生八個不同層到位線驅動器級上的單獨位線驅動器的八 個不同電氣連接。參考圖1，示出根據示範實施例的存儲器單元子陣列100的頂視圖。在該例子中， 存儲器單元子陣列100包括製造為半導體器件的一部分的兩級存儲器單元(看不見第一 級)。在存儲器單元子陣列100的頂視圖中，示出存儲器單元110、字線120和第二位線140。 存儲器單元110是從如下至少一個中選擇的一次可編程或可重寫單元反熔絲，熔絲，串聯 布置的二極體和反熔絲，多晶矽存儲器效應單元，金屬氧化物存儲器，可切換複合金屬氧化 物，碳納米管存儲器，相變材料存儲器，導電橋元件，可切換聚合物存儲器或薄澱積碳可切 換電阻器，例如無定形、多晶或微晶碳膜。優選地，該單元包括導引元件(例如二極體或晶 體管)以及從上面列出的存儲元件類型的一個中選擇的存儲元件。優選但非必需地，每個 單元都包括具有圓柱形或其它合適形狀的柱體，在其中存儲元件和導引元件串聯布置在字 線和位線之間。字線120和第二位線140由一種或多種導電材料製成，例如鋁、鎢、鈦、氮化 鈦等。第二位線140包括從第二位線140側面突出的第一標籤(tab) 135和第二標籤145。 過孔160將第二位線140連接到半導體器件的其它級。參考圖2，示出根據示範實施例的圖1的存儲器單元子陣列200的側面圖。在該例 子中，存儲器單元子陣列200包括兩級存儲器單元。在存儲器單元子陣列200的側面圖中， 示出第一存儲器單元210、第二存儲器單元215、第一字線220、第二字線225、第一位線230 和第二位線對0。第一字線220和第一位線230通過第一存儲器單元210電氣連接，使得 電流可以從單獨字線流動到第一位線230。第一存儲器單元210、第一字線220和第一位線 230包括在第一器件級中。第二字線225和第二位線240通過第二存儲器單元215電氣連 接，使得電流可以從單獨字線流動到第二位線對0。第二存儲器單元215、第二字線225和 第二位線240包括在第二器件級中。注意到，第一位線230和第二位線240具有相同圖案。第一位線230包括從第一位線230側面突出的第一標籤235。第一標籤235連接 到第一過孔250，所述第一過孔250將第一位線230電氣連接到位線連接層上的第一位線連 接270。第一位線連接270電氣連接到在半導體器件中驅動器級的位線驅動器，例如位於半 導體襯底上的位線驅動器。第一過孔250是在半導體器件的各個層製造期間或之後生成的 導電路徑。第二位線240包括從第二位線240側面突出的第二標籤M5。第二標籤245連 接到第二過孔沈0，所述第二過孔260將第二位線240電氣連接到位線連接層上的第二位線 連接275。第二位線連接275電氣連接到在半導體器件中驅動器級的位線驅動器。第二過 孔260是在半導體器件的各個層製造期間或之後生成的導電路徑。第一位線連接270和第二位線連接275構成位線連接層。第一標籤235和第二標籤245使到半導體器件的驅動器 級的電氣連接成為可能，儘管第二位線245直接在第一位線230上面並且儘管第一位線230 和第二位線240具有相同圖案。在同一位線掩模用來製造多於一個位線級時，電氣連接不 能在第一位線230和第二位線MO的直接路徑中，這在考慮多個器件級時變得顯而易見。參考圖3，示出根據示範實施例的位線級300的頂視圖。位線級300包括電氣連接 到存儲器單元320的位線跡線310。位線跡線310包括第一標籤330和第二標籤335。多 個標籤允許同一位線圖案在多個層上使用。由於過孔位於不同器件級中的不同位置，因此 標籤中的一個，例如標籤335，不能用於連接位線驅動器。因此，在不同級中，不同標籤連接 到不同過孔，而其它標籤保持不連接到過孔。例如，在具有第一和第二器件級的兩個器件級半導體器件中，在第一器件級上的 位線跡線310的第一標籤330連接到在半導體器件驅動器級上的第一位線驅動器。然而， 在該特定例子中，在第一器件級上的位線跡線310的第二標籤335不連接到在半導體器件 的驅動器級上的另一驅動器。在第二器件級(未示出)上，使用與位線跡線310相同的位 線圖案，類似的第二標籤335連接到在半導體器件的驅動器級上的第二位線驅動器。然而， 在該不同器件級上的類似的第一標籤330不連接到在半導體器件的驅動器級上的另一驅 動器。因此，對兩個不同器件級上的兩個不同的位線層使用相同圖案，該兩個不同位線層可 以由兩個不同的位線驅動器驅動。位線級300還包括過孔340。過孔340允許電氣連接繼 續到半導體材料中的其他級。參考圖4，示出根據示範實施例的潛在過孔通道的頂視圖。該圖示出位線驅動器連 接到位線410的半導體器件的區域。位線410延伸到並電氣連接到許多存儲器單元(未示 出)。在這個例子中，具有八級存儲器。每級存儲器都具有它自己的過孔通道。例如，第一 過孔通道420用來路由將位線驅動器連接到位線級1(其對應存儲器級1)的過孔。其它過 孔通道430用來路由將唯一位線驅動器連接到其它七個位線級的過孔。在該情況下，第一過孔通道420具有第一過孔列440和第二過孔列450。在其它實 施例中，過孔通道可以具有任何數量的過孔列，並且在過孔通道之間可以具有不同數量的 過孔列。另外，通過使用電氣帶，電氣路徑可以在多個過孔通道上和之間路由。參考圖5，示出根據示範實施例的過孔通道區域布局的示圖。八層三維存儲器件 500包括存儲器單元陣列520、位線堆疊530、過孔通道區域MO以及位線驅動器區域510。 位線堆疊530是位線的垂直堆疊，其中許多位線共享相同或相似圖案。過孔通道區域MO 代表在任何給定的位線垂直堆疊中位線的共同過孔路由，如在圖4中示出。位線驅動器區 域510代表通過位線驅動器電路佔用的空間。在通常的存儲器設計中，從存儲器層到位線 驅動器的電氣連接佔用與位線驅動器電路相比小得多的區域。通常，電氣連接被放置為與 位線自身對齊。然而，過孔通道相對太大，以至於不能以傳統方式放置。示例過孔通道區域 500和示例位線560的交迭示出了為什麼過孔通道區域不能用傳統方式放置。由於在位線驅動器區域510上面的區域是幾乎不使用的空間，因此過孔通道區域 540可以重設置遠離存儲器單元陣列520。存儲器單元陣列520中的一行電氣連接到位線 堆疊530。通過路由經過位於過孔通道區域540中的過孔通道的過孔，位線堆疊530電氣連 接到位於位線驅動器區域510中的位線驅動器，所述位線驅動器區域510位於八層三維存 儲器器件500的較低級上。過孔通道區域540遠離且偏離位線堆疊530的中心線，以便為多個過孔通道區域騰出空間。4個位線掩It和1個字線掩It來律誥8 Μ 3D存儲器在第一實施例中，四個位線掩模和一個字線掩模用來製造八層三維存儲器器件。 參考圖6，該示圖示出根據示範實施例的用於位線級的掩模布局。掩模和各圖案對準從而示 出怎樣在過孔通道內比較標籤和過孔。例如，示出位線級1連接的第一過孔通道605。掩模 Yl生成位線圖案Yl 610。掩模Y2生成位線圖案Y2 620。掩模TO生成位線圖案TO 630。 掩模W生成位線圖案W 640。「Y」掩模表示它是位線掩模。參考圖7，該示圖示出根據示範實施例的用於中間級的掩模布局。掩模和各圖案對 準，從而示出怎樣在過孔通道內比較標籤和過孔。例如，示出位線級1連接的第一過孔通道 705。掩模V生成中間圖案V 710。「V」掩模也稱為通孔掩模。掩模X生成中間圖案X 720。 「X」掩模也稱為字線掩模。在字線掩模和χ-通孔掩模上包括X掩模形狀。從掩模產生的字 線層和X-通孔層上的該形狀形成從在字線上面的通孔形狀到在X-通孔下面的位線形狀的 連接。掩模Z生成中間圖案Z 730。「Z」掩模也稱為過孔掩模。掩模TM生成圖案TM 740。 「TM」掩模也稱為頂部金屬掩模(其中出於清晰，在圖8中頂部金屬帶標註為「帶」)。三維 存儲器器件可以包括許多不同的中間圖案；例如，可以使用兩個通孔掩模。參考圖8，示出根據示範實施例使用在圖6和7中示出的掩模來製造的過孔通道區 域的剖面圖。對於在圖8中以虛線示出的每個位線層(例如，BLl到BL8)，對應正方形盒的 列可以包括過孔列，並且在正方形盒之間的列對應帶列。位線連接層R2具有指引到在位線 驅動器級上的單獨位線驅動器的所有表面連接點。沿層R2，從底部向上用下面順序製造在 圖 6 和 7 中示出的圖案V、Y1、X、V、Y2、VJ3、X、V、Y4、V、Y2、X、V、Y1、VJ3、X、V、Y2、Z 和 TM。圖8示出通過分割過孔通道生成的剖面圖，如圖4中剖面「A」示出。沒有示出存儲器 單元。字線層X在存儲器級對之間共享。再次參考圖8，描述從位線驅動器到它們的各位線級的單獨連接。從R2到位線層 1的位線級1的連接如下R2、V、Y1。到位線層1的連接是通過一級第一 Yl標籤810。明 顯地，一級第二 Yl標籤815沒有電氣連接到任何元件。從R2到位線層2的位線級2的連接如下R2、V、Y1、X、V、Y2。到位線層2的連接 是通過二級第一 Y2標籤820。明顯地，二級第二 Y2標籤825和二級第三Y2標籤827沒有 電氣連接到任何元件。從R2到位線層3的位線級3的連接如下R2、V、Yl、X、V、Y2、V、TO。到位線層3 的連接是通過三級第一 Y3標籤830。明顯地，一級第三TO標籤835沒有電氣連接到任何元 件。從R2到位線層4的位線級4的連接如下R2、V、Yl、X、V、Y2、V、Y3、X、V、Y4。到
位線層4的連接是通過四級第一 W標籤840。從R2到位線層5的位線級5的連接如下:R2、V、Y1、X、V、Y2、V、Y3、X、V、Y4帶、V、
Υ2。到位線層5的連接是通過五級第二 Υ2標籤855。明顯地，五級第一 Υ2標籤850和五級 第三Υ2標籤857沒有電氣連接到任何元件。從R2到位線層6的位線級6的連接如下R2、V、Yl、X、V、Y2、V、Y3、X、V、Y4、V、
Y2、X、V、Yl、V、Y3帶並且返回到V，最終是Yl。到位線層6的連接是通過六級第二 Yl標籤 865。明顯地，六級第一 Yl標籤860沒有電氣連接到任何元件。
從R2到位線層7的位線級7的連接如下R2、V、Yl、X、V、Y2、V、Y3、X、V、Y4、V、 Y2、X、V、Y1S、V、Y3。到位線層7的連接是通過七級第二 TO標籤875。明顯地，七級第一 Y3標籤870沒有電氣連接到任何元件。從R2 到位線層 8 的位線級 8 的連接如下:R2、V、Y1、X、V、Y2、V、Y3、X、V、Y4、V、Y2、
X、V、Yl、V、Y3、X、V、Y2、Z、TM帶，並且返回到Ζ,最終是Υ2。到位線層8的連接是通過八級 第三Υ2標籤887。明顯地，八級第一 Υ2標籤880和八級第二 Υ2標籤885沒有電氣連接到 任何元件。因此，儘管僅使用四個位線掩模，但是使八個不同層上的八個不同電氣連接到指 引到在位線驅動器級上單獨位線驅動器的連接點。3個位線掩lt、l個字線掩It以及TM帶律誥8層3D存儲器在第二實施例中，三個位線掩模、一個字線掩模以及頂部金屬(TM)帶用來製造八 層三維存儲器器件。參考圖9，示出根據示範實施例使用三個位線掩模來製造的過孔通道 區域的剖面圖。位線連接層R2具有指引到在位線驅動器級上的單獨位線驅動器的所有表 面連接點。沿層R2,從底部向上用下面順序製造層R2、V、Yl、X、Y2、V、Y3、X、Y2、V、Yl、X、 Y3、V、Y2、X、Yl、Z以及TM。注意到，圖6和圖7僅涉及圖8。圖9示出通過分割過孔通道 生成的剖面圖，如圖4中剖面「A」示出。沒有示出存儲器單元。字線層X在存儲器級對之 間共享。在字線掩模和X-通孔掩模上包括「X」掩模形狀。在從掩模產生的字線層和χ-通 孔層上的形狀形成從字線層上面和下面的通孔形狀到位線形狀的連接。用於位級4和位級 6連接的過孔通道各自都含有三個過孔列。再次參考圖9，描述從位線驅動器到它們的各位線級的單獨連接。沒有標出端子 標籤。從R2到位線層1的位線級1的連接如下R2、V、Y1。到位線層1的連接是通過一級 第一 Yl標籤910。從1 2到位線層2的位線級2的連接如下1 2、￥、￥13、￥2。到位線層2 的連接是通過二級第一 Y2標籤920。從R2到位線層3的位線級3的連接如下R2、V、Yl、 X、Y2帶、V、Y3。到位線層3的連接是通過三級第一 TO標籤930。從R2到位線層4的位線 級4的連接如下1 2、￥、￥1、乂、￥2、￥、^3、乂、￥2、￥、￥1、乂、^3帶、然後返回乂、￥1帶、V，最終是 Y2。到位線層4的連接是通過四級第二 Y2標籤940。從R2到位線層5的位線級5的連接 如下R2、V、Y1、X、Y2、V、TO、X、Y2、V、Y1、X、TO帶、然後返回X，最終是Y1。到位線層5的連 接是通過五級第二 Yl標籤950。從R2到位線層6的位線級6的連接如下R2、V、Y1、X、Y2、 V、Y3、X、Y2、V、Y1、XJ3、V、Y2、X、Y1、Z、TM 帶，然後返回 Z、Y1、X、Y2 帶、V，最終是 TO。到 位線層6的連接通過六級第二 TO標籤960。從R2到位線層7的位線級7的連接如下R2、 V、Y1、X、Y2、V、TO、X、Y2、V、Y1、X、TO、V、Y2、X、Y1、Z、TM 帶、然後返回 Z、Y1、X，最終是 Υ2。 到位線層7的連接是通過七級第三Υ2標籤970。從R2到位線層8的位線級8的連接如下 R2、V、Y1、X、Y2、VJ3、X、Y2、V、Y1、XJ3、V、Y2、X、Y1、Z、TM 帶、然後返回 Z，最終是 Y1。到 位線層8的連接是通過八級第三Yl標籤980。因此，儘管僅使用三個位線掩模，但是使八個 不同層上的八個不同電氣連接到指引到在位線驅動器級上單獨位線驅動器的連接點。3個位線掩模、1個字線掩模、TM帶和X帶在第三實施例中，三個位線掩模、一個字線掩模、頂部金屬(TM)帶和X帶用來制 造八層三維存儲器器件。參考圖10，示出根據示範實施例使用三個位線掩模和X帶製造的 共享的過孔通道區域的剖面圖。位線連接層R2具有指引到在位線驅動器級上的單獨位線 驅動器的所有表面連接點。沿層R2，從底部向上用下面順序製造層R2、V、Y1、X、V、Y2、V、Y3、V、X、V、Y2、V、Y1、V、X、V、Y3、V、Y2、X、V、Yl、Z 以及 TM0 注意到，圖 6 和圖 7 僅涉及圖 8。圖10示出通過分割過孔通道生成的剖面圖，如圖4中剖面「A」示出。沒有示出存儲器 單元。字線層X在存儲器級對之間共享。在圖10中，X-通孔掩模在所有X位置具有形狀。 某些過孔通道被共享。再次參考圖10，描述從位線驅動器到它們的各位線級的單獨連接。沒有標出端子 標籤。從R2到位線層1的位線級1的連接如下R2、V、Y1。到位線層1的連接是通過一級 第一 Yl標籤1010。從1 2到位線層2的位線級2的連接如下1 2、￥、￥1、乂、￥、￥2。到位線 層2的連接是通過二級第一 Y2標籤1020。從R2到位線層3的位線級3的連接如下R2、 V、Y1、X、V、Y2帶、V、Y3。到位線層3的連接是通過三級第一 TO標籤1030。從R2到位線層 4 的位線級 4 的連接如下R2、V、Y1、X、V、Y2、V、Y3、V、X、V、Y2、V、Yl、V、X、V、TO 帶，然後 返回V、X、V、Y1帶、V，最終是Y2。到位線層4的連接是通過四級第一 Υ2標籤1040。從R2 到位線層 5 的位線級 5 的連接如下R2、V、Y1、X、V、Y2、V、TO、V、X、V、Y2、V、Y1、V、X、V、TO 帶，然後返回V、X、V，最終是Yl。到位線層5的連接是通過五級第一 Yl標籤1050。從R2 到位線層 6 的位線級 6 的連接如下R2、V、Yl、X、V、Y2、V、Υ3、V、X、V、Υ2、V、Yl、V、X 帶、V、 Υ3。到位線層6的連接是通過六級第一 TO標籤1060。從R2到位線層7的位線級7的連接 如下R2、V、Y1、X、V、Y2、VJ3、V、X、V、Y2、V、Y1、V、X、VJ3、V、Y2、X、V、Y1、Z、TM 帶，然後 返回2、￥1、￥、乂，最終是￥2。到位線層7的連接是通過七級第一 Y2標籤1070。從R2到位 線層 8 的位線級 8 的連接如下R2、V、Yl、X、V、Y2、V、Υ3、V、X、V、Υ2、V、Yl、V、X、V、Υ3、V、 Υ2、X、V、YU Ζ、TM帶，然後返回Ζ，最終是Yl。到位線層8的連接是通過八級第一 Yl標籤 1080。因此，儘管僅使用三個位線掩模，但是使八個不同層上的八個不同電氣連接到指引到 在位線驅動器級上的單獨位線驅動器的連接點。4個位線掩模和1個字線掩模從而使用多個單過孔通道建造8層3D存儲器在第四實施例中，四個位線掩模、一個字線掩模和頂部金屬(TM)帶用來製造八層 三維存儲器器件。參考圖11，示出根據示範實施例使用三個位線掩模製造的具有多個單過 孔通道的過孔通道區域的剖面圖。位線連接層R2具有指引到在位線驅動器級上的單獨位 線驅動器的所有表面連接點。沿層R2，從底部向上用下面順序製造層R2、V、Y1、X、Y2、V、 Y3、X、Y4、V、Y2、X、Y1、V、Y3、X、Y2、Z以及TM。注意到，圖6和圖7僅涉及圖8。圖11示出 通過分割過孔通道生成的剖面圖，如圖4中剖面「A」示出。沒有示出存儲器單元。字線層 X在存儲器級對之間共享。在圖11中，X-通孔掩模在所有X位置具有形狀。第一四個過孔 通道具有一個過孔列；第二四個過孔通道具有兩個過孔列。再次參考圖11，描述從位線驅動器到它們的各位線級的單獨連接。沒有標出端子 標籤。從R2到位線層1的位線級1的連接如下R2、V、Y1。到位線層1的連接是通過一級 第一 Yl標籤1110。從R2到位線層2的位線級2的連接如下R2、V、Yl、X、Y2。到位線層 2的連接是通過二級第一 Υ2標籤1120。從R2到位線層3的位線級3的連接如下R2、V、 Y1、X、Y2、V、TO。到位線層3的連接是通過三級第一 TO標籤1130。從R2到位線層4的位 線級4的連接如下R2、V、Y1、X、Y2、VJ3、X、Y4。到位線層4的連接是通過四級第一 W標 籤1140。從R2到位線層5的位線級5的連接如下:R2、V、Y1、X、Y2、V、Y3、Y4帶、V，最終是 Y2。到位線層5的連接是通過五級第二 Y2標籤1150。從R2到位線層6的位線級6的連 接如下R2、V、Y1、X、Y2、V、TO、X、Y4、V、Y2、X、Y1、V、TO帶，然後返回V，最終是Y1。到位線層6的連接是通過六級第二 Yl標籤1160。從R2到位線層7的位線級7的連接如下R2、 V、Y1、X、Y2、V、Y3、X、Y4、V、Y2、X、Yl帶、V、Y3。到位線層7的連接是通過七級第三Y3標 籤1170。從R2到位線層8的位線級8的連接如下:R2、V、Y1、X、Y2、VJ3、X、Y4、V、Y2、X、 Y1、V、Y3、X、Y2、Ζ、TM帶，然後返回Ζ，最終是Υ2。到位線層8的連接是通過八級第三Υ2標 籤1180。因此，儘管僅使用四個位線掩模，但是使八個不同層上的八個不同電氣連接到指引 到在位線驅動器級上單獨位線驅動器的連接點。4個位線掩It和1個字線掩Iti聿誥8 Μ 3D存彳諸器(不#用TM層)在第五實施例中，四個位線掩模和一個字線掩模用來製造八層三維存儲器器件。 參考圖12，示出根據示範實施例使用四個位線掩模並且不使用頂部金屬層製造的過孔通道 區域的剖面圖。位線連接層R2具有指引到在位線驅動器級上的單獨位線驅動器的所有表 面連接點。沿層R2，從底部向上用下面順序製造層R2、V、Y1、X、V、Y2、V、Y3、X、Y2、V、YU X、TO、V、Y2、X、W。注意到，圖6和圖7僅涉及圖8。圖12示出通過分割過孔通道生成的 剖面圖，如圖4中剖面「A」示出。沒有示出存儲器單元。字線層X在存儲器級對之間共享。 在圖12中，X-通孔掩模在所有X位置具有形狀。某些過孔通道被共享。再次參考圖12，描述從位線驅動器到它們的各位線級的單獨連接。沒有標出端子 標籤。從R2到位線層1的位線級1的連接如下R2、V、Y1。到位線層1的連接是通過一級 第一 Yl標籤1210。從R2到位線層2的位線級2的連接如下R2、V、YU X、Y2。到位線層 2的連接是是通過二級第一 Y2標籤1220。從R2到位線層3的位線級3的連接如下R2、 V、YU X、Y2帶、V、Ti。到位線層3的連接是通過三級第一 TO標籤1230。從R2到位線層 4的位線級4的連接如下1 2、￥、￥1、乂、￥2、￥、^3、乂、￥2、￥、￥1、乂、^3帶，然後返回乂、￥1帶、 V，最終是Y2。到位線層4的連接是通過四級第一 Y2標籤1240。從R2到位線層5的位線 級5的連接如下1 2、￥、￥1、乂、￥2、￥、￥3、乂、￥2、￥、￥1、1、^3帶，返回1，最終是￥1。到位線 層5的連接是通過五級第一 Yl標籤1250。從R2到位線層6的位線級6的連接如下R2、 V、Y1、X、Y2、VJ3、X、Y2、V、Y1、XJ3、V、Y2、X、W 帶，然後返回 X、Y2 帶、V，最終是 TO。到 位線層6的連接是通過六級第一 TO標籤1260。從R2到位線層7的位線級7的連接如下 R2、V、Y1、X、Y2、V、Y3、X、Y2、V、Y1、X、Y3、V、Y2、X、Y4 帶，然後返回 X，最終是 Y2。到位線 層7的連接是通過七級第一 Y2標籤1270。從R2到位線層8的位線級8的連接如下R2、 V、Y1、X、Y2、V、Y3、X、Y2、V、Y1、X、Y3、V、Y2、X、Y4。到位線層 8 的連接是通過八級第一 Y4 標籤1280。因此，儘管僅使用四個位線掩模並且不使用頂部金屬帶，但是使八個不同層上的 八個不同電氣連接到指引到在位線驅動器級上單獨位線驅動器的連接點。有利地是，用於八層存儲器的掩模的數量可以減少為七個掩模一個存儲器單元 掩模、一個過孔掩模、一個字線掩模、三個位線掩模和一個X-通孔掩模。充分降低了掩模組 的成本。位線掩模可以使用兩次或三次，每次都使製造利用率增加。另外，對實驗運行掩模 組更有成本效率。這些較低成本掩模組也使各系列的產品變化更有利可圖。出於說明和描述目的給出了示範實施例的前面描述。它無意窮盡或將本發明限制 於所公開的精確形式，並且根據前面教導，修改和變化是可能的，並且可以由本發明的實踐 獲得。例如，描述的示範實施例集中在使用三或四個位線掩模的八層實現。然而，本發明 不限於特定數量的層或掩模。本領域技術人員將認識到，可以在各個層上使用不同數量的 掩模、帶以及採用不同通道配置來實施本發明的器件和方法，而沒有違背本發明的精神。同樣，每個存儲器層都可以被製造為具有它自己的字線層，或兩個字線掩模可以用來生成兩 組字線。存儲器單元可以是任何無源元件存儲器陣列。另外，可以改變製造這些層的順序而 不違背本發明的精神。選擇和描述實施例是為了解釋本發明的原理並且實際應用本發明， 從而使本領域技術人員能夠在各種實施例中利用本發明，並且加入適合於期望的特定用途 的各種修改。意在本發明的範圍由附此的權利要求和它們的等效範疇來定義。儘管針對上面闡述的實施例大量描述了本發明，但本發明不必需限於這些實施 例。例如，本發明也可以應用於被配置為多個級的三維存儲器陣列，其中字線和/或位線在 各級之間共享，包括但不限於(1)在Mark G.Johnson等人的授權於2000年3月7日的美國 專利No. 6，034，882和授權於2001年2月6日的美國專利No. 6，185，122中描述的存儲器， 兩個申請同此共同授讓；( 在美國專利申請No. 09/560，6 中描述的存儲器陣列，該申請 以N. Johan Knall的名義提交於2000年4月28日，並且同此共同授讓；(3)在美國專利申 請No. 09/814, 727中描述的存儲器陣列，該申請以N. Johan Knall和Mark G. Johnson的名 義提交於2001年3月21日，並且同此共同授讓；在Kleveland等人的「Three-Dimensional Memory Array Incorporating Serial Chain DiodeStack", ^H^^lJ ^it No. 09/897, 705 中描述的存儲器，該申請提交於2001年6月四日；上面提及的「Word Line Arrangement Having Multi-Layer Word Line Segments for Three-Dimensional Memory Array，，中描 述的存儲器；以及在Cleeves的美國專利申請No. 10/185，508中描述的存儲器，該申請提交 於2002年6月27日，其標題為「Three Dimensional Memory」，其中每個通過引用包括在 此。如在此描述，無源元件存儲器陣列包括多個2-端子存儲器單元，每個都連接在相 關X-線和相關Y-線之間。這樣的存儲器陣列可以是二維(平面)陣列或可以是具有多於 一個存儲器單元平面的三維陣列。每個這樣的存儲器單元都具有非線性導電率，其中反向 電流(例如，從陰極到陽極)低於正向電流。從陽極到陰極施加大於編程水平的電壓改變 存儲器單元的導電率。該導電率在存儲器單元包括熔絲技術時可能降低，或在存儲器包括 反熔絲技術時可能增加。無源元件存儲器陣列不必需為一次可編程(即，寫入一次)存儲 器陣列。該存儲器陣列可以包括可再編程存儲器材料，其導電率在施加合適電脈衝後可能 降低或增加。這樣的無源元件存儲器單元可能通常被視為具有在方向上引導電流的電流導引 元件以及能夠改變它的狀態的另一組件(例如，熔絲、反熔絲、電容器、電阻元件等等)。在 本發明的某些優選實施例中，存儲器元件是P+區域通過反熔絲元件與η-區域分離的類二 極管結構。在反熔絲元件編程時，P+區域電氣連接到η-區域並形成二極體。在存儲器元 件被選定時，存儲器元件的編程狀態可以通過感測電流或電壓降讀取。在有機PEMA實施例 中，存儲器元件是陽極區域通過有機材料層與陰極區域分離的類二極體結構，隨著電子注 入到層中，所述有機材料層的導電率改變。優選地，存儲器單元由半導體材料構成，如在Johnson等人的美國專利 No. 6，034, 882、Zhang 的美國專利 No. 5，835，396、Knall 的美國專利申請 No. 09/638, 428 中描述，該申請中每個都通過引用包括在此。具體地，反熔絲存儲器單元是優選的。也 可以使用在支持電路上可堆疊的其它類型的存儲器陣列，例如MRAM和有機無源元件陣 列。MRAM(磁阻隨機訪問存儲器)基於磁存儲器元件，例如磁隧道結(TMJ)。MRAM技術在 Peter. K Naji 等人的"A 2556kb 3. OV ITIMTJ Nonvolatile Magnetoresistive RAM」 中 δ述，i亥文獻公布於 2001 IEEE International Solid-State Circuits Conference 白勺 Digest of Technical Papers, ISSCC 2001/Session 7/Technology Directions Advanced Technologies/7. 6,2001 年 2 月 6 日以及 ISSCC 2001 Visual Supplement 的 頁94-95、404-405，兩者都通過引用包括在此。某些無源元件存儲器單元包括有機材料的 層，該有機材料的層包括具有類二極體特性的導電的至少一個層和施加電場後改變導電 率的至少一種有機材料。Gudensen等人的美國專利No. 6，055，180描述有機無源元件陣 列，並也通過引用包括在此。也可以使用包含材料例如相變材料和無定形固體的存儲器 單元。見於Wolstenholme等人的美國專利No. 5，751，012和Ovshinsky等人的美國專利 No. 4，646，沈6，兩個申請都通過引用包括在此。也可以使用包括如下材料的存儲器單元變 阻材料，變阻材料包括過渡金屬氧化物，如在Hemer等人的美國專利申請No. 11/287，452中 進一步詳細描述，該申請通過引用包括在此；和碳納米管層，其可以如在kruRahul等人的 美國專利申請公開20050269553中所描述的形成，該申請通過引用包括在此，或碳電阻切 換薄膜，例如多晶、無定形或微晶碳，或含石墨烯片的薄膜。基於本公開的教導，期望本領域技術人員能夠容易實施本發明。相信在此提供 的各種實施例的描述提供了本發明的充足內涵和細節，從而使本領域技術人員能夠實施 本發明。儘管某些支持電路(例如，解碼器、感測電路、多路復用器、輸入/輸出緩衝器 等等)沒有具體描述，但這樣的電路是公知的，並且在實施本發明的背景下這樣電路的 具體變化不提供特定優點。此外，相信本領域技術人員在本公開教導下能夠使用已知電 路技術實施本發明而沒有過度的實驗，包括實現推斷的但沒有在此具體描述的各種控制 電路。然而，在以下文獻中描述了特別適合一次寫入反熔絲無源元件存儲器單元的三維 存儲器陣列的偏置條件、偏置電路和層解碼器電路的其他細節Roy Ε. Scheuerlein的美 國申請 No. 09/897，771，其標題為 「Method and Apparatus for Biasing Selected and Unselected Array Lines When Writing a Memory Array，，,提交於 2001 年 6 月 29 日； 禾口 Kleveland 等人的 「Three-Dimensional Memory Array Incorporating Serial Chain Diode Stack」，美國專利申請No. 09/897，705，該申請提交於2001年6月四日，兩個申請全 部內容通過引用包括在此。在上面描述中，陣列線通常由兩級存儲器陣列(即，存儲器平面)共享。替換地， 存儲器陣列可以被製造為每個平面具有不與其它平面共享的兩個導體。介電層可以用來分 離每個這樣的存儲器級。字線也可稱為行線或X-線，並且位線也可稱為列線或Y-線。在「字」線和「位」線 之間的區別可以給本領域技術人員帶來某些含義。在讀取存儲器陣列時，一些專業人員假 設「驅動」字線並且「感測」位線。此外，存儲器組織(例如，數據總線寬度、在操作期間同 時讀取的位的數量，等等)可能與觀察兩個陣列線中更對準數據「位」而不是數據「字」的 一組有關。在該描述中沒有必需意指的含義。X-線和Y-線的方向性僅是為了便於描述陣列中的兩組交叉線。儘管X-線通常正 交於Y-線，但這不必需通過這樣的術語暗示。此外，存儲器陣列的字和位組織也可以容易 顛倒，使Y-線組織化為字線，並且X-線組織化為位線。作為額外例子，陣列的各部分可以 對應給定字的不同輸出位。這樣的各種陣列組織和配置在本領域中是公知，並且本發明意在以寬泛的這類變化來理解。在此描述的實施例可能涉及由電壓驅動選定的字線和在讀取模式中感測選定的 位線，以及連接到字線的存儲器單元陽極端子和連接到位線的陰極端子，但其它實施例具 體考慮。例如，在三維(例如，多級)存儲器陣列中，鄰近存儲器平面可以類似地連接(例 如，如在上面提到的Johnson等人的美國專利No. 6，034，882中描述的背對背二極體堆疊存 儲器陣列)，或可以顛倒鄰近平面中存儲器單元方向(例如，如在上面提到的Kleveland等 人的美國專利申請No. 09/897，705中描述的串行鏈二極體堆疊存儲器陣列)，使得陽極端 子連接到位線，並且陰極端子連接到字線。因此，χ-線、字線和行線，以及Y-線、位線和列線 在此的標識是說明各種實施例，但不應該用限制性方式而用更通常的方式理解。例如，在感 測字線中而不是位線中的電流時，感測電路可以耦合到字線而不是位線，或可以用於字線 和位線兩者。例如，應理解，在串行鏈二極體堆疊上的存儲器陣列的各種陣列線標識χ-線 和Y-線不必需暗示存儲器單元的哪個端子(即，陽極或陰極)耦合到特定線，如同背對背 二極體堆疊。χ-線可以耦合到一個相關存儲器平面中存儲器單元的陽極端子，並可以耦合 到鄰近存儲器平面中存儲器單元的陰極端子。包括存儲器陣列的集成電路通常將陣列細分為有時大數量的較小陣列，有時也稱 為子陣列。如在此使用，陣列是具有通常不被解碼器、驅動器、感測放大器和輸入/輸出電 路打斷的連續字線和位線的一組連續存儲器單元。包括存儲器陣列的集成電路可以具有一 個陣列、多於一個陣列或甚至大數量的陣列。如在此使用，集成電路存儲器陣列是單片集 成電路結構，而不是封裝在一起或緊密接近封裝或管芯連結在一起的多於一個集成電路器 件。前面的詳細描述僅描述了本發明的許多可能實現中的一些。出於該原因，該詳細 描述意在作為說明而不作為限制。可以基於在此闡述的描述對在此公開的實施例進行變化 和修改，而不背離本發明的範疇和精神。只有下面的權利要求(包括所有等效)意在限定 本發明的範疇。
權利要求
1.一種製造三維半導體器件的方法，包括使用第一位線掩模來在第一器件級中形成第一位線層，其中所述第一位線層包括第一 位線；以及使用所述第一位線掩模來在第二器件級中形成第二位線層，其中所述第二位線層包括 第二位線，其中所述第一位線和所述第二位線具有到位線連接級的不同電氣連接。
2.根據權利要求1所述的方法，進一步包括使用第一器件掩模組來在所述第一器件級中形成第一器件層，其中所述第一器件層包 括第一器件，其中所述第一器件電氣連接到所述第一位線；以及使用所述第一器件掩模組來在所述第二器件級中形成第二器件層，其中所述第二器件 層包括第二器件，其中所述第二器件電氣連接到所述第二位線， 其中所述第一器件掩模組包括至少一個器件掩模。
3.根據權利要求2所述的方法，其中所述第一器件和第二器件包括從以下中至少一個 選擇的一次可編程單元或可重寫單元反熔絲，熔絲，串聯布置的二極體和反熔絲，多晶矽 存儲器效應單元，金屬氧化物存儲器，可切換複合金屬氧化物，碳納米管存儲器，相變材料 存儲器，導電橋元件，可切換聚合物存儲器或薄澱積碳可切換電阻器。
4.根據權利要求3所述的方法，進一步包括使用第一字線掩模來形成第一字線層，其中所述第一字線層包括第一字線，並且其中 所述第一字線由所述第一器件級和第二器件級共享。
5.根據權利要求3所述的方法，進一步包括使用第一字線掩模來在所述第一器件級中形成第一字線層，其中所述第一字線層包括 第一字線，其中所述第一器件電氣連接到所述第一字線；以及使用所述第一字線掩模來在所述第二器件級中形成第二字線層，其中所述第二字線層 包括第二字線，其中所述第二器件電氣連接到所述第二字線， 其中所述第一字線電氣連接到所述第二字線。
6.根據權利要求4所述的方法，進一步包括使用至少兩個位線掩模來在多個器件級中形成位線層，其中所述位線層包括位線，其 中各器件級的所述位線具有到所述位線連接級的不同電氣連接。
7.根據權利要求6所述的方法，進一步包括使用第一通孔掩模來在所述多個器件級中形成通孔層，其中所述通孔層包括通孔，其 中所述通孔是到所述位線連接級的不同電氣連接的一部分。
8.根據權利要求7所述的方法，包括使用所述第一位線掩模來在三個不同器件級上形成位線； 使用第二位線掩模來在兩個不同器件級上形成位線； 使用第三位線掩模來在兩個不同器件級上形成位線； 使用第四位線掩模來在一個器件級上形成位線； 使用所述第一字線掩模來在四個不同字線層上形成字線； 使用所述第一器件掩模組來在八個不同器件級上形成器件； 使用所述第一通孔掩模來形成四個不同通孔層，其中所述八個器件級的各位線具有到所述位線連接級的不同電氣連接。
9.根據權利要求7所述的方法，進一步包括使用第一帶掩模來形成電氣帶，其中所述電氣帶是到所述位線連接級的不同電氣連接 的一部分。
10.根據權利要求9所述的方法，包括使用所述第一位線掩模來在三個不同器件級上形成位線； 使用第二位線掩模來在三個不同器件級上形成位線； 使用第三位線掩模來在兩個不同器件級上形成位線； 使用所述第一字線掩模來在四個不同字線層上形成字線； 使用所述第一器件掩模組來在八個不同器件級上形成器件； 使用所述第一通孔掩模來形成四個不同通孔層； 使用所述第一帶掩模來形成電氣帶，其中所述八個器件級的各位線具有到所述位線連接級的不同電氣連接。
11.根據權利要求9所述的方法，包括使用所述第一位線掩模來在三個不同器件級上形成位線； 使用第二位線掩模來在兩個不同器件級上形成位線； 使用第三位線掩模來在兩個不同器件級上形成位線； 使用第四位線掩模來在一個器件級上形成位線； 使用所述第一字線掩模來在四個不同字線層上形成字線； 使用所述第一器件掩模組來在八個不同器件級上形成器件； 使用所述第一通孔掩模來形成四個不同通孔層； 使用所述第一帶掩模來形成電氣帶，其中所述八個器件級的各位線具有到所述位線連接級的不同電氣連接。
12.—種三維半導體器件，包括在第一器件級中的第一位線層，其中所述第一位線層具有第一位線圖案，其中所述第 一位線層包括第一位線；以及在第二器件級中的第二位線層，其中所述第二位線層具有所述第一位線圖案，其中所 述第二位線層包括第二位線，其中所述第一位線和所述第二位線具有到位線連接級的不同電氣連接。
13.根據權利要求12所述的三維半導體器件，進一步包括在所述第一器件級中的第一器件層，其中所述第一器件層具有第一器件圖案，其中所 述第一器件層包括第一器件，其中所述第一器件電氣連接到所述第一位線；以及在所述第二器件級中的第二器件層，其中所述第二器件層具有所述第一器件圖案，其 中所述第二器件層包括第二器件，其中所述第二器件電氣連接到所述第二位線， 其中所述第一器件圖案是使用至少一個器件掩模生成的。
14.根據權利要求13所述的三維半導體器件，其中所述第一器件和第二器件包括從以 下中至少一個選擇的一次可編程單元或可重寫單元反熔絲，熔絲，串聯布置的二極體和反 熔絲，多晶矽存儲器效應單元，金屬氧化物存儲器，可切換複合金屬氧化物，碳納米管存儲 器，相變材料存儲器，導電橋元件，可切換聚合物存儲器或薄澱積碳可切換電阻器。
15.根據權利要求14所述的三維半導體器件，進一步包括第一字線層，其中所述第一字線層具有第一字線圖案，其中所述第一字線層包括第一 字線，並且其中所述第一字線由所述第一器件級和第二器件級共享。
16.根據權利要求14所述的三維半導體器件，進一步包括在所述第一器件級中的第一字線層，其中所述第一字線層具有第一字線圖案，其中所 述第一字線層包括第一字線，其中所述第一器件電氣連接到所述第一字線；以及在所述第二器件級中的第二字線層，其中所述第二字線層具有所述第一字線圖案，其 中所述第二字線層包括第二字線，其中所述第二器件電氣連接到所述第二字線， 其中所述第一字線電氣連接到所述第二字線。
17.根據權利要求15所述的三維半導體器件，進一步包括在多個器件級中的位線層，其中所述位線層中的至少兩個共享位線圖案，其中所述位 線層包括位線，其中各器件級的所述位線具有到所述位線連接級的不同電氣連接。
18.根據權利要求17所述的三維半導體器件，進一步包括在所述多個器件級中的通孔層，其中所述通孔層具有第一通孔圖案，其中所述通孔層 包括通孔，其中所述通孔是到所述位線連接級的不同電氣連接的一部分。
19.根據權利要求18所述的三維半導體器件，進一步包括在三個不同器件級上的第一組三個位線層，其中所述第一組三個位線層共享第一位線 圖案；在兩個不同器件級上的第一組兩個位線層，其中所述第一組兩個位線層共享第二位線 圖案；在兩個不同器件級上的第二組兩個位線層，其中所述第二組兩個位線層共享第三位線 圖案；第八位線層，其中所述第八位線層具有第四位線圖案；四個字線層，其中所述四個字線層共享字線圖案；八個器件層，其中所述八個器件層共享器件層圖案；以及四個通孔層，其中所述四個通孔層共享通孔層圖案；其中所述八個器件級的各位線具有到所述位線連接級的不同電氣連接。
20.根據權利要求18所述的三維半導體器件，進一步包括電氣帶，其中所述電氣帶是到所述位線連接級的不同電氣連接的一部分。
21.根據權利要求20所述的三維半導體器件，其中所述器件包括八個器件級，所述八 個器件級包括 在三個不同器件級上的第一組三個位線層，其中所述第一組三個位線層共享第一位線 圖案；在三個不同器件級上的第二組三個位線層，其中所述第二組三個位線層共享第二位線 圖案；在兩個不同器件級上的第一組兩個位線層，其中所述第一組兩個位線層共享第三位線 圖案；四個字線層，其中所述四個字線層共享字線圖案； 八個器件層，其中所述八個器件層共享器件層圖案；四個通孔層，其中所述四個通孔層共享通孔層圖案；以及電氣帶層，其中所述電氣帶層包括電氣帶，其中所述電氣帶是到所述位線連接級的電 氣連接中的至少一些的一部分，其中所述八個器件級的各位線具有到所述位線連接級的不同電氣連接。
22.根據權利要求20所述的三維半導體器件，其中所述器件包括八個器件級，所述八 個器件級包括在三個不同器件級上的第一組三個位線層，其中所述第一組三個位線層共享第一位線 圖案；在兩個不同器件級上的第一組兩個位線層，其中所述第一組兩個位線層共享第二位線 圖案；在兩個不同器件級上的第二組兩個位線層，其中所述第二組兩個位線層共享第三位線 圖案；第八位線級，其中所述第八位線級具有第四位線圖案； 四個字線層，其中所述四個字線層共享字線圖案； 八個器件層，其中所述八個器件層共享器件層圖案； 四個通孔層，其中所述四個通孔層共享通孔層圖案；以及電氣帶層，其中所述電氣帶層包括電氣帶，其中所述電氣帶是到所述位線連接級的電 氣連接中的至少一些的一部分，其中所述八個器件級的各位線具有到所述位線連接級的不同電氣連接。
全文摘要
提供了一種使用數量少於器件層數量的位線掩模來製造三維存儲器的結構和方法。第一位線掩模用來在第一器件級中形成第一位線層。第一位線層包含第一位線。第一位線掩模也用來在第二器件級中形成第二位線層。第二位線層包含第二位線。儘管採用同一掩模圖案，但第一位線和第二位線具有到位線連接級的不同電氣連接。
文檔編號H01L27/06GK102150267SQ200980135327
公開日2011年8月10日 申請日期2009年9月3日 優先權日2008年9月9日
發明者R·E·舒爾雷恩 申請人:桑迪士克3D公司