具有靜電保護結構的功率器件及其製作方法
2023-05-09 06:10:56 3
具有靜電保護結構的功率器件及其製作方法
【專利摘要】本發明公開一種具有靜電保護結構的功率器件及其製作方法，所述具有靜電保護結構的功率器件包括：漂移層、漏區、漏極、P-摻雜區、第一N+摻雜區、P+摻雜區、第一絕緣膜、第二絕緣膜、多晶矽層、柵極、靜電保護層、第三絕緣膜、源極、靜電電極及導線層，所述靜電保護層包括數個第二P-摻雜區以及數個第二N+摻雜區，所述數個第二P-摻雜區與數個第二N+摻雜區相間排列。本發明通過在內部設置數個相間排列的P-摻雜區與第二N+摻雜區，以形成一靜電保護層—齊納二極體結構，這樣就可以去除靜電安全電路等在電源模組內所佔的空間，無需再另外設置靜電保護結構，提高電源模組的空間效率，減少布線數量以及一些寄生參數，實現高效功率器件。
【專利說明】具有靜電保護結構的功率器件及其製作方法
【技術領域】
[0001]本發明涉及半導體器件【技術領域】，尤其涉及一種具有靜電保護結構的功率器件及其製作方法。
【背景技術】
[0002]導電性介於導體和絕緣體之間的物質即為半導體，利用半導體材料製作而成的電子器件因其具有特殊的導電特性，從而廣泛應用於消費電子、計算機及其外設、通信、電源電器等領域。功率器件是一種由半導體材料製作而成的電子器件，它主要應用於電路中作為功率處理的器件，如圖1所示，其為現有功率器件的結構示意圖。
[0003]通常在集成電路上，會使用二極體限幅器(D1de Limiter),以及採用旁路來釋放靜電的方式來進行靜電(ESD)保護。而功率器件是一個分離器件，若要進行靜電保護就要在封裝結構內部單獨添加二極體或在控制集成電路上內置靜電安全電路，以實現靜電保護的目的，但，這樣就會使得電源模組無法最小化，並且還會增加布線(Wiring)以及一些寄生參數，難於實現高效的電源模組。
[0004]因此，現有技術存在缺陷，需要改進。
【發明內容】
[0005]本發明的目的在於提供一種具有靜電保護結構的功率器件，其內部設有靜電保護層一齊納二極體結構，無須再另外設置靜電保護結構，提高電源模組的空間效率，同時減少布線數量以及一些寄生參數，實現高效功率器件。
[0006]本發明的另一目的在於提供一種具有靜電保護結構的功率器件製作方法，製作工藝簡單，與現有的功率器件製作工藝相比，無需追加工藝流程，不會增加成產成本，利用該方法可以得到高效的功率器件，並且空間效率好。
[0007]本發明的技術方案如下:本發明提供一種具有靜電保護結構的功率器件，包括:漂移層，形成於所述漂移層下方的漏區，形成於所述漏區下方的漏極，形成於所述漂移層中的P-摻雜區，形成於所述漂移層中的第一 N+摻雜區，形成於所述漂移層中的P+摻雜區，形成於所述漂移層上的第一絕緣膜，形成於所述漂移層、第一 P-摻雜區與第一 N+摻雜區上的第二絕緣膜，形成於所述第一、第二絕緣膜上的多晶矽層，形成於所述第二絕緣膜上的柵極，形成於所述第一絕緣膜上的靜電保護層，形成於所述柵極、第一 N+摻雜區、多晶矽層及靜電保護層上的第三絕緣膜，形成於所述P+摻雜區與第一 N+摻雜區上的源極，形成於所述多晶矽層上的靜電電極，以及形成於所述源極、第三絕緣層及靜電電極上的導線層；所述靜電保護層包括數個第二 P-摻雜區以及數個第二 N+摻雜區，所述數個第二 P-摻雜區與數個第二 N+摻雜區相間排列。
[0008]所述靜電保護層是由多晶矽層分別經過P+摻雜工藝以及N+摻雜工藝形成。
[0009]所述靜電保護層包括四個第二 N+摻雜區與三個第二 P-摻雜區，所述四個第二 N+摻雜區與三個第二 P-摻雜區相間排列。
[0010]所述第一絕緣膜的厚度大於所述第二絕緣膜的厚度。
[0011]所述第一絕緣膜的材質為二氧化矽、氮氧化矽或氧化鉿，所述第二絕緣膜的材質為二氧化矽、氮氧化矽或氧化鉿，所述第三絕緣層的材質為磷矽酸鹽玻璃、氟摻雜的矽酸鹽玻璃或硼磷矽玻璃，所述漂移層為N型漂移層，所述漂移層包括第一漂移層以及形成於所述第一漂移層上的第二漂移層。
[0012]本發明還提供一種具有靜電保護結構的功率器件的製作方法，包括以下步驟: 步驟101、形成一漂移層；
步驟102、在所述漂移層上形成第一絕緣膜與第二絕緣膜，並在所述第一與第二絕緣膜上形成多晶矽層與柵極；
步驟103、進行P-摻雜工藝，在所述漂移層中形成第一 P-摻雜區，同時在多晶矽層中形成數個第二 P-摻雜區；
步驟104、進行P+摻雜工藝，在所述漂移層中形成P+摻雜區；
步驟105、進行N+摻雜工藝，在所述漂移層中形成第一 N+摻雜區，同時在所述多晶矽層中形成數個第二 N+摻雜區，所述數個第二 P-摻雜區與所述數個N+摻雜區相間排列；
步驟106、在所述柵極、第一 N+摻雜區、多晶矽層、數個第二 P-摻雜區以及數個第二 N+摻雜區上形成第三絕緣膜；
步驟107、在所述P+摻雜區與第一 N+摻雜區上形成源極，在所述多晶矽層上形成靜電電極，在所述源極、第三絕緣膜以及靜電電極上形成導線層。
[0013]所述具有ESD保護結構的功率器件的製作方法還包括在步驟107之後的步驟108:在所述漂移層底部進行N-摻雜工藝，形成漏區，並在所述漏區上沉積形成漏極。
[0014]所述步驟103為在所述多晶矽層與柵極上沉積形成第一保護層，並對所述第一保護層進行蝕刻工藝，形成第一摻雜區域與第二摻雜區域，之後進行P-摻雜工藝，在所述第一摻雜區域形成第一 P-摻雜區，同時在所述第二摻雜區域形成數個第二 P-摻雜區；
所述步驟104為在所述多晶矽層、第一 P-摻雜區、柵極以及數個第二 P-摻雜區上沉積形成第二保護層，並對所述第二保護層進行蝕刻工藝，形成第三摻雜區域，之後進行P+摻雜工藝，在所述第三摻雜區域形成P+摻雜區；
步驟105為在所述多晶矽層、第一 P-摻雜區、P+摻雜區、柵極以及數個第二 P-摻雜區上沉積形成第三保護層，並對所述第三保護層進行蝕刻工藝，形成第四摻雜區域與第五摻雜區域，之後進行N+摻雜工藝，在所述第四摻雜區域形成第一 N+摻雜區，同時在所述第五摻雜區域形成數個第二 N+摻雜區，之後去除第三保護層，所述數個第二 P-摻雜區域所述數個N+摻雜區相間排列；
步驟106為在所述柵極、第一 N+摻雜區、多晶矽層、數個第二 P-摻雜區以及數個第二N+摻雜區上沉積形成第三絕緣膜，並對第三絕緣膜進行蝕刻工藝。
[0015]所述第二 N+摻雜區的數量為四個，所述第二 P-摻雜區的數量為三個，所述四個第二N+摻雜區與三個第二 P-摻雜區相間排列。
[0016]所述第一絕緣膜的厚度大於所述第二絕緣膜的厚度，所述第一絕緣膜的材質為二氧化矽、氮氧化矽或氧化鉿，所述第二絕緣膜的材質為二氧化矽、氮氧化矽或氧化鉿，所述第三絕緣層的材質為磷矽酸鹽玻璃、氟摻雜的矽酸鹽玻璃或硼磷矽玻璃，所述漂移層為N型漂移層，所述漂移層包括第一漂移層以及形成於所述第一漂移層上的第二漂移層。
[0017]採用上述方案，本發明的具有靜電保護結構的功率器件，通過在內部設置數個相間排列的P-摻雜區與第二 N+摻雜區，以形成一靜電保護層一齊納二極體結構，這樣就可以去除靜電安全電路等在電源模組內所佔的空間，無需再另外設置靜電保護結構，提高電源模組的空間效率，減少布線數量以及一些寄生參數，實現高效功率器件；本發明的具有靜電保護結構的功率器件的製作方法，製作工藝簡單，與現有的功率器件製作工藝相比，無需追加工藝流程，不會增加成產成本。
【專利附圖】
【附圖說明】
[0018]圖1為現有技術中功率器件的結構示意圖。
[0019]圖2至圖15為本發明具有靜電保護結構的功率器件製作流程中的結構示意圖。
[0020]圖16為本發明具有靜電保護結構的功率器件的等效電路圖。
[0021]圖17為具有靜電保護結構的功率器件的製作方法的流程圖。
【具體實施方式】
[0022]以下結合附圖和具體實施例，對本發明進行詳細說明。
[0023]請參閱圖15，本發明提供一種具有靜電保護結構的功率器件，包括:漂移層2，形成於所述漂移層2下方的漏區5，形成於所述漏區5下方的漏極6，形成於所述漂移層2中的P-摻雜區11，形成於所述漂移層2中的第一 N+摻雜區13，形成於所述漂移層2中的P+摻雜區14，形成於所述漂移層2上的第一絕緣膜31，形成於所述漂移層2、第一 P-摻雜區11與第一 N+摻雜區14上的第二絕緣膜32，形成於所述第一、第二絕緣膜31、32上的多晶矽層33，形成於所述第二絕緣膜32上的柵極34，形成於所述第一絕緣膜31上的靜電保護層3，形成於所述柵極34、第一 N+摻雜區13、多晶矽層33及靜電保護層3上的第三絕緣膜4，形成於所述P+摻雜區13與第一 N+摻雜區14上的源極35，形成於所述多晶矽層33上的靜電電極36，以及形成於所述源極35、第三絕緣層4及靜電電極36上的導線層37。所述靜電保護層3包括數個第二 P-摻雜區12以及數個第二 N+摻雜區15，所述數個第二 P-摻雜區12與數個第二 N+摻雜區15相間排列，以形成齊納二極體結構，起到靜電保護作用，如圖15所示，A部分起到原來功率器件的主要功能，而B部分則起到靜電保護功能。
[0024]所述靜電保護層3是由多晶矽層分別經過P+摻雜工藝以及N+摻雜工藝形成。在本實施例中，所述靜電保護層3包括四個第二 N+摻雜區15與三個第二 P-摻雜區12，所述四個第二 N+摻雜區15與三個第二 P-摻雜區12相間排列，形成PNPNPN 二極體結構。
[0025]所述第一至第三絕緣膜31、32、4先通過擴散工藝或化學氣相沉積法(CVD)沉積，再通過感光遮蔽工藝(Photo Masking)和幹刻或溼刻工藝而形成。所述第一絕緣膜31與第二絕緣膜32具有不同的厚度，優選的，所述第一絕緣膜31的厚度大於所述第二絕緣膜32的厚度。所述第一絕緣膜31的材質為二氧化矽(Si02)、氮氧化矽(S1N)或氧化鉿(HF0)，所述第二絕緣膜32的材質為二氧化矽、氮氧化矽或氧化鉿，所述第三絕緣層4的材質為磷矽酸鹽玻璃、氟摻雜的矽酸鹽玻璃或硼磷矽玻璃。所述漂移層2為N型漂移層，在本實施例中，所述漂移層2包括第一漂移層21以及形成於所述第一漂移層21上的第二漂移層22，所述第二漂移層22通過摻雜N-離子而形成，以形成JFET領域。
[0026]請參閱圖16，圖16中的C部分相當於圖15中的B部分，D部分相當於圖15中的A部分，本發明提供的具有靜電保護結構的功率器件中，實現原有功率器件主要功能部分的源極與實現靜電保護功能部分的靜電電極連接在一起，實現原有功率器件主要功能部分的柵極與實現靜電保護功能部分的另一端連接在一起。
[0027]值得一提的是:具有靜電保護結構的功率器件內部構成的靜電保護層3不會製作工藝流程，即在生產流程上無需追加工藝工程就可以實現。
[0028]請參閱圖2至圖15、及圖17，本發明還提供一種具有靜電保護結構的功率器件的製作方法，包括以下步驟:
步驟101、形成一漂移層2，如圖2所示。
[0029]所述漂移層2為N型漂移層，其是通過N-摻雜工藝來完成的。在本實施例中，所述漂移層包括第一漂移層21以及形成於所述第一漂移層21上的第二漂移層22。
[0030]步驟102、在所述漂移層2上形成第一絕緣膜31與第二絕緣膜32，並在所述第一與第二絕緣膜31、32上形成多晶矽層33與柵極34，如圖3至圖5所示。
[0031]現在所述漂移層2上先形成第一絕緣膜31，再形成第二絕緣膜32，並且所述第一與第二絕緣膜31、32均是分別先通過擴散工藝或化學氣相沉積法(CVD)沉積，再通過感光遮蔽工藝(Photo Masking)和幹刻或溼刻工藝而形成。所述第一絕緣膜31的厚度大於所述第二絕緣膜32的厚度，所述第一絕緣膜31的材質為二氧化矽、氮氧化矽或氧化鉿，所述第二絕緣膜32的材質為二氧化矽、氮氧化矽或氧化鉿。
[0032]在該步驟中，還將對應原來功率器件的主要功能部分處的多晶矽層和第二絕緣膜除去。
[0033]步驟103、進行P-摻雜工藝，在所述漂移層2中形成第一 P-摻雜區11，同時在多晶矽層33中形成數個第二 P-摻雜區12，如圖6與圖7所示。
[0034]該步驟中，在所述多晶矽層32與柵極34上沉積形成第一保護層81，並對所述第一保護層81進行蝕刻工藝，形成第一摻雜區域91與第二摻雜區域92，之後進行P-摻雜工藝，在所述第一摻雜區域91形成第一 P-摻雜區11，同時在所述第二摻雜區域92形成數個第二 P-摻雜區12。
[0035]步驟104、進行P+摻雜工藝，在所述漂移層2中形成P+摻雜區13，如圖7與圖8所示。
[0036]該步驟中，在所述多晶矽層32、第一 P-摻雜區11、柵極34以及數個第二 P-摻雜區12上沉積形成第二保護層82，並對所述第二保護層82進行蝕刻工藝，形成第三摻雜區域93，之後進行P+摻雜工藝，在所述第三摻雜區域93形成P+摻雜區13。
[0037]步驟105、進行N+摻雜工藝，在所述漂移層2中形成第一 N+摻雜區14，同時在所述多晶矽層32中形成數個第二 N+摻雜區15，所述數個第二 P-摻雜區12與所述數個N+摻雜區15相間排列，如圖9至圖10所示。
[0038]在該步驟中，在所述多晶矽層32、第一 P-摻雜區11、P+摻雜區13、柵極34以及數個第二 P-摻雜區12上沉積形成第三保護層83，並對所述第三保護層83進行蝕刻工藝，形成第四摻雜區域94與第五摻雜區域95，之後進行N+摻雜工藝，在所述第四摻雜區域94形成第一 N+摻雜區14，同時在所述第五摻雜區域95形成數個第二 N+摻雜區15，之後去除第三保護層83，所述數個第二 P-摻雜區12與所述數個N+摻雜區15相間排列，以構成靜電保護層3。
[0039]在本實施例中，所述第二 N+摻雜區15的數量為四個，所述第二 P-摻雜區12的數量為三個，所述四個第二 N+摻雜區15與三個第二 P-摻雜區12相間排列。
[0040]步驟106、在所述柵極34、第一 N+摻雜區14、多晶矽層32、數個第二 P-摻雜區12以及數個第二 N+摻雜區15上形成第三絕緣膜4，如圖11與圖12所示。
[0041]該步驟中，在所述柵極34、第一 N+摻雜區14、多晶矽層32、數個第二 P-摻雜區12以及數個第二 N+摻雜區15上通過擴散工藝或化學氣相沉積法(CVD)沉積形成第三絕緣膜4，再通過感光遮蔽工藝(Photo Masking)和幹刻或溼刻工藝，以形成第三絕緣膜4。其中，除去對應原來功率器件與對應起到靜電保護功能的第三絕緣膜，圖12中41與42所示。
[0042]所述第三絕緣層4的材質為磷矽酸鹽玻璃、氟摻雜的矽酸鹽玻璃或硼磷矽玻璃。
[0043]步驟107、在所述P+摻雜區13與第一 N+摻雜區14上形成源極35，在所述多晶矽層33上形成靜電電極36，在所述源極35、第三絕緣膜4以及靜電電極36上形成導線層37。
[0044]所述導線層37通過金屬派射(Sputtering)或者金屬沉積(Metal Deposit1n)來形成，所述導線層的材質優選為鋁(AL)。
[0045]步驟108、在所述漂移層2底部進行N-摻雜工藝，形成漏區5，並在所述漏區5上沉積形成漏極6,如圖14與圖15所示。
[0046]綜上所述，本發明提供一種具有靜電保護結構的功率器件，通過在內部設置數個相間排列的P-摻雜區與第二N+摻雜區，以形成一靜電保護層一齊納二極體結構，這樣就可以去除靜電安全電路等在電源模組內所佔的空間，無需再另外設置靜電保護結構，提高電源模組的空間效率，減少布線數量以及一些寄生參數，實現高效功率器件；本發明還提供一種具有靜電保護結構的功率器件的製作方法，製作工藝簡單，與現有的功率器件製作工藝相比,無需追加工藝流程,不會增加成產成本。
[0047]以上僅為本發明的較佳實施例而已，並不用於限制本發明，凡在本發明的精神和原則之內所作的任何修改、等同替換和改進等，均應包含在本發明的保護範圍之內。
【權利要求】
1.一種具有靜電保護結構的功率器件，其特徵在於，包括:漂移層，形成於所述漂移層下方的漏區，形成於所述漏區下方的漏極，形成於所述漂移層中的P-摻雜區，形成於所述漂移層中的第一N+摻雜區，形成於所述漂移層中的P+摻雜區，形成於所述漂移層上的第一絕緣膜，形成於所述漂移層、第一 P-摻雜區與第一 N+摻雜區上的第二絕緣膜，形成於所述第一、第二絕緣膜上的多晶矽層，形成於所述第二絕緣膜上的柵極，形成於所述第一絕緣膜上的靜電保護層，形成於所述柵極、第一 N+摻雜區、多晶矽層及靜電保護層上的第三絕緣膜，形成於所述P+摻雜區與第一 N+摻雜區上的源極，形成於所述多晶矽層上的靜電電極，以及形成於所述源極、第三絕緣層及靜電電極上的導線層；所述靜電保護層包括數個第二P-摻雜區以及數個第二 N+摻雜區，所述數個第二 P-摻雜區與數個第二 N+摻雜區相間排列。
2.根據權利要求1所述的具有靜電保護結構的功率器件，其特徵在於，所述靜電保護層是由多晶矽層分別經過P+摻雜工藝以及N+摻雜工藝形成。
3.根據權利要求1所述的具有靜電保護結構的功率器件，其特徵在於，所述靜電保護層包括四個第二 N+摻雜區與三個第二 P-摻雜區，所述四個第二 N+摻雜區與三個第二 P-摻雜區相間排列。
4.根據權利要求1所述的具有靜電保護結構的功率器件，其特徵在於，所述第一絕緣膜的厚度大於所述第二絕緣膜的厚度。
5.根據權利要求1所述的具有靜電保護結構的功率器件，其特徵在於，所述第一絕緣膜的材質為二氧化矽、氮氧化矽或氧化鉿，所述第二絕緣膜的材質為二氧化矽、氮氧化矽或氧化鉿，所述第三絕緣層的材質為磷矽酸鹽玻璃、氟摻雜的矽酸鹽玻璃或硼磷矽玻璃，所述漂移層為N型漂移層，所述漂移層包括第一漂移層以及形成於所述第一漂移層上的第二漂移層。
6.一種具有靜電保護結構的功率器件的製作方法，其特徵在於，包括以下步驟: 步驟101、形成一漂移層； 步驟102、在所述漂移層上形成第一絕緣膜與第二絕緣膜，並在所述第一與第二絕緣膜上形成多晶矽層與柵極； 步驟103、進行P-摻雜工藝，在所述漂移層中形成第一 P-摻雜區，同時在多晶矽層中形成數個第二 P-摻雜區； 步驟104、進行P+摻雜工藝，在所述漂移層中形成P+摻雜區； 步驟105、進行N+摻雜工藝，在所述漂移層中形成第一 N+摻雜區，同時在所述多晶矽層中形成數個第二 N+摻雜區，所述數個第二 P-摻雜區與所述數個N+摻雜區相間排列； 步驟106、在所述柵極、第一 N+摻雜區、多晶矽層、數個第二 P-摻雜區以及數個第二 N+摻雜區上形成第三絕緣膜； 步驟107、在所述P+摻雜區與第一 N+摻雜區上形成源極，在所述多晶矽層上形成靜電電極，在所述源極、第三絕緣膜以及靜電電極上形成導線層。
7.根據權利要求1所述的具有靜電保護結構的功率器件的製作方法，其特徵在於，還包括在步驟107之後的步驟108:在所述漂移層底部進行N-摻雜工藝，形成漏區，並在所述漏區上沉積形成漏極。
8.根據權利要求1所述的具有靜電保護結構的功率器件的製作方法，其特徵在於， 所述步驟103為在所述多晶矽層與柵極上沉積形成第一保護層，並對所述第一保護層進行蝕刻工藝，形成第一摻雜區域與第二摻雜區域，之後進行P-摻雜工藝，在所述第一摻雜區域形成第一 P-摻雜區，同時在所述第二摻雜區域形成數個第二 P-摻雜區； 所述步驟104為在所述多晶矽層、第一 P-摻雜區、柵極以及數個第二 P-摻雜區上沉積形成第二保護層，並對所述第二保護層進行蝕刻工藝，形成第三摻雜區域，之後進行P+摻雜工藝，在所述第三摻雜區域形成P+摻雜區； 步驟105為在所述多晶矽層、第一 P-摻雜區、P+摻雜區、柵極以及數個第二 P-摻雜區上沉積形成第三保護層，並對所述第三保護層進行蝕刻工藝，形成第四摻雜區域與第五摻雜區域，之後進行N+摻雜工藝，在所述第四摻雜區域形成第一 N+摻雜區，同時在所述第五摻雜區域形成數個第二 N+摻雜區，之後去除第三保護層，所述數個第二 P-摻雜區域所述數個N+摻雜區相間排列； 步驟106為在所述柵極、第一 N+摻雜區、多晶矽層、數個第二 P-摻雜區以及數個第二N+摻雜區上沉積形成第三絕緣膜，並對第三絕緣膜進行蝕刻工藝。
9.根據權利要求1所述的具有靜電保護結構的功率器件的製作方法，其特徵在於，所述第二 N+摻雜區的數量為四個，所述第二 P-摻雜區的數量為三個，所述四個第二 N+摻雜區與三個第二 P-摻雜區相間排列。
10.根據權利要求1所述的具有靜電保護結構的功率器件的製作方法，其特徵在於，所述第一絕緣膜的厚度大於所述第二絕緣膜的厚度，所述第一絕緣膜的材質為二氧化矽、氮氧化矽或氧化鉿，所述第二絕緣膜的材質為二氧化矽、氮氧化矽或氧化鉿，所述第三絕緣層的材質為磷矽酸鹽玻璃、氟摻雜的矽酸鹽玻璃或硼磷矽玻璃，所述漂移層為N型漂移層，所述漂移層包括第一漂移層以及形成於所述第一漂移層上的第二漂移層。
【文檔編號】H01L29/78GK104300000SQ201410590514
【公開日】2015年1月21日 申請日期:2014年10月29日 優先權日:2014年10月29日
【發明者】趙喜高 申請人:深圳市可易亞半導體科技有限公司