用於多級信道交錯器/去交錯器的地址生成裝置的製作方法
2023-05-09 05:10:46
專利名稱：用於多級信道交錯器/去交錯器的地址生成裝置的製作方法
技術領域：
本發明一般涉及用於無線通信系統的多級信道交錯器/去交錯器，並且特別是，涉及用於多級信道交錯器/去交錯器的地址生成裝置。
背景技術：
一般來說，存在著信道衰落效應的無線通信系統實施用於減輕信道衰落的信道交錯和去交錯，以保證通過有線或無線傳送的數字源數據穩定地通信。例如，IMT-2000(國際移動電信-2000)無線通信系統，即，UMTS(通用移動電信系統)或CDMA-2000(碼分多址-2000)無線通信系統都包括用於減輕信道衰落的信道交錯器和去交錯器。
關於3GPP(第三代合作夥伴項目(3rdGeneration PartnershipProject))的基本無線幀結構，該無線幀的長度為10ms並由16個時隙組成。因此，系統各個部分的標準化都是根據上述幀結構實現的。一個固定尺寸的多級交錯器(FS-MIL)是列數固定為32的2維交錯器，它被確定為第二交錯器的工作假設。該MIL交錯器被設計為支持16時隙的幀結構，並且發送相對於每時隙2列的數據。因為第一交錯器和第二交錯器兩者均具有支持列數為2的冪的硬體結構，所以有可能利用一個硬體模塊支持第一交錯器和第二交錯器兩者，因此降低了硬體複雜性。
與此同時，北美的IMT-2000系統的異名對應系統的CDMA-2000系統和歐洲的UMTS都正在發展中。但是，CDMA-2000系統使用每幀16時隙的無線幀結構，而UMTS使用每幀15時隙的無線幀結構。因此，現有的，基於每幀16時隙設計的CDMA-2000信道交錯器不可能用於UMTS信道交錯器。因而有必要設計基於每幀15時隙的UMTS信道交錯器。
圖1表示在一般第二交錯器中使用的基本MIL交錯技術。一個10ms的輸入序列按圖1所示的方式進行交錯。當輸入序列的長度是L≤FxB時，輸入序列被存儲在大小為FxB的2維存儲器中，其中F是交錯器的列數，B是交錯器的行數。另外，B是對於固定的F的滿足L≤FxB的最小整數。此刻，數據被連續地每次一行地存儲在交錯器中。換言之，數據在被存儲到第二行之前，被存儲在第一行並填滿第一行，以此類推。這樣，從頂行開始，數據每次被存入一行，直至數據被填至底行。連續存儲的輸入序列，被作為相對於給定列的相應行的數據連續地輸出，這些列按表1所示的列-間排列圖形排列。表1表示對於F＝32的排列圖形。
圖2表示根據現有技術用於MIL交錯器的地址生成裝置。在這個地址生成裝置中，列數是2的冪32。儘管對該地址生成裝置的描述是對於應用到信道交錯器的情況作出的，但是，本專業的技術人員將可以理解，該地址生成裝置也可以應用到信道去交錯器。
參照圖2，該地址生成裝置包括一個行計數器210、一個列計數器230、一個映射器240、一個5位移位器220、以及一個加法器250，這些是產生用於第二信道交錯器的地址的部件。行計數器210和列計數器230分別計數交錯存儲器(未表示出)的行數和列數。在存儲器中，輸入數據被按行和列的次序連續地存儲。映射器240將由列計數器230計數的各個列映射到被排列的各個列上。例如，映射器240按照如表1所示列-間排列圖形排列的各個列輸出由計數器230計數的各個列。位移位器220按位移動由行計數器210計數的值。加法器250用位移位器220的輸出作為新地址的最高有效位(MSB)，用映射器240的輸出作為新地址的最低有效位(LSB)來形成新地址。這樣的地址被用於輸出作為2維交錯數據的數據，這些數據是連續地按行和列的次序存儲在存儲器中的。
與此同時，用於MIL交錯器的常規地址產生裝置含有位移位器220。當列數是2的冪32時，這種位移位器220是由5位移位器實現的。
如上所述，當列數是2的冪32時，為了從行計數器210獲得地址，由5位移位器220執行移位操作。這裡，位移位器220的硬體複雜性較低。
但是，如果每幀的時隙數從16變化到15，列數也將改變，而且很有可能新的列數將不再是2的冪。例如，如果假設每時隙的列數是2，並且總列數是30，則需要30個乘法器，並且乘法器的硬體尺寸將增加大約是相對於MIL第二交錯器的硬體尺寸的兩倍。當MIL交錯器的列數按如上所述不再是2的冪時，則不可能象在MIL第一交錯器中一樣對列數1、2、4、和8做移位操作。因此，在這裡要求乘法器的數目與列數相當。在這種情況下，交錯器的總的硬體複雜性將增加大約兩倍。
發明內容
因此，本發明的一個目的是，提供一種用於實現MIL交錯器的地址生成裝置，它能夠降低硬體複雜性。
本發明的另一個目的是，提供一種即使在MIL交錯器的列數不是2的冪的情況下也不增加硬體複雜度的，實施交錯操作的地址生成裝置。
本發明的再一個目的是，提供一種用單一模塊為MIL第一和第二交錯器產生地址的裝置。
為了實現上述的和其它的各個目的，提供一種地址產生裝置，它從具有B行和F列的交錯器存儲器讀出數據，存儲器中的數據遵循預定的列排列規則每次交錯一列。另外，交錯器存儲器中的列數F不等於2的整數冪，即，F≠2k，其中k是正整數。行計數器響應於B個時鐘脈衝，以增量F輸出從0到(B-1)xF的偏移值，每個偏移值伴隨連續的時鐘脈衝輸出，並當B個時鐘脈衝完成時，產生進位信號。列計數器在響應進位信號時以增量1增加計數值。映射器排列從列計數器輸出的信號序列。加法器將映射器輸出的排列信號序列與行計數器輸出的信號相加，以產生各個地址。
從下面結合附圖的詳細描述中，本發明的上述和其它的目的、特點和優點將變得更加清楚，其中圖1是表示基本交錯技術的圖；圖2是表示根據現有技術的，用於MIL信道交錯器/去交錯器的地址產生裝置的框圖；圖3是表示根據本發明的一個實施例的用於MIL交錯器/去交錯器的地址產生裝置的框圖；圖4是表示根據本發明的另一個實施例的用於MIL交錯器/去交錯器的地址產生裝置的框圖；圖5是表示根據本發明的再另一個實施例的用於MIL交錯器/去交錯器的地址產生裝置的框圖。
具體實施例方式
下面將參照附圖描述本發明的一個優選實施例。在下面的描述中，公知的功能或結構不予以詳細地描述，因為這樣做有可能在不必要的細節上混淆了本發明。
圖3表示按照本發明的一個實施例的一個用於MIL第二交錯器的地址生成裝置，其中列數假設為給定的F。
參照圖3，按照本發明的一個實施例的地址產生裝置包括一個行地址發生器310、一個列地址發生器340、和一個加法器370，該加法器用行計數器330的輸出作為交錯地址的最高有效位(MSB)，用映射器360的輸出作為交錯地址的最低有效位(LSB)來形成實際交錯地址。用於產生實際交錯地址的加法器370通過將行地址產生器310和列地址產生器340產生的行地址和列地址相加產生實際地址。行地址發生器310由加法器320和行計數器330組成，而列地址發生器340由列地址計數器350和映射器360組成。
圖3的地址產生裝置利用加法器320產生具有偏移量的行地址，而不是象在MIL第二交錯器的地址產生過程中執行相乘，因此有可能利用較低的硬體複雜性實現相同的交錯功能。
首先，參照圖3，對MIL第二交錯器的操作進行描述。
如圖3所示的行地址發生器310包括行計數器330和加法器320。行計數器330從0到B-1進行計數，其中B＝行數。開始時，當行計數器330的計數等於0時，行計數器330輸出0值。只要行計數器330產生一個輸出，行計數器330中的計數就響應時鐘脈衝，增加1。然後，行計數器330的輸出被輸入到加法器370和加法器320。加法器320將行計數器330的輸出與偏移值『C』相加，並將相加後的值輸入到行計數器330，如圖3所示。在本發明的優選實施例中，C＝30。行計數器330接收加法器320的輸出，並將接收的值作為它自己的輸出(即，加法器320的輸出通過行計數器330進行傳送)。只要行計數器330輸出一個新的值，行計數器的計數就增加1。重複上述過程，直至行計數器330的計數達到B-1。這樣，在每個時鐘周期以後，行計數器330的輸出增加『C』。在行計數器330的計數達到B-1以後，行計數器330輸出一個等於C*(B-1)的值，因為加法器320將C*(B-2)[前次的輸出]與『C』相加，並輸入C*(B-1)的值到行計數器330。只要行計數器輸出C*(B-1)的值，行計數器中的計數就不再增加1，而是復位到0。此時，行計數器330輸出一個進位信號到列計數器350。在行計數器330中的計數復位到0以後，如上所述，行計數器330輸出一個0值，然後重複上述過程。
每當產生復位信號(或進位)時，列計數器350就按增量1增加計數值，並從0到29計數。例如，列計數器350首先輸出『0』，當累加器330第一次產生進位信號時產生『1』，然後當累加器330產生下一個進位信號時產生『2』。
對於列的排列，映射器360將相對於列計數器350的輸出值0、1、2、3、4、5、6、7、8、9、10、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29，映射為0、15、1、16、2、17、3、18、4、19、5、20、6、21、7、22、8、23、9、24、10、25、11、26、12、27、13、28、14、29。當交錯器的列數是32時，根據下表2執行列的排列。但是，當交錯器的列數是30時，列的排列方法可能不同於交錯器的列數是2k的排列方法。因此，映射器360的映射次序可能由於排列方法的不同而不同。交錯地址是利用行計數器330的輸出作為最高有效位(MSB)和利用映射器360的輸出作為最低有效位(LSB)生成的。
下面將描述地址生成裝置的操作。為簡單起見，這裡假設，列計數器350輸出的計數值不經過映射器360的列排列。
例如，如果假設行數B＝5和列數F＝30，在響應每個時鐘脈衝時，行地址生成器310連續地輸出從0到4(＝B-1＝5-1)偏移值為30的值，即0、30、60、90、120。此刻，由於列地址生成器340的列計數器350輸出『0』作為計數值，加法器370將連續地輸出0、30、60、90、120作為交錯地址。當輸出120時，行地址生成器310的行計數器330產生一個進位。而當行計數器330計數到行數B時，行地址生成器310產生一個將行計數器330復位為0的復位信號。列計數器350響應進位信號，將計數值增加1，輸出『1』，而行地址生成器310響應時鐘脈衝，連續輸出0、30、60、90、120，即從0到4(＝B-1)偏移值為30的值。結果是，加法器370通過將行地址生成器310的輸出值加到列地址生成器340的輸出值上，連續地輸出作為交錯地址的16(0+16)、46(30+16)、76(60+16)、106(90+16)、136(120+16)。當下次重複上述操作的時候，加法器370將連續地輸出作為交錯地址的8(0+8)、38(30+8)、68(60+8)、98(90+8)、128(120+8)。重複執行這種操作直至加法器370連續輸出作為交錯地址的31(0+31)、61(30+31)、91(60+31)、121(90+31)、151(120+31)。
圖4表示按照本發明的另一個實施例的MIL交錯器的地址生成裝置，其中第二交錯器結構是通過第一交錯器和一個單一模塊實現的。
參照圖4，當MIL交錯器作為第一交錯器操作時，復用器(或選擇器)410和430選擇『0』，而當MIL交錯器作為第二交錯器操作時，復用器410和430選擇『1』，以至於允許MIL信道交錯器如圖3所示操作。行計數器330、列計數器350、以及映射器360由第一和第二交錯器共享，從而使硬體複雜性最小化。
按照本發明的圖4實施例的地址生成裝置包括第一選擇器410。該第一選擇器410分別在其第一和第二輸入節點0和1接收第一偏移值1和第二偏移值30，並且按照是第一還是第二交錯器選擇信號(在圖4中表示為「1st、2nd」)被輸入到選擇器410，有選擇地輸出一個接收到的偏移值。加法器320將從第一選擇器410有選擇地提供的偏移值與行計數器330的輸出值相加。行計數器330輸出經加法器320相加後的地址，它是復用器410的輸出和行計數器330的輸出相加的結果。在響應了B個時鐘脈衝，執行了0到(B-1)次計數操作後，行計數器330產生一個進位信號到列計數器350，並將行計數器復位為0。行計數器330的輸出經移位器420被應用到第二選擇器430的輸入節點0，並被直接應用到第二選擇器430的另一個輸入節點1。行計數器330的輸出還被應用到加法器320。當列數是2的冪，如1、2、4和8時，移位器420由0位、1位、2位和3位移位器組成。第二選擇器430根據是第一還是第二交錯器選擇信號(「1st和2ed」)被輸入到第二選擇器430，選擇在其第一和第二輸入節點0和1接收的一個值，並輸出該選擇的值作為行地址。
每當產生復位信號(或進位)時，列計數器350從0到29逐一地增加計數值。映射器360根據列排列/隨機化圖形映射列計數器350產生的計數輸出。加法器370通過將第二選擇器430產生的行地址與映射器360產生的列地址相加，產生交錯地址。該生成的地址被用於輸出作為交錯數據，按行和列的次序存儲在交錯器存儲器中的數據。
參照圖4，將對用於組合的MIL第一/第二交錯器的地址生成裝置的操作進行描述。這裡，選擇信號1st被用在MUX 410和MUX 430上，用於選擇第一交錯操作，選擇信號2nd被用在MUX 410和MUX 430上，用於選擇第二交錯操作在圖4所示的MIL交錯器的第一交錯期間，功能塊選擇復用器410和430的『0』路徑，此時的交錯操作相當於如圖2所示現有的交錯操作。此時，按照表1實施列的排列。移位器420的長度還取決於交錯器的列數F。例如，當列數是2的冪時，即1、2、4和8時，移位器420分別由0位、1位、2位和3位移位器組成。
在MIL交錯器的第二交錯期間，功能塊執行如下操作。在第二交錯期間，選擇復用器410和430的『1』路徑，當MIL第二交錯器的列數是30時，行計數器330的偏移值為30，每響應B個時鐘脈衝，行計數器330就執行一次從0到B-1的計數操作，保持偏移值為30，並產生行地址信號，它是代表偏移值與行計數器的反饋值相加的值的信號。
每當產生復位信號(或進位)時，列計數器350從0到29逐一地增加其計數值。對於列排列，映射器360將列計數器350的輸出0、1、2、3、4、5、6、7、8、9、10、11、12、13、14、15、16、17、18、19、20、21、22、23、24、25、26、27、28、29、30映射到0、15、1、16、2、17、3、18、4、19、5、20、6、21、7、22、8、23、9、24、10、25、11、26、12、27、13、28、14、29。當交錯器的列數是32時，按照表2實施列的排列。但是，當交錯器的列數是30時，列排列方法可以不同於交錯器的列數是2k時的。因此，映射器360的映射次序可能由於排列方法的不同而不同。加法器370將行計數器330和列計數器350產生的行地址和列地址相加，以產生實際的交錯地址。
圖5表示按照本發明的再另一個實施例的用於MIL交錯的地址產生裝置，其中選擇信號1st被用在MUX 410和MUX430上，用於選擇第一交錯操作，選擇信號2nd被用在MUX 410和MUX430上，用於選擇第二交錯操作。此外，『模式0』是用在MUX 460上的一個選擇信號，用於通過將相應列的偏移值與計算後的行地址相加來實現交錯，而『模式1』是一個選擇信號，用於通過初始化相應列地址的行地址來實現交錯。信號『模式0』和『模式1』被提供給各復用器(或選擇器)440、450和460。
除了圖4所示的地址生成裝置的結構外，按照本發明的再另一個目的的地址生成裝置包括選擇器440、450和460。選擇器440和450連接在行計數器330與加法器320之間，而選擇器460連接在映射器360與加法器370之間。選擇器440和460受模式控制信號(模式0、1)的控制，選擇器450受行計數器330產生的進位的控制。
首先，將對當接收到模式信號『模式0』時地址生成裝置是如何操作的進行描述。
在響應信號『模式0』時，選擇器440接通將行計數器330的輸出應用到加法器320的連接，選擇器460接通將映射器360的輸出應用到加法器370的連接。當行計數器330連續地輸出偏移值1與行計數器330以前的輸出相加的值時，選擇器450將其輸入節點0與選擇器440的輸入節點1相連接。當行計數器330產生進位信號時，選擇器450將其輸入節點1與選擇器440的輸入節點1相連接。但是，無論選擇器450的選擇信號的輸出操作如何，選擇器440的輸入節點0總是連接到輸出節點。因此，具有這種連接的結構產生行地址，然後將產生的行地址與對應的列地址相加，從而生成如圖4所示結構的交錯地址。
接下來，將對接收到模式信號『模式1』時地址生成裝置是如何操作的進行描述。為了簡單起見，這裡假設行數B＝5，列數F＝30，並且省略了映射器360。
在響應信號『模式1』時，選擇器440進行接通將選擇器450的輸出應用到加法器320的連接，選擇器460接通將『0』相加到加法器370的連接。當行計數器330連續地輸出行計數器330以前的輸出值與偏移值30相加的值時，選擇器450將其輸入節點0與選擇器440的輸入節點1相連接。當行計數器330產生進位信號時，選擇器450將其輸入節點1與選擇器440的輸入節點1相連接。因此，在具有這種連接的結構中，行計數器330響應0到4(＝B-1＝5-1)個時鐘脈衝，連續輸出具有偏移值30的值0、30、60、90、120。在這種狀態下，行計數器330產生一個進位信號，選擇器450響應該進位信號，將其輸入節點1連接到選擇器440的輸入節點1。因此，列計數器350產生『1』作為下一個計數值，並且這個輸出值『1』通過選擇器450和選擇器440被應用到加法器320。其結果是，加法器320在其輸入節點接收『1』，而行計數器330響應該接收到的值『1』，連續輸出值1、31、61、91、121。此後，行計數器330通過重複上述操作將連續輸出值2、32、62、92、122。因此，具有這樣的連接的結構通過初始化相應列地址的行地址產生交錯地址。即，該地址生成裝置通過首先將行地址與列地址相加產生交錯地址，然後通過選擇器430和加法器370輸出產生的交錯地址。
從表3可以注意到，當MIL第二交錯器的列數不是2的冪時，即當由於不可能象在列數為1，2，4，和8的MIL第一交錯器中那樣進行位移操作，而使所需的乘法器的數量對應於列數時，常規的地址生成裝置的總的硬體複雜性與本新穎的地址生成裝置相比大約是兩倍。本新穎的地址生成裝置的總的硬體複雜性大約是常規的地址生成裝置的硬體複雜性的1/2。
如上所述，有可能用較低的硬體複雜性實現相同的交錯功能，這是通過在MIL第二交錯器的行地址計算過程中用一個加法器產生具有偏移值的行地址替代乘法器來實現的。此外，本發明通過用一個加法器替代乘法器，共享用於第一交錯器和第二交錯器的硬體，實現了可以使系統總的硬體複雜性最小化的交錯器。
雖然本發明已經結合其某些優選實施例進行了表示與描述，但是本專業的技術人員將理解，在不超出按照後附的權利要求書予以限定的本發明的精神和範圍的情況下，可以作出形式上和細節上的各種變化。
權利要求
1.一種用於對按B行和F列存儲在交錯器存儲器中的數據進行編址的地址生成裝置，其中F不是正整數k的2k，該裝置包括一個響應B個時鐘脈衝的行計數器，它用於當該行計數器計數到B-1時輸出進位信號，用於當輸出第一行地址時，輸出0值，用於輸出偏移值F與該行計數器前一次的輸出值相加後的值，以及用於當完成B個時鐘脈衝時產生進位信號，其中B是行數；一個列計數器，用於在響應進位信號時按增量1增加其計數值；一個映射器，用於按照預定的排列規則排列列計數器的輸出；一個加法器，用於將行計數器的輸出作為讀地址的最高有效位(MSB)，將映射器的輸出作為讀地址的最低有效位(LSB)來產生讀地址。
2.一種用於對按B行和F列存儲在交錯器存儲器中的交錯數據產生地址的裝置，其中F不是正整數k的2k，該裝置包括一個行地址生成器，用於在每響應B個時鐘脈衝的時候，產生B個行地址，所述的B個行地址包括一個0值和由連續輸出從1到(B-1)次的數F所確定的各個值，以及在產生B個行地址時，產生一個進位信號；一個列地址發生器，用於輸出一個計數值，該計數值在每次響應進位信號時增加增量1，並通過按照預定的排列規則排列計數值，產生列地址；和一個加法器，用於將行地址與列地址相加產生地址。
3.按照權利要求2的裝置，其中行地址生成器包括一個行計數器，用於在響應B個時鐘脈衝的第一個脈衝時輸出0值，在每次響應其餘的(B-1)個時鐘脈衝時接收一個輸入值，並輸出相加的值作為行地址；和一個加法器，它也接收行計數器的輸出和作為偏移值的列的數F，將行計數器的輸出與偏移值相加，並對剩餘的(B-1)個時鐘脈衝中的每一個，將相加後的值提供給行計數器。
4.按照權利要求2的裝置，其中列地址生成器包括一個列計數器，用於輸出一個計數值，該計數值在響應進位信號時增加增量1；和一個映射器，用於按照排列規則，將列計數器輸出的計數值排列為輸出列地址。
5.一種地址生成裝置，它用於含有交錯器存儲器的第一交錯器或第二交錯器，在該存儲器中的數據是按行與列的次序存儲的，該裝置包括一個第一選擇器，用於按照交錯器選擇信號，選擇性地輸出用於第一交錯器的第一偏移值或用於第二交錯器的第二偏移值；一個行地址發生器，用於在響應B個時鐘時，產生B個行地址，所述的B個行地址包括一個0值和由連續地將選擇後的第一或第二偏移值與以前從1到(B-1)次行地址的輸出相加所確定的值，並且當產生B個行地址時，產生一個進位信號；一個列地址發生器，用於用於輸出一個計數值，它在響應該進位信號時增加增量1，並通過按照當前排列圖形，排列計數值，產生一個列地址；一個移位器，用於將行地址移位F位；一個第二選擇器，用於根據交錯器的選擇信號選擇性地輸出該移位器的輸出和行地址；和一個加法器，用於將第二選擇器的輸出地址與列地址相加，生成地址。
6.按照權利要求5的裝置，其中行地址發生器包括一個行計數器，用於在響應B個時鐘脈衝的第一個脈衝時輸出0值，在響應其餘的(B-1)個時鐘脈衝時，接收通過將一個偏移值與行計數器的前一次輸出值相加所確定的值，並將該值作為行地址輸出；和一個加法器，它接收行計數器的前一次輸出以及第一或第二偏移值中被選出的一個，將行計數器的輸出與選擇的偏移值相加，並對剩餘的(B-1)個時鐘脈衝中的每個，對行計數器提供相加後的值。
7.按照權利要求5的裝置，其中列地址發生器包括一個列計數器，用於輸出一個計數值，該計數值在響應進位信號時增加增量1；和一個映射器，用於按照排列圖形將列計數器輸出的計數值，排列成輸出列地址。
8.按照權利要求5的裝置，其中第一偏移值是1。
9.按照權利要求5的裝置，其中第二偏移值是列數。
全文摘要
一種地址生成裝置,用於對按B行和F列存儲在交錯器存儲器中的數據進行編址,其中F不是正整數k的文檔編號H04L1/00GK1359560SQ00809917
公開日2002年7月17日 申請日期2000年7月13日 優先權日1999年7月13日
發明者徐晟溢, 金炳朝 申請人:三星電子株式會社