一種對ndc生長厚度的靈敏度分析法
2023-04-27 22:26:16
一種對ndc生長厚度的靈敏度分析法
【專利摘要】本發明涉及半導體製造【技術領域】，尤其涉及一種對NDC生長厚度的靈敏度分析法，通過對產品上的NDC的生長厚度與方式的歷史數據整理進行數據建模，並通過模擬NDC厚度變化，給出在不發生空洞缺陷及滿足對產品測試要求的情況下的NDC生長厚度最優解；同時工程師可通過所給定的最優解進行製程實驗，縮小製程實驗範圍，提高NDC製程可靠性及FAB產能。
【專利說明】一種對NDC生長厚度的靈敏度分析法
【技術領域】
[0001]本發明涉及半導體製造【技術領域】，尤其涉及一種對NDC生長厚度的靈敏度分析法。
【背景技術】
[0002]近年來，在半導體晶圓製造廠中的半導體晶圓製造流程設備，以下簡稱「FAB」，通常會用到摻雜碳化娃薄膜(Nitride Doped Silicon Carbide，簡稱NDC)作為介質阻擋層，其目的在於用介質阻擋層來阻止金屬向介質中擴散。
[0003]在晶圓製備之後，通常需要進行WAT測試(Wafer Acceptance Test，晶圓允收測試)工藝，即通過探針扎針對晶圓上的每個晶片進行電學參數測量。但是在測量之前因各種客觀條件需對測試Lot (批次)進行排貨，造成有些Lot的Q-Time時間(Queue Time,即等待時間)過長。若NDC生長厚度不夠，則會在暴露過久後會導致大量空洞缺陷問題，無法將晶圓之表面完全覆蓋，形成空洞。然而NDC生長厚度過厚會導致WAT測試扎針失敗，由於無法精確判斷NDC生長厚度的最優值，導致FAB需提供大量的人力物力進行切片實驗，進而大大降低了製程能力及FAB產能。
[0004]現有NDC製程中只能通過工程師經驗對NDC生長厚度實驗分析，通過大量的切片實驗判斷該NDC厚度是否可用:比如在WATQ-Time時間過長時，是否會因為NDC厚度過薄導致空洞缺陷，或由於NDC厚度過厚導致扎針失敗。但是該方法大大降低了製程能力及FAB產能。
[0005]因此，針對現有技術中的缺陷亟需提供一種新的解決方案，成為本領域技術人員致力於研宄的方向。
【發明內容】
[0006]針對上述存在的問題，本發明提供一種對NDC生長厚度的靈敏度分析法，以解決現有技術中因無法精確判斷NDC生長厚度的最優值，導致FAB需提供大量的人力物力進行切片實驗，進而大大降低了製程能力及FAB產能的缺陷。
[0007]本發明為解決上述問題所採用的技術方案為:
[0008]一種對NDC生長厚度的靈敏度分析法，其中，包括:
[0009]步驟S1、選定產品類型，所述產品上生長有所述NDC ；
[0010]步驟S2、根據所述NDC製程的歷史數據進行數據建模；
[0011]步驟S3、根據所述數據建模對所述NDC的生長厚度進行靈敏度分析，以確定所述NDC生長厚度的最優解。
[0012]較佳的，上述的對NDC生長厚度的靈敏度分析法，其中，步驟S3中還包括:若給定一所述NDC的生長厚度範圍，通過對位於該生長厚度範圍的所述NDC的生長厚度進行靈敏度分析，確定在所述生長厚度範圍內的所述NDC生長厚度的最優解。
[0013]較佳的，上述的對NDC生長厚度的靈敏度分析法，其中，還包括提供一用於對所述產品進行檢測的探針卡；
[0014]利用探針卡的最大扎針能力進行測試。
[0015]較佳的，上述的對NDC生長厚度的靈敏度分析法，其中，還包括:
[0016]步驟S4、根據所述最優解對所述NDC進行製程驗證。
[0017]較佳的，上述的對NDC生長厚度的靈敏度分析法，其中，對所述NDC製程的歷史數據進行數據建模包括:
[0018]建立Q-Time與空洞缺陷出現時對應的NDC生長厚度之間的變化曲線圖；
[0019]其中，Q-Time為所述產品的等待時間。
[0020]上述發明具有如下優點或者有益效果:
[0021]本發明公開了一種對NDC生長厚度的靈敏度分析法，通過對產品上的NDC的生長厚度與方式的歷史數據整理進行數據建模，並通過模擬NDC厚度變化，給出在不發生空洞缺陷及滿足對產品測試要求的情況下的NDC生長厚度最優解；同時工程師可通過所給定的最優解進行製程實驗，縮小製程實驗範圍，提高NDC製程可靠性及FAB產能。
[0022]具體
【專利附圖】
【附圖說明】
[0023]通過閱讀參照以下附圖對非限制性實施例所作的詳細描述，本發明及其特徵、夕卜形和優點將會變得更加明顯。在全部附圖中相同的標記指示相同的部分。並未可以按照比例繪製附圖，重點在於示出本發明的主旨。
[0024]圖1是本發明中對NDC生長厚度的靈敏度分析法的流程示意圖。
【具體實施方式】
[0025]下面結合附圖和具體的實施例對本發明作進一步的說明，但是不作為本發明的限定。
[0026]為解決現有技術中因無法精確判斷NDC生長厚度的最優值，導致FAB需提供大量的人力物力進行切片實驗，進而大大降低了製程能力及FAB產能的缺陷，本發明提供一種對NDC生長厚度的靈敏度分析法，如圖1所示。
[0027]步驟S1、選定我們要測試的產品類型，該產品上具有根據實際工藝操作生長的NDC，各產品上的NDC生長厚度優選各不相同。
[0028]在本發明的實施例中，首先還需提供用於對產品進行電性檢測的探針卡，優選的，利用該探針卡的最大扎針能力對產品進行測試，以避免後續對NDC製程驗證以及數據建模造成影響，同時保證後續的NDC生長厚度滿足探針卡的電性檢測要求。
[0029]步驟S2、根據產品上生長的NDC製程(不同產品上的NDC製程不同，且具有不同的NDC生長厚度和生長工藝)的歷史數據進行數據建模。
[0030]在本發明的實施例中，為客觀的分析NDC最佳生長厚度，可通過建立如Q-Time (等待時間)與空洞缺陷時對應的NDC的生長厚度之間的變化曲線圖，以便於後續分析出在不發生空洞缺陷及滿足對產品電性檢測要求的情況下的NDC生長厚度最優解，例如求得NDC生長厚度的最佳範圍。
[0031]步驟S3、對NDC製程的歷史數據進行數據建模之後，通過對NDC的不同的生長厚度進行靈敏度分析，以確定NDC生長厚度的最優解。
[0032]在該過程中，若WAT工程師提供有NDC的生長厚度範圍，則在該範圍內對NDC的生長厚度進行靈敏度分析，進而確定在該厚度範圍內的NDC生長厚度的最優解。其中，也可能出現無解情況，此時所提供的NDC的生長厚度範圍視為無效。
[0033]若WAT工程師未提供有NDC的生長厚度範圍，則通過對NDC的生長厚度進行靈敏度分析，以確定NDC生長厚度的最優解。
[0034]步驟S4、在確定NDC生長厚度的最優解之後，對NDC的進行製程的驗證，以確定該最優解在Q-Time內的NDC不發生空洞缺陷且滿足產品電性檢測要求，進一步的縮小了 NDC製程的範圍，提高了 NDC製程能力。
[0035]綜上所述，本發明公開了一種對NDC生長厚度的靈敏度分析法，通過對產品上的NDC的生長厚度與方式的歷史數據整理進行數據建模，並通過模擬NDC厚度變化，給出在不發生空洞缺陷及滿足對產品測試要求的情況下的NDC生長厚度最優解；同時工程師可通過所給定的最優解進行製程實驗，縮小製程實驗範圍，提高NDC製程可靠性及FAB產能。
[0036]本領域技術人員應該理解，本領域技術人員在結合現有技術以及上述實施例可以實現所述變化例，在此不做贅述。這樣的變化例並不影響本發明的實質內容，在此不予贅述。
[0037]以上對本發明的較佳實施例進行了描述。需要理解的是，本發明並不局限於上述特定實施方式，其中未盡詳細描述的設備和結構應該理解為用本領域中的普通方式予以實施；任何熟悉本領域的技術人員，在不脫離本發明技術方案範圍情況下，都可利用上述揭示的方法和技術內容對本發明技術方案做出許多可能的變動和修飾，或修改為等同變化的等效實施例，這並不影響本發明的實質內容。因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬於本發明技術方案保護的範圍內。
【權利要求】
1.一種對NDC生長厚度的靈敏度分析法，其特徵在於，包括: 步驟S1、選定產品類型，所述產品上生長有所述NDC ； 步驟S2、根據所述NDC製程的歷史數據進行數據建模； 步驟S3、根據所述數據建模對所述NDC的生長厚度進行靈敏度分析，以確定所述NDC生長厚度的最優解。
2.如權利要求1所述的對NDC生長厚度的靈敏度分析法，其特徵在於，步驟S3中還包括:若給定一所述NDC的生長厚度範圍，通過對位於該生長厚度範圍的所述NDC的生長厚度進行靈敏度分析，確定在所述生長厚度範圍內的所述NDC生長厚度的最優解。
3.如權利要求1所述的對NDC生長厚度的靈敏度分析法，其特徵在於，還包括提供一用於對所述產品進行檢測的探針卡； 利用探針卡的最大扎針能力進行測試。
4.如權利要求3所述的對NDC生長厚度的靈敏度分析法，其特徵在於，還包括: 步驟S4、根據所述最優解對所述NDC進行製程驗證。
5.如權利要求1所述的對NDC生長厚度的靈敏度分析法，其特徵在於，對所述NDC製程的歷史數據進行數據建模包括: 建立Q-Time與空洞缺陷出現時對應的NDC生長厚度之間的變化曲線圖； 其中，Q-Time為所述產品的等待時間。
【文檔編號】H01L21/66GK104465443SQ201410710144
【公開日】2015年3月25日 申請日期:2014年11月28日 優先權日:2014年11月28日
【發明者】龔丹莉, 邵雄 申請人:上海華力微電子有限公司