多處理器系統及其效能調整方法

2023-04-27 21:21:11

專利名稱：多處理器系統及其效能調整方法
技術領域：
本發明涉及一種多處理器系統的技術，且特別涉及一種多處理器系統及 其效能調整方法。
背景技術：
請參照圖1,其所示為已知多處理器系統的示意圖。多處理器系統ioo
一般組設在計算機裝置的主機板上，且這種多處理器系統IOO通常包括兩顆 以上的中央處理單元(CPU),例如第一處理單元IIO及第二處理單元120, 以及分別供應電源至這些處理單元110, 120的第一電壓調節模塊(Voltage Regulator Module, VRM ) VR1及第二電壓調節模塊VR2。
目前的電壓調節模塊均能夠適應處理單元的核心電壓準位需求來調整輸 出電壓。例如，第一電壓調節模塊VR1可依據第一處理單元110中相關的接 腳狀態變化而形成動態電壓識別碼(Voltage Identification Code,簡稱 VID),來產生相對應的電壓(Vcorel )給第一處理單元110。藉此，第一處 理單元110處於不同運作負載時，都可由第一電壓調節模塊VR1得到適當的 電源供應，以增加處理效能或避免無謂的功耗。相類似地，第二電壓調節模 塊VR2也以同樣方式獨立供電至第二處理單元120,遂不贅述。
此外，市場上也開發出具備了多級工作模式的處理器，可在正常模式 (CO-Active )、暫停模式(CI-Halt )、頻率停止模式(C2-Stop Clock )、深 度睡眠模式(C3-Deep Sleep )、及超深睡眠模式(C4-Deeper Sleep)之間切 換，以適應系統負載情形來自動改變處理器的核心頻率及工作電壓。甚者， 許多桌上型與筆記本計算機更應用EIST ( Enhanced Intel Speed-Step Technology)技術(增強型超深睡眠技術)，來改善系統高熱及高耗電問題。 其它如CPU Throttling或其它計算機大廠針對CPU的相關效能調整技術便不贅述。
然而眾所周知，即使在目前雙CPU或多核心處理器的硬體水平卞，能對 應支持的軟體程序仍屬少見。例如遊戲開發者礙於程序設計難度，幾乎仍全以單4丸4亍緒(Single Thread)的方式來4巽寫遊戲程序，造成多處理器系統 100隻會使用一顆處理單元(如第一處理單元IIO)來執行計算機遊戲軟體， 而未被使用的第二處理單元120則處於閒置。或者，即使上述這些處理單元 110, 120都分配到處理量相當的運算數據，卻往往由於程序在寫作或編譯時 並未針對多處理器架構做最佳化處理，以至於數據間仍具有關連性而非完全 獨立。此時，第二處理單元120可能需等待接收第一處理單元110的輸出結 果才能開始執行所負責的運算，即上述這些處理單元IIO, 120無法同時完全 發揮運算能力。儘管上述這些處理單元110， 120理論上具備倍數於單處理器的運算能力，但遭遇上述運算瓶頸時，系統整體效能的提升仍有所局限，無 法表現出預期中相較單處理器的多處理器運算優勢。發明內容有鑑於此，本發明的目的就是提供一種多處理器系統及其效能調整方法， 以避免多處理器系統發生負載集中時的運算瓶頸，且能提升系統的總體效能 (Throughput Improvement )。根據本發明的目的，提出一種多處理器系統的效能調整方法，這個多處 理器系統包括第一處理單元及第二處理單元。上述效能調整方法包括下述步 驟(a)檢測上述這些處理單元的負載，以獲得多個相對應的檢測結果；(b) 根據上述這些檢測結果，判斷負載是否集中在這些處理單元的其中一個處理 單元；以及(c)若負載集中在上述第一處理單元，則提高第一處理單元的供電， 或一併提高其運算能力。在本發明的一實施例中，在步驟(c)中，更包括提高第一處理單元的工作 頻率或內部倍頻。在本發明的一實施例中，多處理器系統更包括控制單元及頻率產生器，分別與上述這些處理單元電性連接，控制單元通過控制頻率產生器來提高第 一處理單元的工作頻率。在本發明的一實施例中，控制單元通過內部集成電路總線U2C Bus)來 控制頻率產生器，藉此控制單元便可通過內部集成電路總線來提高第一處理 單元的工作頻率。在本發明的一實施例中，在步驟(c)中，更包括降低第二處理單元的供電、工作步貞率、內部4咅頻、或電源一大態。在本發明的一實施例中，在步驟(a)中，是利用硬體監測手段或軟體監測手段來檢測上述這些處理單元的負載。根據本發明的目的，提出一種多處理器系統，這個多處理器系統包括多 個處理單元、頻率產生器、電源供應裝置、多個開關單元、及控制單元。上 述頻率產生器分別電性連接上述這些處理單元，並可分別提供工作頻率至上 述這些處理單元。上述電源供應裝置可分別提供上述這些處理單元所需的電 源。上述這些開關單元分別電性連接於電源供應裝置及上述這些處理單元之 間。上述控制單元分別電性連接上述這些處理單元、頻率產生器、及上述這 些開關單元，以使得控制單元可藉由控制上述這些開關單元來調整上述電源 供應裝置提供至上述這些處理單元的電源，且控制單元可藉由控制頻率產生 器來調整提供至上述這些處理單元的工作頻率。在本發明的一實施例中，控制單元利用硬體監測手段或軟體監測手段來 檢測上述這些處理單元的負載，以獲得多個相對應的檢測結果。在本發明的一實施例中，硬體監測手段是利用檢測單元來實施，且檢測 單元分別電性連接上述這些處理單元以及控制單元。在本發明的一實施例中，控制單元依據上述這些檢測結果來判斷負載是 否集中在上述這些處理單元的其中一個處理單元。若負載集中在上述第一處 理單元，則控制單元控制上述這些開關單元的操作，來提高第一處理單元的 供電。控制單元亦可通過內部集成電路總線控制上述頻率產生器，以提高第 一處理單元的工作頻率。或者，控制單元亦可提高第一處理單元的內部倍頻。在本發明的一實施例中，上述這些開關單元為電晶體開關。在本發明的一實施例中，軟體監測手段是利用應用程式或作業系統來讀 取上述這些處理單元的使用率。綜上，本發明的有益效果是能夠彈性分配多處理器系統中各處理單元所 獲得的供電量，確保高負載的處理單元能以全速運作來執行運算而縮短運算瓶頸的時間為讓本發明的上述目的、特徵、和優點能更明顯易懂，下文特舉較佳實 施例，並配合附圖，作詳細說明如下。


圖1為現有多處理器系統的示意圖。圖2為本發明較佳實施例的多處理器系統的示意圖。圖3為本發明較佳實施例的多處理器系統的效能調整方法流程圖。
具體實施方式
如上所述，在圖l中，當負載集中在第一處理單元11Q時，第二處理單 元120可能始終閒置或暫時以省電模式等待第一處理單元110的運算結果； 而輪到負載集中於第二處理單元120時，第一處理單元110同樣沒有對縮短 處理時間做出貢獻。也就是說，在現階段缺乏支持多CPU的程序設計下，多 處理器系統100的整體效能大幅受限於這些處理單元110, 120各別的效能表 現，而未能發揮同時多任務處理以提升效能。因此，在未改變軟體設計的條 件下，提升各別處理單元的效能可為一種改善途徑。以第一處理單元110為例，傳統上可更換使用較高的CPU等級(功耗也較高)來直接提升運算能力，但實際上通常也需要消耗比原本處理器額定功 率更高的供電量，高等級的第一處理單元110才能完全以全速運作。然而， 若對應的第一電壓調節模塊VR1供電量不足，便會面臨即使搭配多種如前述 的效能調節技術也無法使第一處理單元110全速運作的窘境。本發明實施例 所提供的多處理器系統可彈性分配其各處理單元所獲得的供電量，以確保高 負載的處理單元能以全速運作來^l行運算而縮短運算^f瓦頸的時間。同時也無 須在電壓模塊設計時，為了未來可能的CPU升級空間而預留額外電源供應能 力。請參照圖2，其所示為本發明較佳實施例的多處理器系統的示意圖。多 處理器系統200包括第一處理單元210、第二處理單元220、電源供應裝置 230、多個開關單元241、 242、 243、 244、控制單元250、頻率產生器頻率 產生器260、及檢測單元270。在本實施例中，上述這些處理單元210、 220 皆為中央處理單元(CPU)。在其它實施例中，檢測單元270可以被省略，而 改用軟體檢測手段來實施，有關詳細說明，容後再述。上述頻率產生器260分別電性連接上述這些處理單元210、 220,且頻率產生器26Q可分別提供工作頻率(又稱外頻)至上述這些處理單元210、220。電源供應裝置230用以提供上述這些處理單元210、 220所需的電源。在本實施例中，電源供應裝置230包括第一電壓調節才莫塊231、及第二電壓調節模塊232，其中第一電壓調節模塊231及第二電壓調節模塊232可以分 別提供上述這些處理單元210、 22Q所需的電源。值得一提的是，在初始設定 下，電源供應裝置230如圖1所示的方式，第一電壓調節模塊231提供電源 給第一處理單元210，且第二電壓調節模塊232供電給第二處理單元220。上述開關單元241 244分別電性連接於電源供應裝置230及上述這些處 理單元210、 220間。如圖2所示，開關單元241電性連接於第一電壓調節模 塊231及第一處理單元210之間，以控制第一電壓調節模塊231及第一處理 單元210之間的供電路徑。開關單元243電性連接於第二電壓調節模塊232 及第一處理單元210之間，以控制第二電壓調節模塊232及第一處理單元210 之間的另一供電路徑。開關單元242、 244則利用類似開關單元241、 243的 電性連接方式來分別控制電源供應裝置230與第二處理單元220之間的二供 電路徑。藉此，電源供應裝置230產生的電源可經由開關單元241 244所控 制的供電路徑來輸出至上述這些處理單元210、 220。控制單元250分別電性連接處理單元210、 220、頻率產生器260、及開 關單元241 ~ 244，以使得控制單元250可藉由控制開關單元241 - 244來調 整電源供應裝置230提供至處理單元210、 220的電源，且控制單元250可 藉由控制頻率產生器260來調整提供至處理單元210、 220的工作頻率。也就是說，本實施所提供的控制單元250可以根據各處理單元210、 220 的負載來控制開關單元241 - 244,以彈性調整各處理單元210、 220所需的 供電量或工作頻率，其中控制單元250是利用硬體監測手段或軟體監測手段 來檢測處理單元210、 220的負載，以獲得多個相對應的檢測結果。有關如何 檢測處理單元210、 220的負載的說明，容後詳述。另外，在本實施例中，值得一提的是，控制單元250可通過如內部集成 電路(Inter-integrated Circuit, I2C )總線來控制頻率產生器260產生上 述這些處理單元210、 220的外頻頻率訊號。在其它實施例中，控制單元250 亦可通過其它接口來控制頻率產生器260所產生的外頻頻率訊號。在本實施例中，開關單元241 ~ 244以金屬氧化物半導體場效接面電晶體 (MOSFET) Ql-Q4來實作。在其它實施例中，開關單元241 ~ 244亦可使用雙 載子接面電晶體(BJT)電晶體來實現，或者其它能夠利用電壓或電k控制的 電子開關。由於，以電晶體作為開關電路為一已知的技術，在本說明書中不再贅述。在本實施例中，控制單元250為組設於主機板的南橋晶片(SouthBridge Chip),其可控制第一處理單元210、第二處理單元220、開關單元241 - 244、 及頻率產生器260的#喿作。在其它實施例中，控制單元250亦可為超級輸入 輸出晶片(Super 10 Chip)或者其它等效的晶片組。相較於已知技術，雖然在初始設定下，上述這些電壓調節模塊231、 232 同樣分別獨立供電至上述這些處理單元210、 220,但藉由開關單元241 - 244 的設計，電壓調節模塊231可供電至第二處理單元220,電壓調節模塊232 也可供電至第一處理單元210。亦即，控制單元250可通過控制開關單元241 ~ 244的動作來控制電壓調節模塊231, 232供電至處理單元210、 220的路徑。例如控制單元25G可以控制開關單元243導通(Turn-ON),控制開關 單元244關閉(Turn-Off )，使得第二電壓調節模塊2"僅供電至第一處理單 元210。相類似地，控制單元250可以控制開關單元243關閉，控制開關單 元244導通，使得第二電壓調節模塊232僅供電至第二處理單元220。相類 似地，控制單元250可以控制開關單元243導通，控制開關單元244導通， 使得第二電壓調節模塊232同時供電至第一處理單元210與第二處理單元 220。相類似地，控制單元250亦可控制開關單元241、 242的操作，以控制 第一電壓調節;f莫塊231供電至第一處理單元210及/或第二處理單元220的供 電路徑。如此一來，例如發生負載集中於第一處理單元21Q的情形時，控制單元 250便可因應此情形來適當控制開關單元241 ~ 244,以將與低負載的第二處 理單元220相對應的電壓調節模塊232的輸出電源部分轉供至高負載的第一 處理單元210。亦即，上述這些電壓調節模塊231、 232可同時供電給第一處 理單元210,以使得第一處理單元210能夠獲得足夠電源，以全速運作。由於處理單元負載越大時，其負載電流也會隨之升高，因此，本發明較 佳實施例利用一硬體監測手段來檢測上述這些處理單元210、 220的負載大 小，以作為控制單元250調整多處理器系統的效能的依據。在本實施例中， 硬體監測手段可以利用檢測單元270來實施。端、及控制單元250,以檢測上述這些處理單元210、 220的負載電流或電壓， 使得控制單元250能夠判斷上述處理單元210、 220之負載。進一步說，檢測單元27 0可以使用多個電壓調節模塊231、 2 32中的脈寬調變控制器(P麗 Controller)的工作模式或以功率放大器(Operat ional Ampl if ier )搭配多 個精密電阻實現的比較電路來實施。例如多處理器系統200可利用脈寬調 變控制器的工作周期訊號或阻抗組件的比較電路設計來檢測負栽電流，並將 檢測結果輸出給控制單元250，以實現利用硬體監測手段來達成監測CPU使 用率。.另外，值得一提的是，目前安裝在計算機上的作業系統通常會內建有工 作管理員(Task Manager)提供CPU的負載(或稱CPU使用率(CPU Utilization))等信息。此外，使用者也可使用自訂的應用程式(Appl ication， AP)來得知CPU負載。因此，在本發明的其它實施例中，多處理器系統200 可利用一軟體監測手段來監測CPU負載，例如利用上述作業系統或AP來實 時得知CPU使用信息，以判斷上述這些處理單元210、 20的負載，進而提供 適當的電源給上述這些處理單元210、 220。舉例來說，當第一處理單元21Q的使用率高於第二處理單元220的使用 率達一默認值時，控制單元25 0便可藉由上述CPU使用信息來判斷出負載集 中於第一處理單元210的情形，這種情形可能是第一處理單元210執行單一 執行緒(Thread )特性的應用程式，或是第二處理器220等待第一處理器210 運算結果所導致。此時，控制單元250便可控制開關單元的操作，以使上述 這些電壓調節模塊231 、 232從原本的初始設定改變為共同輸出大部份的電源 至第一處理單元210。綜上所述，本發明實施例可以利用硬體監測手段或軟體監測手段來檢測 上述這些處理單元210、 220的負載。藉此，控制單元250可依據上述這些 處理單元210、 220的負載的檢測結果來調整電源供應裝置230的供電量。在 一實施例中，控制單元250可依據上述這些處理單元210、 220的負栽差異程 度來調整電源供應裝置230供電給上述這些處理單元210、 220的供電量。例 如控制單元250依據上述這些處理單元210、 220的負載差異程度來調整第 二電壓調節模塊232輸出給第一處理單元210及第二處理單元220的供電比 例(例如控制單元25Q控制開關單元243、 244使用可被控制單元25G調整 的電晶體組件Q3及Q4的導通電流大小的開關設計)，以使低負載的第—二處理 單元220保持最低限度的運作，同時儘量轉移供電給第一處理單元210。為了能夠更加理解本發明較佳實施例的效能調整的操作，敬請一併參照圖2及圖3，其中圖3為本發明較佳實施例的多處理器系統的效能調整方法流程圖。在步驟S305中，檢測單元270檢測各個處理單元210、 220的負載， 以產生至少一個檢測結果，檢測單元270並將檢測結果傳送至控制單元250, 其中，檢測單元270可以利用硬體監測手段或軟體監測手段來檢測處理單元 210、 220的負載。在步驟S310中，控制單元250根據檢測結果來判斷目前的系統負載是否 集中在單一處理單元。亦即，控制單元250根據檢測結果來判斷第一處理單 元210的負載與第二處理單元220的負載的差值是否大於一默認值。舉例來' 說，若第一處理單元210的負載大於第二處理單元22Q的負載，且其負載差 值大於默認值，則控制單元250判斷出負載集中在第一處理單元210。在步 驟S310中，若控制單元250判斷系統負載沒有集中在單一處理單元，亦即系 統在正常情況下，則控制單元25Q維持正常操作(上述這些處理單元210、 220亦可維持如初始設定)且檢測單元270繼續檢測處理單元210、 220的負 載。若控制單元250判斷系統負載集中在單一處理單元，則執行步驟S313。在步驟S313中，控制單元250可選擇組合以下步驟來降低低使用率的處 理單元的功率消耗。這些步驟包括改變其它低使用率處理單元的電源狀態 (Power State);使低使用率的處理單元進入低耗電的EIST模式；以及選擇 降低上述低使用率處理單元的工作頻率或是內部倍頻。舉例來說，處理單元210、 220的電源狀態可包括正常^t式(CO-Active )、 暫停模式(Cl-Hal t )、頻率停止模式(C2_Stop Clock )、深度睡眠模式(C3-Deep Sleep )、及超深睡眠模式(C4-De印er Sleep )。在本實施例中，處理單元210、 220的倍頻係數範圍約可在1. 5到20倍。在步驟S313中，低使用率處理單 元例如為第二處理單元220。控制單元250便可將第二處理單元220的電源 狀態由C0狀態改成C1狀態，當然在其它實施例中，控制單元250亦可將第 二處理單元220的電源狀態由較耗電的狀態改到其它較省電的狀態，例如 C0狀態改成C4狀態。相類似地，控制單元250亦可將第二處理單元220的 內部倍頻由高倍數調整為低倍數，例如由12倍調整到8倍。另外，控制單元250可藉由12C總線來降低低使用率處理單元的工作頻 率(又稱外頻)。亦即，控制單元250通過I2C總線來控制頻率產生器260, 使得頻率產生器260輸出至低使用率處理單元(例如為第二處理單元220 ) 的工作頻率降低。 一般來說，處理單元210、 220的外頻可為50、 60、 66.6、75、 83.3、 95、 100、 112、 124、 133..... 333 MHz等速度。因此，在上述例子中，頻率產生器260原本輸出至第二處理單元210的工作頻率為124匪z， 此時控制單元250可控制頻率產生器260提供100 MHz的工作頻率至第二處 理單元220。繼而，在步驟S315中，控制單元250藉由控制開關單元241 244來分 配其它低負載(低使用率)處理單元的多餘供電至集中負載(高使用率)的 處理單元。原則上，發生負載集中的處理單元將優先獲得最大供電量，而控制單元 250並會視負載集中情形來控制其它負載較低的處理單元所對應的電壓調節 模塊、及開關單元241 - 244,以降低輸出至對應處理單元的電源，藉此，發 生負載集中的處理單元便可獲得較多的電源。如此一來，即可確保高負載的 處理單元能以全速運作來執行運算，而縮短負載集中的時間。例如若控制 單元250判斷出負載集中在第一處理單元210，則控制單元250可通過控制 開關單元241 ~ 244的操作來將第二電壓調節模塊232所提供的大部份電源供 給第一處理單元210。值得注意的是，在本實施例中，步驟S313算是配合步驟S315的子流程。 在執行步驟S315之前，步驟S313是可以被選擇執行的。在其它實施例中， 步驟S325、及步驟S330亦可被選擇其中一個或成為任意組合來被執行的， 而第3圖只是顯示其中一種執行方式的組合。在其它實施例中，步驟SM5被 執行後，亦可僅執行步驟S330，再繼續執行步驟S335。接下來，將繼續說明步驟S325、步驟S335、及其它後續步驟。此外，調 整工作頻率的方式與原理如下所述。在步驟S325中，控制單元250藉由12(:總線來提高高使用率處理單元的 工作頻率(又稱外頻)。亦即，控制單元250通過12(:總線來控制頻率產生器 260,使得頻率產生器260輸出至高使用率處理單元(例如為第一處理單元 210)的工作頻率提高。例如頻率產生器260原本輸出至第一處理單元210 的工作頻率為124 MHz,此時控制單元250控制頻率產生器260提供133MHz 的工作頻率至第一處理單元210。在步驟S330中，控制單元250提高高使用率處理單元的內部倍頻，以改 善系統效能。例如在這個例子中，高使用率處理單元例如為第一處理單元 210。控制單元250便可將第一處理單元210的內部倍頻由低倍數調整為高倍數，例如由12 4咅調整到14倍。在步驟S335中，檢測單元270繼續檢測各個處理單元210、 220的負載， 並將檢測結果輸出至控制單元250，使得控制單元250可以判斷運算瓶頸是 否已解決(步驟S340 )。若運算瓶頸未解決，則繼續執行步驟S335。若運算 瓶頸已解決，則執行步驟S345,藉由控制單元250的控制來恢復初始設定， 繼而繼續執行步驟S305。在其它實施例中，若運算瓶頸未解決，控制單元250亦可判斷處理單元 之間的負載差值是否大於默認值，若處理單元之間的負載差值是小於默認值 (表示負載仍有集中情形，但較調整前有所改善)，則可維持對於上述這些處 理單元210、 220的第一次調整後供電比例，並繼續執行步驟S335。若處理 單元之間的負載差值是仍大於默認值，則繼續執行步驟S315來再次調整供電 比例。例如由檢測單元270的檢測結果得知，集中供電給第一處理單元210 後其負載沒有減少甚至更高，控制單元250便更降低第二電壓調節模塊232 供給第二處理單元220的電源，同時也更提高第二電壓調節模塊232對第一 處理單元210的供電。本發明上述實施例所揭露的多處理器系統及其效能調整方法，能夠彈性 分配多處理器系統中各處理單元所獲得的供電量，確保高負載的處理單元能 以全速運作來執行運算而縮短運算瓶頸的時間。綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本 發明。任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍 內，當可作各種的更動與潤飾。因此，本發明的保護範圍當視權利要求書所 界定者為準。
權利要求
1. 一種多處理器系統的效能調整方法，上述多處理器系統的多個處理單元至少包括一第一處理單元及一第二處理單元，上述效能調整方法的特徵是包括下述步驟(a)檢測上述這些處理單元的負載，以獲得多個相對應的檢測結果；(b)根據上述這些檢測結果，判斷負載是否集中在上述這些處理單元的其中一個處理單元；以及(c)若負載集中在上述第一處理單元，則提高上述第一處理單元的供電。
2. 根據權利要求1所述的效能調整方法，其特徵是在上述步驟(c)中， 更包括提高上述第一處理單元的工作頻率或內部倍頻。
3. 根據權利要求2所述的效能調整方法，其特徵是上述多處理器系統 更包括一控制單元及一頻率產生器，上述控制單元分別與上述這些處理單元 及上述頻率產生器電性連接，且上述頻率產生器並分別與上述這些處理單元 電性連接，上述控制單元通過控制上述頻率產生器來"R高上述第一處理單元 的工作頻率。
4. 根據權利要求3所述的效能調整方法，其特徵是上述控制單元通過 一內部集成電路總線來控制上述頻率產生器。
5. 根據權利要求2所述的效能調整方法，其特徵是在上述步驟(c)中， 通過一內部集成電路總線來提高上述第一處理單元的工作頻率。
6. 根據權利要求1所述的效能調整方法，其特徵是在上述步驟(c)中， 更包括降低上述第二處理單元的供電、工作頻率、內部倍頻、或電源狀態。
7. 根據權利要求1所述的效能調整方法，其特徵是在上述步驟(a)中， 是利用 一硬體監測手段或一軟體監測手段來檢測上述這些處理單元的負載。
8. —種多處理器系統，包括 多個處理單元；一頻率產生器，分別電性連接上述這些處理單元，並分別提供工作頻率至上述這些處理單元；一電源供應裝置，提供上述這些處理單元所需的電源；多個開關單元，分別電性連接於上述電源供應裝置及上述這些處理單元之間；以及一控制單元，分別電性連4妻上述這些處理單元、上述頻率產生器、及上 述這些開關單元，以使得上述控制單元可藉由控制上述這些開關單元來調整 上述電源供應裝置提供至上述這些處理單元的電源，且上述控制單元可藉由 控制上述頻率產生器來調整提供至上述這些處理單元的工作頻率。
9. 根據權利要求8所述的多處理器系統，其特徵是上述控制單元利用 一硬體監測手段或一軟體監測手段來檢測上述這些處理單元的負載，以獲得 多個相對應的檢測結果。
10. 根據權利要求9所述的多處理器系統，其特徵是上述硬體監測手及上述控制單元。
11. 根據權利要求9所述的多處理器系統，其特徵是上述控制單元依 據上述這些檢測結果來判斷負載是否集中在上述這些處理單元的其中一個處 理單元。
12. 根據權利要求11所述的多處理器系統，其特徵是上述這些處理單 元包括一第一處理單元以及一第二處理單元，若負載集中在上述第一處理單 元，則上述控制單元控制上述這些開關單元的操作，來提高上述第一處理單 元的供電。
13. 根據權利要求11所述的多處理器系統，其特徵是上述這些處理單 元包括一第一處理單元以及一第二處理單元，若負載集中在上述第一處理單 元，則上述控制單元控制上述頻率產生器，以提高上述第一處理單元的工作頻率。
14. 根據權利要求13所述的多處理器系統，其特徵是上述控制單元通 過一 內部集成電路總線來控制上述頻率產生器。
15. 根據權利要求11所述的多處理器系統，其特徵是上述這些處理單 元包括一第一處理單元以及一第二處理單元，若負載集中在上述第一處理單 元，則上述控制單元提高上述第一處理單元的內部倍頻。
16. 根據權利要求8所述的多處理器系統，其特徵是上述這些開關單 元為電晶體開關。
17. 根據權利要求8所述的多處理器系統，其特徵是上述軟體監測手 段是利用 一應用程式或一作業系統來讀取上述這些處理單元的使用率。
全文摘要
一種多處理器系統及其效能調整方法，多處理器系統的多個處理單元至少包括第一處理單元及第二處理單元，效能調整方法包括下述步驟首先，檢測這些處理單元的負載，以獲得多個相對應的檢測結果。然後，根據這些檢測結果，判斷負載是否集中在這些處理單元的其中一個處理單元。最後，若負載集中在第一處理單元，則提高第一處理單元的供電或提升第一處理單元的效能。
文檔編號G06F1/32GK101231551SQ20071000812
公開日2008年7月30日 申請日期2007年1月26日 優先權日2007年1月26日
發明者朱少康, 邱義文 申請人:華碩電腦股份有限公司