幀同步電路的製作方法
2023-05-17 18:59:31 2
專利名稱：幀同步電路的製作方法
技術領域：
本發明涉及適合於傳輸數據序列的幀同步電路，上述傳輸數據序列具有易產生誤碼環境下的幀組成，上述誤碼特別是指以信元或者分組為單位的數據丟失或者數據插入。
背景技術：
[用於添加幀同步碼的方法]傳統地，在按照幀為單位傳輸即將發送(發送信息數據)的信息數據的數據傳輸系統中，已經廣泛地採用在發送側添加一個唯一碼字給每個幀作為幀同步碼的方法，例如，上述唯一碼字是M序列。本方法中沒有具體地定義唯一碼字添加的位置，但是一般說來，設定唯一碼字處於幀的標題以便簡化組成，正如
圖1所示。在接收側在已收到數據序列中檢測唯一碼字來識別幀的位置以便檢測每個幀，根據已檢測的每個幀再生發送的信息數據。
然而，如果把上述方法應用於誤碼易於發生的傳輸信道的數據發送，那麼存在一個不利的缺陷，即由於突發誤碼或者此類錯誤導致沒有檢測到唯一碼字的現象經常出現。因此，此處提出了改進抵抗突發誤碼的技術，它採用在幀內分散地安排唯一碼字的位置。
圖1B和1C說明了涉及此種技術的上述幀組成的一個實例。這些圖說明了相同唯一碼字的排列。也就是說，圖1C展示了用於每個一定長度為(M+1)比特塊的信息數據，圖1B對每個比特擴展了信息數據。在圖1C中，唯一碼字組成了每個塊的最高有效位(比特S1到SN)，通過從最高次序比特串行地擴展唯一碼字為串行數據以便得到示於圖1B的信號。
在圖1B所示的實例中，分配唯一碼字Sj(j=1到N)一個比特給發送信息數據序列內的每個均勻的間隔(M個比特)。然而，分配的間隔可能是不均勻的，並且也可能分配了多個比特。所述M和N是自然數。
大部分的唯一碼字將能夠存在，即使在採用分散地安排唯一碼字位置的此種方式的傳輸信道內發生了突發誤碼，以致通過允許在檢測時不變比特的數量的不一致性來避免不能檢測到任何唯一碼字的現象，藉此允許以較高的概率檢測到唯一碼字。順便說一下，如果允許不一致性比特的數量與唯一碼字的長度相比太大，那麼可能出現錯誤地檢測到信息數據的部分作為唯一碼字的現象(誤檢測)，因此，必須設置不一致性比特數量和唯一碼字的長度以便能夠足夠低地限制出現誤檢測的概率。
此外，如果幀長度是可變的，為了達到幀同步的特性，那麼也能夠使用幀長度信息以及添加唯一碼字作為幀同步碼，正如圖1D所示。在接收側通過使用幀長度信息能夠知道後續幀同步碼出現的位置，因此，同只使用唯一碼字的情況相比，能夠減少出現沒有檢測到或誤檢測到幀同步碼的概率。接下來，此處描述了傳統幀同步電路的組成及工作。順便說，作為用於給幀添加唯一碼字的方法，能夠考慮一個上面描述的標題安排或者分散的位置，並且即使採用二者之一，對下面的解釋沒有影響。
A．在固定長度幀的情況下圖2說明了傳統幀同步電路(實例1)的組成。假定圖2所示的幀同步電路應用於固定長度幀的傳輸系統。正如圖2所示，從輸入終端11發送已收到數據序列給唯一碼字檢測器12。在唯一碼字檢測器12內，接收來自輸入終端11的數據序列的輸入緩衝區15在每個預定的定時處截取相當於唯一碼字的長度以便提供數據給比較器16，並且隨後在每個同樣的定時處用一比特移位數據的截取位置。
比較器16比較來自輸入緩衝區15所提供的數據和來自唯一碼字發生器17所給出的唯一碼字，並且當數據符合唯一碼字時提供「1」或者當兩者作為比較結果不符合同步判決電路13時提供「0」。在此種情況下，為了防止基於在比較器16內執行比較操作時出現的錯誤碼子的失去檢測，能夠允許不變比特數量的不一致性來提供「一致性」。
接著，將描述同步判決電路13的工作。圖3是同步判決電路13的狀態轉移圖。同步判決電路13首先處於失去同步狀態S1，幀同步根本沒有確立上述狀態S1。在失去同步狀態S1下當從比較器16提供了「1」，同步判決電路13轉移其自身的狀態給後向1狀態S2作為「檢測到」，而當提供了「0」時，保持其狀態處於失去同步狀態S1作為「失去檢測」。
轉移至後向1狀態S1的同步判決電路13以固定的幀長度跳過已收到數據序列以便等待比較器16的輸出。當來自比較器16的比較結果是「1」時，同步判決電路13轉移其自身的狀態至下一個後向2狀態S2作為「檢測到」，並且當是「0」時，返回到失去同步狀態S1作為「失去檢測」。在後向2之後的狀態也可以執行類似於上面描述的程序，同步判決電路13立即返回至在失去檢測情況下的失去同步狀態S1，並且當「檢測到」持續總共N+1次時，前進至同步建立狀態S5。
此處，設置從後向1至後向N的狀態以便減少誤同步出現的頻率，並且一般說來，上述設置稱作「後向保護」。當沒有建立後向保護時，如果與唯一碼字一致的部分偶然地存在於某個部分而不是已收到數據序列內的唯一碼字處，那麼錯誤地檢測到唯一碼字的誤檢測可能出現，導致了頻繁的誤同步。然而，提供了本發明所說明的同步判決電路13一個後向保護並且也重複一致性判決N+1次以便減少由於誤檢測所導致的誤同步的出現頻率。
此外，同步判決電路13即使當處於同步建立狀態時，它只按照固定幀長度跳過已收到的數據序列以便等待來自比較器16的輸出。當來自比較器16提供了「1」時，同步判決電路13保持其自身的狀態處於同步建立狀態S5作為「檢測到」，並且當提供了「0」時，轉移自身的狀態至前向1狀態S6作為「失去檢測」。對從前向1至前向M的狀態程序與上面描述的從後向1至後向N的狀態程序相反，在「檢測到」的情況下，程序立即返回至同步建立狀態S5，當「失去檢測」持續總共為M+1次時，程序返回至失去同步狀態S1。此外，提供了從前向1至前向M的狀態以便避免「同步錯誤」的頻繁出現，一般稱上述設置為「前向保護」。當不提供前向保護時，在由於誤碼導致的失去檢測出現情況下同步可能立即產生。然而，給此實例所示出的同步判決電路13提供了前向保護並且重複了M+1次一致性判決以便減少「同步錯誤「出現的頻率。
B．在可變長度幀的情況下B-1．當根據圖3所示的狀態轉移實現了同步判決時在可變長度幀的傳輸系統中，當使用只有唯一碼字作為幀同步碼時，使用圖2所示的實例1的類似組成的電路也能夠建立同步，只是同步判決13的功能和工作例外。然而，在使用了可變長度幀的數據傳輸系統中，在接收側不能夠預先預知後續幀同步碼的出現位置，因此，通過執行圖3所示的狀態轉移不能夠穩定地建立同步，並且必須採用對所有的幀順序地按比特移位收到數據序列才能檢測到唯一碼字。基於上述原因，將增加唯一碼字檢測的嘗試頻率，導致了誤檢測更高的出現頻率。因此，在此實例中，在使用了既有唯一碼字又有幀長度信息作為幀同步碼中，將描述幀同步電路的組成和工作。
圖4說明了使用唯一碼字和幀長度信息作為幀同步碼的傳統幀同步電路(實例2)的組成。在圖4中，採用相同的參考字符標識圖2每個部分的相同部分並且省略了對它們的解釋。圖4所示的實例2和圖2所示的實例1之間的差別是這樣的，即採用同步電路13a代替同步判決電路13，並且重新提供了幀長度信息檢測器18。
幀長度信息檢測器18根據來自輸入終端11和從同步判決電路13a至輸出終端14所提供的幀同步輸出以便提取緊跟著唯一碼字的幀長度信息，並且在執行解碼之後提供了輸出數據給同步判決電路13。順便說，當錯誤包含於幀長度信息時，正如此文隨後將要描述的，它可能影響對已收到數據序列的同步判決以致經常給幀長度信息提供糾錯和檢錯處理(編碼和解碼)以便改進幀長度信息的可靠性。
同步判決電路13a當檢測到幀同步碼時，它使用從幀長度信息檢測器18所提供的幀長度信息來推測後續幀同步碼的位置，並且跳過已收到數據序列至相關的推測位置以便等待比較器16的輸出。除了上面已經描述之外的工作，其它類似於實例1，因此，根據圖3所示的狀態轉移能夠執行與固定幀長度同樣的同步判決，允許穩定同步的建立。
B-2．當沒有圖3所示的狀態轉移實現了同步判決時接著，將解釋在沒有圖3所示的狀態轉移實現了同步判決時的傳統幀同步電路(實例3)。在圖3所示的可變長度幀的傳輸系統中，使用唯一碼字和幀長度信息作為幀同步碼，並且假定應用糾錯和檢錯程序至幀長度信息。當在緊跟著唯一碼字的位置中檢測到沒有錯誤的幀長度信息時，判決已經檢測到正確的幀同步碼。根據實例3，比只使用唯一碼字作為幀同步碼將能夠更多地減少誤檢測的出現頻率，因此，不採用圖3所示的狀態轉移而能夠以較高的可靠性判決幀同步位置。
正如根據上面描述的方式是顯而易見的，用於固定和可變長度幀的傳統幀同步電路能夠有效地工作於傳統傳輸系統中的一般誤碼的兩者情況之一，例如，隨機錯誤和突發錯誤。
然而，根據上面描述的可以在傳輸系統內產生新的誤碼的不同類型在最近幾年中已經出現。例如，在ATM(異步轉移模式)傳輸中，當業務量與傳輸信道容量相比太大時，在48個字節至53個字節的分組單元內數據丟失(信元丟失)可能出現。此外，在互連網(Internet)上，其中已經出現了比上面描述的更長分組單元的數據丟失。另外，在此處稱作多媒體的傳輸中，復用了對應於多個顯示媒介的已編碼數據，因此，當誤碼出現於表示已復用模式的信息中時，使用錯誤模式執行分離，這引起了分組單元中的數據丟失或者數據插入。
當應用傳統的幀同步電路於此種類型的誤碼可能出現的數據傳輸系統中時，此處存在一個大大地惡化了同步特性的問題。
此處，在圖5A至5D中說明了數據丟失/插入的一個實例。正如在圖5A至5D中所示的，當數據丟失(分組丟失)出現於已收到的數據序列圖5A中時，數據丟失已經出現幀的長度比原始幀長度5B更短。並且當數據插入(分組插入)已出現於已收到數據序列5C中時，數據插入已出現幀的長度比原始幀長度5D更長。
當在採用圖3的狀態轉移的幀同步電路(實例1和2)處於同步建立狀態的同時產生數據丟失/插入時，對大於前向保護的階數(M)的「1」的幀數連續地輸出虛假幀同步位置，它引起連續的同步錯誤。此外，為了恢復同步，必須連續地檢測給後向保護的階數(N)添加1的次數的幀同步碼。也就是說，此處存在一個同步錯誤的時間期間太長的不利缺陷。
此外，為了減少上面描述的連續同步錯誤的時間(幀數)，能夠考慮一個減少前向和後向保護的階數的對策。然而，當嘗試此種對策時，一個缺陷將產生，即它不能保持在傳統傳輸系統的典型誤碼的強度，例如隨機錯誤或者突發錯誤，並且依然不知道除了含有上述缺陷的其它對策。
一方面，在不應用圖3的狀態轉移於使用了可變長度幀的數據傳輸系統的幀同步電路中，儘管上面描述的連續同步錯誤沒有出現，但是收到了這樣的幀，即它比以包含於幀同步碼內的幀長度信息所表示者更短或者更長。因此，不能夠正確地檢測到隨後的幀同步位置，因此不但在已經出現了數據丟失/插入的幀內而且在緊跟著幀的幀內不能夠檢測到同步碼，導致了至少總共兩個幀的同步丟失。
此外，即使當能夠正確地檢測到隨後的幀同步碼時，只能夠發布一個告警來表示數據丟失/插入已經出現的幀的幀長度內的錯誤，因此，將輸出具有不連續地包含於幀中間的虛假長度的數據。因此，存在一個這樣的問題，即緊跟著幀同步電路的解碼器(對應於顯示媒介)不能夠正確地解碼來自幀同步電路的數據。此外，經常提供錯誤保護功能給應用於誤碼可能存在的傳輸信道的解碼器，例如，糾錯功能或者比特交織功能，此時，當不連續地存在於來自幀同步電路所提供的數據中間或者整個數據錯誤的長度時，上面提到的功能根本不會工作。
本發明公開的內容已經完成了本發明以便試圖解決上面描述的問題，因此，本發明具有的第一個目的是在傳統傳輸系統內提供幀同步電路，該電路能夠防止由於數據丟失/插入所導致的同步錯誤的出現同時限制根據典型誤碼如隨機錯誤和突發錯誤的誤同步/失去同步。
本發明的另一個目的是提供幀同步電路，該電路能夠通過校正已收到的數據序列來減少影響隨後電路的不利效果。
為了解決上述問題，在本發明中在數據傳輸系統的接收側所使用的幀同步電路採用了在幀內分散地安排幀同步碼，其特徵在於包括幀同步碼檢測器，它檢測來自已收到數據序列的幀同步碼以便輸出幀位置並且通過校驗已檢測到的幀同步碼和正確的幀同步碼輸出校驗結果；以及數據丟失和數據插入期間判決電路，它根據上述校驗結果以便推測數據丟失或者數據插入是否已經出現於上述已收到數據序列。
附圖簡述實施本發明的最佳形式(實施方案的原理)巧妙地運用下列事實和特徵已經實現了本實施方案的基本構思(1)當分組單元內數據丟失/插入已經出現時，採用在幀內分散地安排幀同步碼位置的幀組成將會丟失與信息數據一起的部分幀同步碼。
(2)當從兩個方向觀測幀同步碼時，在前向方向(在時間軸的正方向)和反向方向(在時間軸的負方向)上的已收到數據序列內，其特徵在於當只有一個普通誤碼已經出現時，將發現誤碼處於同樣的位置，同時數據丟失/插入已經出現於分組單元內，將發現誤碼處於不同的位置。
(3)此外，根據已經出現不一致性位置處的位置及長度能夠推測丟失幀同步碼的長度及位置。使用丟失幀同步碼的位置及長度的推測結果也能夠推測丟失信息數據的位置及長度，因此，通過把填充數據插入判決時間期間為即將丟失的數據時間期間和刪除根據判決相關數據為數據的插入時間期間能夠再生具有正確長度的信息數據。
(4)作為結果的是能夠變換分組單元內的數據丟失成為普通的突發錯誤並且在理想的情況下能夠剔除數據插入。
在根據上面提到的事實和特徵的優選實施方案中，在接收側的數據傳輸系統所使用的幀同步電路中，它採用在幀內分散地安排幀同步碼位置的幀組成，其特徵在於包括第一個幀同步碼檢測器，它通過校驗在時間軸的前向方向上具有正確幀同步碼的已收到數據序列來檢測幀同步碼以便輸出已檢測位置作為第一個幀位置並且也輸出已檢測的結果作為第一個已檢測的結果；第二個幀同步碼檢測器，它通過校驗在時間軸的反向方向上具有正確幀同步碼的已收到數據序列來檢測幀同步碼以便輸出已檢測位置作為第二個幀位置並且也輸出已檢測的結果作為第二個已檢測的結果；一個差值電路，它檢測從上述第一個幀位置至緊跟著第一個幀位置只有的第二個幀位置的長度；一個幀長度信息輸出裝置，它輸出幀長度信息；一個數據丟失和數據插入期間判決電路，它推測根據上述幀長度信息、從上述差值電路輸出的長度、以及上述第二個已校驗結果，它們所包含於上述已收到數據序列內的數據丟失時間期間或者數據插入時間期間；以及一個同步判決電路，它基於上述第一個幀位置、上述第二個幀位置、以及上述數據丟失和數據插入時間期間判決電路的推測結果，它們決定並輸出基於上述第一個幀位置的幀同步位置。
另外，在另一個實施方案中，給上面描述的組成添加了填充數據插入和刪除電路，上述的組成輸出通過把填充數據插入推測的數據丟失時間期間和從對於上述已收到數據序列的推測數據插入時間期間的數據所產生的已校正收到數據序列。
在又一個實施方案中，上述第一個幀同步碼檢測器和上述第二個幀同步碼檢測器使用從上述同步判決電路所輸出的幀同步位置作為初始值，此時由上述數據丟失和數據插入時間期間判決電路推測數據丟失時間期間和數據插入時間期間。
在另一個可選實施方案中，在上面描述的每個組成中，當即將處理幀的上述幀長度信息不同於從上述差值電路所輸出的長度時，上述數據丟失和數據插入時間期間判決電路臨時地判決數據丟失已經出現於幀內；(1)當從校驗不一致性開始的第一個起始位置時，上述第一個起始位置緊跟著在從在時間軸的前向方向上所看到的上述校驗結果得到的連續校驗一致性期間之後並且比校驗不一致性開始的具有第二個起始位置的預定長度一致性要長，上述第二個起始位置緊跟著在從在時間軸的反向方向上所看到的上述校驗結果得到的連續校驗一致性期間之後並且比上述預定長度要長，最終判決對應於即將處理幀的上述幀長度信息與從上述差值電路的長度輸出之間的差值的多個比特的數據丟失已經出現於此位置，(2)當在時間軸上上述第二個起始位置處於上述的第一個起始位置之前時，最終判決上述多個比特的數據丟失已經出現於從上述第二個起始位置至上述第一個起始位置期間內的任何位置。
在不適用於(1)和(2)二者任意之一的情況下，如此地改變臨時判決，即不是數據丟失而是數據插入已經出現，(3)當從上述第一個起始位置至上述第二個起始位置的期間長度與來自上述差值電路的長度輸出一致時，最終判決是處於數據插入期間，以及(4)當從上述第一個起始位置至上述第二個起始位置的時間期間長度短於來自上述差值電路的長度輸出時，最終判決包含時間期間的上述多個比特的時間期間是處於數據插入期間。
此外，在另一個實施方案中，除了上述(1)和(2)之外，還有當在時間軸上上述第一個起始位置處於上述第二個起始位置之前時，最終判決上述多個比特的數據丟失已經出現於從上述第一個起始位置至上述第二個起始位置的期間內的任何位置，並且只有當情況不適合於此種時，第一次地執行上述(3)和(4)的最終判決。
此外，在另一個實施方案中，完全地使用幀號碼，並且除了上述(1)和(2)之外，還有當在時間軸上上述第一個起始位置處於上述第二個起始位置之前時並且上述第一個幀位置所說明的幀號碼與緊跟著上述第二個幀位置之後的幀號碼是連續的時，最終判決上述多個比特的數據丟失已經出現於從上述第一個起始位置至上述第二個起始位置的時間期間內的任何位置，並且只有當情況不適合於此種時，在上述(3)和(4)之後提前執行一個程序，此外，除了上述(3)和(4)之外，當從上述第一個起始位置至上述第二個起始位置的時間期間長度長於從上述差值電路的長度輸出時，最終判決上述多個比特的數據插入已經出現於時間期間內的任何位置。
此外，在另一個實施方案中，引入了第一個和第二個門限值，並且當即將處理幀的上述幀長度信息不同於來自上述差值電路的長度輸出並且二者的差值短於預定第一個門限值時，上述數據丟失和數據插入期間判決電路臨時地判決數據丟失已經出現於幀內，並且除了上述(1)和(2)之外，還有當在時間軸上上述第一個起始位置處於上述第二個起始位置之前時，最終判決上述多個比特的數據丟失已經出現於從上述第一個起始位置至上述第二個起始位置的期間內的任何位置，當上述幀的上述幀長度信息不同於來自上述差值電路的長度輸出並且來自上述差值電路的長度輸出短於預定的第二個門限值時，臨時地判定數據插入已經出現於幀內，並且除了上述(3)和(4)之外，還有當從上述第一個起始位置至上述第二個起始位置的期間長度長於從上述差值電路的長度輸出時，最終判決上述多個比特的數據插入已經出現於期間內的任何位置。
根據上面描述的每個實施方案，即使分組單元內數據丟失和數據插入可能出現，但是幀同步錯誤不會產生並且能夠正確地推測數據丟失和數據插入的位置和長度。通過把填充數據插入判決處於數據丟失和期間和通過刪除從判決處於數據插入期間的相關期間的數據以便能夠再生具有正確長度的信息數據。結果是能夠轉換分組單元內的數據丟失成為突發錯誤，並且即使數據插入可能發生，但是在理想的情況下能夠完全地剔除從上述所述的影響產生結果的效應。同樣地，當幀長度信息包含於幀同步碼或者正確地設置了唯一碼字時，不但能夠應用本實施方案於固定長度幀而且能夠應用本實施方案於可變長度幀。當然，對於能夠推測和補償的數據丟失/插入的位置和長度沒有特別的任何限制。
(第一個實施方案)參照附圖將更加詳盡地於下文中描述本發明。
本發明的實施方案是基於對應於權利要求1所涉及的幀同步電路的組成和對應於權利要求4所涉及的幀同步電路的功能，因而此後的解釋是基於此種基本的組成和功能。然而，添加了給具有獨立組成的所涉及其它權利要求的幀同步電路的解釋以便清楚說明與每個權利要求的關係。
A．幀同步電路的組成A-1．圖8所示的組成圖8是根據本發明的實施方案說明的幀同步電路組成(組成1)的方框圖。在此圖中，31是把已收到的數據序列輸入一個輸入終端，32是第一個同步碼檢測器，它校驗從輸入終端31所輸入的收到數據序列和在第一個方向的時間軸上從幀同步電路內部所產生的唯一碼字，並且它也輸出第一個已校驗結果40和基於所涉及的已校驗結果的同步後選位置的第一個幀位置37。同時，符號33標稱為第二個同步碼檢測器，它校驗從輸入終端31所輸入的已收到數據序列和在反向方向的時間軸上從幀同步電路的內部所產生的唯一碼字，並且它也輸出第二個已校驗結果41和基於所涉及的已校驗結果的同步後選位置的第二個幀位置38。順便說，在前向方向的時間軸上的校驗稱作一個程序，該程序按照接收的順序查看已收到的數據並且也按照對應於比較每個對應比特的比較序列的順序查看參考唯一碼字。而且在反向方向的時間軸上的校驗稱作一個程序，該程序按照接收的相反順序查看已收到的數據並且也按照對應於比較每個對應比特的比較反向序列的順序查看參考唯一碼字。
符號44標稱為差值電路，它輸出第一個幀位置37與第二個幀位置38之間的差值，並且34是數據丟失和數據插入時間期間判決電路，它根據第一個幀位置37、第二個幀位置38、以及差值電路44的輸出推測數據丟失時間期間並且它也輸出已判決時間期間作為判決結果39。35是同步判決電路，它根據第一個幀位置37、第二個幀位置38、以及判決結果39決定幀同步位置以便輸出上述位置給幀位置輸出終端36。順便說，將隨後描述數據丟失/插入時間期間的推測過程和幀同步位置的決定過程，包括工作的解釋。
A-2．圖9所示的組成圖9是根據本發明的另一個實施方案說明的修改幀同步電路組成(組成2)的方框圖。在此圖中所說明的幀同步電路與圖8所說明者之間的最大不同是提供了填充數據插入和刪除電路42。
填充數據插入和刪除電路42根據來自數據丟失和數據插入時間期間判決電路34的輸出來校正來自輸入終端31的已收到數據序列並且經由已校正的收到數據系列輸出終端34輸出校正的已收到數據序列。此文隨後將描述具體的校正過程及其工作解釋。
A-3．添加斷線部分至圖8和圖9的組成此外，在圖8和圖9中還有採用斷線表示額外的部分以便說明每個幀同步電路的修改的組成(組成3、4)。
順便說，在上面描述的兩種組成之一中採用了圖3的狀態轉移。
B．傳輸數據的組成圖6是說明本實施方案的已收到數據序列的一個實例的示意性圖。正如此圖中所示，本發明中在幀內分散地安排幀同步的位置。為了避免使本發明的解釋複雜化，定義長度作為固定長度，產生幀同步碼的唯一碼字為M序列，並且用於分散地安排位置的方法是按照M比特的間隔內的單個比特(總共N個比特)的等間隔位置。
因此，幀長度變成為Nx(M+1)比特並且信息數據長度變成為NxM比特。順便說，N和M是自然數。
圖6說明了已收到數據序列的第i個幀(i是自然數)的組成。在幀的標題處，安置幀同步碼的第一個比特S1、隨後安排M比特信息數據、第二個比特S2、M比特信息數據、…、第N比特SN、以及M比特信息數據。此外，即使當在1-M比特範圍內改變最後的信息數據塊的長度，但是不影響幀同步，因此實際能夠處理任意長度的固定長度的幀。
C．當普通誤碼已經出現時的工作接著，當普通誤碼如隨機錯誤和突發錯誤出現於傳統的數據傳輸系統時，將描述根據本實施方案的工作。
圖7A到7H說明從圖6所說明的已收到數據序列中提取的只有部分幀同步碼。此處按照對應的比特位置說明了沒有誤碼圖7A的已收到數據序列，已收到數據序列中錯誤碼子已經出現的位置在圖中標註為「x」，當對在至已收到數據序列圖7B的前向方向的時間軸上、在前向方向的時間軸上參考唯一碼字7D、在已收到數據序列圖7B和前向方向上的參考唯一碼字之間的已校驗結果(第一個已校驗結果)圖7E執行幀同步時，得到幀位置(第一個幀位置)圖7C，當對在至已收到數據序列圖7B的反向方向的時間軸上、在反向方向的時間軸上參考唯一碼字7G、在已收到數據序列圖7B和反向方向上的參考唯一碼字7G之間的已校驗結果(第二個已校驗結果)圖7H執行幀同步時，得到幀位置(第二個幀位置)圖7F。在此圖中所示出的實例中，誤碼已經出現於第四個比特S4和第六個比特S6。
正如圖7A到7H所示的，當普通誤碼已經出現時，在前向方向的時間軸上由幀同步檢測所得到的第一個幀同步位置與在反向方向的時間軸上由幀同步檢測所得到的第二個幀同步位置相一致，並且兩者標稱為正常位置。因此，差值電路44的輸出與即將檢測幀的長度相一致。然而，第一個幀位置說明是即將處理的幀標題位置，第二個幀位置說明是相關幀的緊跟著幀之後的標題位置。同樣地，在第一個檢測結果圖7E和第二個檢測結果7H中，多個表示檢測不一致的「1」出現於第四個比特S4和第六個比特S6，但是兩個檢驗結果完全地一致。
正如上面提到的，當兩個特性，即(1)差值電路44的輸出與即將檢測幀的長度相一致時，並且(2)採用第一個檢驗結果與第二個檢驗結果相一致，能夠解釋普通誤碼如隨機錯誤和突發錯誤可能出現，因此數據丟失和數據插入時間期間判決電路34不會輸出任何數據給同步判決電路35。因此，同步判決電路35輸出第一個幀位置或者第二個幀位置給幀位置輸出終端36作為正確的幀同步位置(它依賴於輸出第一個幀位置或者第二個幀位置的電路的設計)。
正如上面描述的，當普通誤碼可能出現時，根據本實施方案幀同步電路將象傳統的幀同步電路一樣地工作。當然，在上面描述的組成2到4中也可以執行類似的操作。順便說，填充數據插入和刪除電路42是已收到數據序列傳遞至已校正的收到數據序列輸出終端43。此外，在組成3和4中，因為數據丟失和數據插入時間期間判決電路34不輸出任何結果，所以沒有初始化第一個幀同步碼檢測器32和第二個幀同步碼檢測器。
D．當只有數據丟失出現時的工作接著，當分組單元內只有數據丟失出現時(當誤碼沒有出現而數據丟失出現時)，將描述本實施方案的工作。然而，為了避免使解釋變得複雜化，定義數據丟失以便按照唯一碼字的多個位置時間期間的間隔來出現。同樣地，在此部分中，在描述了前面提到的組成2內的程序之後，將描述組成1的程序。
圖10A到10M說明從圖6所說明的已收到數據序列中提取的只有部分幀同步碼。此處說明了沒有誤碼的圖10A的已收到數據序列的圖的上半部分，已收到數據序列圖10B中數據丟失已經出現於幀內，即在至已收到數據序列圖10B的前向方向上的第一個幀位置圖10C、在前向方向的時間軸上參考唯一碼字10D、在至已收到數據序列圖10B的前向方向上的參考唯一碼字之間的已校驗結果圖10E上、在至已收到數據序列圖10B的反向方向的時間軸上的第二個幀位置圖10F、在反向方向的時間軸上參考唯一碼字10G、在至已收到數據序列圖10B的反向方向上的參考唯一碼字10G之間的已校驗結果圖10H。在此實施方案所示的實例中，從已收到數據序列圖10能夠顯而易見的，由於數據丟失導致了丟失了從第五個比特S5至第八個比特S8的四個比特。
當從輸入終端31輸入此種數據序列圖10B時，提供相關的已收到數據序列給第一個幀同步碼檢測器32和第二個幀同步碼檢測器33。
此處，圖12示出了每個幀同步碼檢測器的內部組成實例(內部組成實例1)。此圖中所說明的內部組成實例1包括接收數據輸入終端21、比較來自接收數據輸入終端21的已收到數據序列和參考唯一碼字以便輸出的唯一碼字檢測器22、基於相關比較結果以便檢測幀位置的同步判決電路33、輸入已檢測位置的幀位置輸出終端24、以及輸出唯一碼字檢測器22的比較結果的檢驗結果輸出終端29。
給唯一碼字檢測器22提供了緩存來自接收數據輸入終端21的已接收數據序列以便輸出後選唯一碼字的輸入緩存器25、產生參考唯一碼字的唯一碼字發生器27、比較上述兩者以便輸出比較結果(例如，異或OR)的比較器26。輸入緩存器25從在每個預定定時內緩存的數據中截取等於唯一碼字長度的數據以便提供上述長度給比較器26並且也按照每隔同樣的定時順序地按比特來移位數據的截取位置。順便說，來自輸入緩存器25和唯一碼字發生器27的數據輸出序列(比特輸出序列)處於在第一個幀同步碼檢測器上的前向方向的時間軸(FIFO)或者在第二個幀同步碼檢測器上的反向方向的時間軸(LIFO)因此，必須對每個唯一碼字發生器採用不同的組成進而避免使本實施方案的解釋複雜化，產生的圖12所示的組成是一個代表性實例。同樣地，在圖10A到10M中，為了比較每個可理解的數據，在反向方向時間軸上的數據變換成為在前向方向時間軸上的數據。
上面提到組成的第一個幀同步碼檢測器32檢測從在前向方向的時間軸上所提供的收到數據序列的幀同步碼以便輸出圖10C所示的第一個幀位置37。另一方面，在同步已建立狀態，第一個幀同步碼檢測器32內部的唯一碼字產生器27產生在前向方向上圖10D所示的參考唯一碼字，並且通過校驗參考唯一碼字和已收到數據序列來產生圖10E所示的第一個校驗參考結果。
在圖10的實例中，從第五個比特S5到第八個比特S8的四個比特因為數據丟失而丟失，不是誤碼已經出現而是數據丟失已經出現，藉此正確地設置從第一個比特S1到第四個比特S4的第一個校驗結果圖10E。然而，在第四個比特之外，當第j個比特Sj與第(j-4)個比特Sj-4(9=j=N)相一致時，已校驗的結果變為「0」，並且當它們處於不一致時，它變成「1」因此，在表示不能確定的圖中採用「？」表示在第四個比特之外的比特。
另一方面，第二個幀同步碼檢測器33執行與上面描述的第一個幀同步碼檢測器32類似的工作，除了在反向方向的時間軸上檢測幀同步碼之外。因此，正如圖10F到10H所示，能夠得到第二個幀位置38、反向方向的參考唯一碼字、以及第二個已檢驗結果41。在圖10的實例中，誤碼沒有出現而是數據丟失已經出現了，藉此正確地設置從第N個比特SN到第九個比特S9的第二個校驗結果圖10H，但是在第j個比特Sj與第(j-4)個比特Sj-4(5=j=8)相一致之前，第二個已校驗的結果變為「0」，並且當它們處於不一致時，它變成「1」，因此，在第九個比特之前的比特採用「？」表示。並且在差值電路44中，決定第一個幀位置37和緊跟著在第二個幀位置38後之間的差值以便提供此差值給數據丟失和數據插入時間期間判決電路34。在圖10的實例中，因為存在N-4個比特的差值，所以數據丟失和數據插入時間期間判決電路34臨時地判決數據丟失已經出現。
一般地，使用具有低自相關性的M序列或者此類序列作為唯一碼字，因此，第j個比特Sj與第(j-4)個比特Sj-4之間連續地相一致的比較結果是很少見的。也就是說，在數據丟失出現位置之後連續地設置第一個已校驗結果40為「0」和在數據丟失出現位置之前連續地設置第二個已校驗結果41也為「0」是很少見的。另一方面，正如從前面的描述將顯而易見的，當沒有碼子丟失而是數據丟失時，在數據丟失出現位置之後的第一個已校驗結果40在數據丟失出現位置之前的第二個已校驗結果41當然設置為「0」。使用此種特性的本實施方案使用第一個和第二個已校驗結果變為「不一致性」的邊界點以便推測數據丟失出現位置。
對於第一次已校驗結果在超出數據丟失出現位置處變為「1」的點依賴於唯一碼字的自相關而變化，因此，將考慮下面描述的各種情況。
D-1．推測實例1通過假定S4不等於S8和S5不等於S9，以及從第一個起始位置(緊跟著第四個比特S4之後)處開始出現比在前向方向時間軸上第一個已校驗結果實例(1)的所查看到的預定長度更長的校驗一致性時間期間之後的校驗不一致性與第二個起始位置(緊跟著第九個比特S4之前)處開始出現比在反向方向時間軸上第二個已校驗結果實例(1)的所查看到的預定長度更長的校驗一致性時間期間之後的校驗不一致性相一致，藉此得到圖10I所示的第一個已校驗結果實例和圖10J所示的第二個已校驗結果實例。因此，最終能夠判決推測數據長度的數據丟失(在此種情況的四個比特)已經出現於從第五個比特S5到第八個比特S8的位置，也就是說，處於在圖10B的已收到數據序列的第四個比特S4和第五個比特S5之間的位置。順便說，通過計算幀長度信息(N)和差值電路44的輸出(N-4)的差值能夠得到推測的丟失長度。
順便說一下，因為推測丟失長度是4個比特和推測丟失位置處於從第五個比特S5到第八個比特S8的位置，正如在圖10K所陰影部分所示的，通過把丟失幀同步碼和/或信息數據插入等於從第五個比特S5到第八個比特S8的四個比特的時間期間能夠再生具有正確長度的已收到數據序列。然而，實際是不可能地在接收側正確地再生丟失信息數據的內容，因此，在本實施方案中，當丟失數據是信息數據時，採用與丟失數據同樣長度的填充數據插入相關的時間期間。由在組成2到4(參照圖9)中填充數據插入和刪除電路執行插入丟失幀同步碼和/或填充碼子所的插入程序。
D-2．推測實例2接著，根據不同的假設將解釋推測的實例。
圖11A到11M說明了部分幀同步碼，它們從圖6所示的已收到數據序列從提取，並且與圖11A到11M同樣的圖11A到11H說明於圖11A到11P的上半部分。然而，圖11L到11P說明於圖的下半部分以便代替圖11I到11K。在圖11L的第一個已校驗結果實例(2)和圖11M的第二個已校驗結果實例(2)中，假定S4等於S8、S5等於S9、S3不等於S7、以及S6不等於S10，當在各個方向的時間軸上查看時，上面描述的第一個起始位置和第二個起始位置超過了實際數據丟失位置一個比特，因此，判決緊跟著於第五個比特S5之後的位置和緊跟著於第四個比特S4之前的位置之間的位置作為推測的丟失位置。也就是說，等於兩個比特的模糊度出現於推測的丟失位置。
因此，當第二個起始位置在時間軸上處於第一個起始位置之前時，沒有其它的選擇而只有最終判決四個比特的數據丟失已經出現於從二個起始位置到第一個起始位置的時間期間內。也就是說，三個推測(1)S4到S7、(2)S5到S8、(3)S6到S9中之一可能是正確的數據丟失時間期間，儘管仍然沒有得到足夠的信息以便確定三個推測之一。當在此種情況下插入填充數據時，最安全的是處理數據丟失時間期間作為由對應於上面提到的模糊度與推測丟失長度相比的多個比特的更長時間期間。在圖11A到11M的實例中，推測的丟失長度為四個比特並且推測的丟失位置緊跟著在第三個比特S3、第四個比特S4、第五個比特S5中三者之一的後面，因此，通過把丟失幀同步碼和/或填充數據插入等於從第四個比特S4到第九個比特S9的六個比特的時間期間以便再生具有正確長度的已收到數據序列，正如圖10N中的陰影所示。
正如上面所述的，對於第一個時間在超出數據丟失出現位置處已校驗結果變為「1」的位置依賴於唯一碼字的自相關而變化，對於多個M序列，當假定唯一碼字的自相關是「0」時，上面描述的第一個起始位置與第二個起始位置相一致的概率變為25％。此外，幾個比特可能模糊的概率如下所述(1)一個比特25％，(2)兩個比特18.75％，以及(3)三個比特12.5％。
因此，當允許有三個比特或更少的模糊度時，能夠推測數據丟失的時間期間的概率將為80％或者以上。
D-3同步判決電路35的工作因為沒有給組成1提供數據插入和刪除電路，即使當表明存在數據丟失時間期間，它不會對已收到的數據操作。因此，它只輸出數據丟失的告警或者通知數據丟失的時間期間給隨後的電路(例如，對應於媒介編碼的解碼器)。然而，第一個幀位置作為在數據丟失之前正確的幀位置並且第二個幀位置作為在數據丟失之後正確的幀位置，因此，必須在同步判決電路35中從第一個幀位置到第二個幀位置校正輸出的幀同步位置。圖110示出了此種情況下的幀同步位置的輸出結果的實例。
順便說，為了在後續幀中使工作迅速地繼續，必要的是校正參考唯一碼字及第一個幀位置，它是第一個幀同步碼檢測器32的內部狀態(內部數據)，基於此種目的，非常有效的是根據組成3所示的同步判決電路35的輸出結果來初始化第一個幀同步碼檢測器32的內部狀態。
另一方面，給組成2提供了數據插入和刪除電路42，因此，通過插入上面描述的填充數據能夠再生具有正確長度的已收到數據序列(已校正的收到數據序列)。因此，同步判決電路35總是輸出第一個幀位置作為正確的幀位置。圖10P說明了幀同步位置的輸出結果的實例。在此種情況下，為使工作在後續幀內迅速地繼續，必要的是校正參考唯一碼字和第二個幀位置，它是第二個幀同步碼檢測器的內部狀態，基於此種目的，非常有效的是根據組成4所示的同步判決電路35的輸出結果來初始化第二個幀同步碼檢測器33的內部狀態。
順便說，當應用於不是下列情況的任意之一，改變臨時判決的結果，可以理解的是不是數據丟失而是數據插入已經出現以便執行對應於數據插入的操作；(3)第一個起始位置與第二個起始位置相一致，並且(4)第二個起始位置在時間軸上處於第一個起始位置之前。
接著，解釋當在分組單元內只有數據插入已經出現(當誤碼沒有出現而數據插入已經出現時)的本實施方案的工作。
圖13A到13K說明了部分幀同步碼，它們從圖6所示的已收到數據序列中提取。此處說明了圖的上半部分，即沒有誤碼的已收到數據序列圖13A、數據丟失已經出現於幀內的已收到數據序列圖13B、在至已收到數據序列圖13B的前向方向上的第一個幀位置圖13C、在前向方向時間軸上的參考唯一碼字圖13D、在至已收到數據序列圖13B的前向方向上的第一個已校驗結果13E、在至已收到數據序列圖13B的反向方向上的第二個幀位置圖13F、在反向方向時間軸上的參考唯一碼字圖13G、以及在至已收到數據序列圖13B的反向方向上的第二個已校驗結果13H。在此實施方案所示的實例中，正如從已收到的數據序列圖13B中可以看到的，插入了四個比特數據(SA、SB、SC、和SD)在第四個比特S4和第五個比特S5之間。
當從輸入終端31輸入此類已收到的數據序列圖13B時，在第一個幀同步檢測器32內，從在前向方向的時間軸上的已收到數據序列檢測幀碼子以便輸出第一個幀位置37，正如圖13C所示。第一個幀同步碼檢測器32使用圖3的狀態轉移已經確立了穩定的同步，並且在同步已建立的狀態中，第一個幀同步碼檢測器32內部的唯一碼字發生器產生在圖13D所示的前向方向上的參考唯一碼字。第一個幀同步檢測器32通過校驗前向方向上參考唯一碼字和已收到數據序列以便產生第一個已校驗唯一碼字，正如圖13E所示。在圖13A到13K的實例中，插入了四個比特數據(SA、SB、SC、和SD)在第四個比特S4和第五個比特S5之間，儘管誤碼沒有出現而是數據插入已經出現，因此，設置第一個已校驗結果40為「0」直到第四個比特S4。但是，當SA和S5、SB和S6、SC和S7、SD和S8、以及Sj和Sj-4(9=j=N)處於相一致時，設置在第四個比特S4之後的第一個已校驗結果40為「0」，當處於不相一致時設置為「0」，因此，表示在第四個比特S4之後的比特為「？」，它表示不確定性。
此外，第二個幀同步碼檢測器33執行與上面描述的第一個幀同步碼檢測器32類似的操作，除了在反向方向上檢測幀同步碼之外。藉此，此處得到了第二個幀位置38、在反向方向上的參考唯一碼字、以及第二個已校驗結果41，正如圖13F到13H所示。在圖13A到13K的實例中，誤碼沒有出現而是數據插入已經出現，因此，此時正確地設置從第N個比特SN到第九個比特S9中的第二個已校驗結果41為「0」，當SA和S1、SB和S2、SC和S3、SD和S4處於相一致時，設置在第九個比特S9之前的第二個已校驗結果41為「0」，當處於不相一致時設置為「1」，因此，表示在第九個比特S4之前的比特為「？」，它表示不確定性。
同樣的，在差值電路44中，決定在第一個幀位置37和緊跟著第二個幀位置38後面之間的差值以便提供此差值給數據丟失和數據插入時間期間判決電路34。在圖13A到13K的實例中，此處存在N+4個差值，因此，數據丟失和數據插入時間期間判決電路34首先臨時地判決數據丟失已經出現。然而，此種情況均不適用於上面描述的(3)或(4)，因此，可以理解的數據插入已經出現時改變臨時判決結果。此文隨後將採用具體的實例解釋此種臨時判決的改變過程。
因為放置於數據插入的唯一碼字的比特位置的數據(SA、SB、SC和SD)與唯一碼字不相關，所以較少見的是SA和S5、SB和S6、SC和S7、以及SD和S8全部相一致，並且SA和S1、SB和S2、SC和S3、以及SD和S4也全部相一致。因此，較少見的是在數據插入出現位置之後的第一個已校驗結果40和在數據插入出現位置之前的第二個已校驗結果41兩者連續地設置為「0」。
另一方面，當沒有誤碼只有數據插入時，數據插入出現位置之前的第一個已校驗結果40和在數據插入出現位置之後的第二個已校驗結果41兩者總是設置為「0」。通過使用此種特性，根據兩個已校驗結果變為不相一致的邊界點能夠推測數據插入已經出現的時間期間(數據插入出現時間期間)。
對於第一個時間已校驗結果在數據插入出現時間期間內變為「1」的點依賴於插入數據和唯一碼字而變化，因此，將考慮下面描述的各種情況。
E-1．推測買例3通過假定S5不等於SA和S4不等於SD，以及從第一個起始位置(緊跟著第四個比特S4之後)處開始出現比在前向方向時間軸上第一個已校驗結果實例(1)的所查看到的預定長度更長的校驗一致性時間期間之後的校驗不一致性與第二個起始位置(緊跟著第五個比特S5之前)處開始出現比在反向方向時間軸上第二個已校驗結果實例(1)的所查看到的預定長度更長的校驗一致性時間期間之後的校驗不一致性相一致，藉此得到圖13I所示的第一個已校驗結果實例和圖13J所示的第二個已校驗結果實例。四個比特與推測的插入長度相一致，因此，臨時地判決如下即推測插入長度的數據插入(在此種情況的四個比特)已經出現於從SA到SD的位置，也就是說，處於在圖13B的已收到數據序列的從第五個比特S5到第八個比特S8的位置(推測插入位置)。順便說，通過計算幀長度信息(N)和差值電路44的輸出(N+4)的差值能夠得到推測的插入長度。
此外，因為推測插入長度是4個比特和推測插入位置處於從第SA到SD的位置，正如在圖13K所示的，通過刪除在等於從SA到SD的四個比特的時間期間內的數據能夠再生具有正確長度的已收到數據序列。填充數據插入和刪除電路42(參照圖9)執行上述過程。在圖13A到13K所示的實例中，因為數據插入時間期間與推測插入時間期間完全地相一致，所以通過刪除數據能夠得到在已校正收到數據序列內的不僅長度而且內容。
E-2．推測實例4接著，根據不同的假設將解釋推測的實例。
圖14A到14P說明了部分幀同步碼，它們從圖6所示的已收到數據序列從提取，並且與圖13A到13K同樣的圖14A到14K說明於圖14A到14P的上半部分。然而，圖14L到14P說明於圖的下半部分以便代替圖13I到13K。通過假定S5等於SA、S6不等於SB、以及S4不等於SD，能夠得到圖14L的第一個已校驗結果實例(2)和圖14M的第二個已校驗結果實例(2)，正如從上述假定能夠顯而易見的是，設置第一個起始位置處於超過了實際數據插入位置一個比特。因此，在圖14B中，假定緊跟著於第五個比特SA之後的位置和緊跟著於第九個比特S9之前的位置之間的位置作為推測的插入位置。也就是說，推測的插入時間期間的長度變為三個比特，它比推測的插入長度的四個比特短了一個比特。同步判決電路35不能決定實際數據的插入位置，因此，等於一個比特的模糊度出現於推測的插入位置。
在此種情況下，沒有其它的選擇而只有最終判決插入的推測長度(在此種情況下，四個比特)的數據插入已經出現於從第一個起始位置到第二個起始位置。也就是說，兩個推測(1)SA到SD或者(2)SB到S5中之一S是正確的數據插入時間期間，儘管仍然沒有得到足夠的信息以便確定二個推測之一。此處，圖14N示出了上面描述的採用(2)插入數據刪除的實例(2)。在插入數據刪除的此種實例(2)中，正如採用陰影所示出的，數據SA依然處於第五個比特S5的位置，然而，第五個比特的內容丟失了。
正如上面提到的，假定在S5等於SA的此實例中以致設置已校正的唯一碼字為正確的結果，但是在S5周圍的信息數據導致替代了已插入的數據。因此，當從第一個起始位置到第二個起始位置的長度短於推測的插入長度時，信息數據內容的部分導致不正確，儘管已校正的收到數據序列的長度和唯一碼字是正確的。
正如前面所說明的，對於第一個時間已校驗結果在數據插入時間期間內變為「1」的點依賴於插入數據和唯一碼字而變化。當假定唯一碼字和已插入碼子之間的互相關為0時，從第一個起始位置到第二個起始位置時間期間內與推測插入長度相一致的概率將變為25％。此外，將產生的幾個比特模糊度的概率如下(1)一個比特25％，(2)兩個比特18.75％，(3)三個比特12.5％。
因此，當允許有少於三個比特的模糊度時，能夠推測數據推測時間期間的概率將為80％以上。
E-3．同步判決電路35的工作至於在A-4-3中解釋，同步判決電路35校正幀同步位置的輸出。結果是來自同步判決電路35的幀同步位置變為在圖140中組成1所示的位置以及在圖14P中組成2所示的位置。這允許在下一幀迅速地連續工作。順便說，將可以看到的是根據同步判決電路35的輸出結果可以初始化每個幀同步碼檢測器的內部狀態。
儘管已經描述了本實施方案，但是當只有普通誤碼出現時以及當在分組單元內只有數據丟失/插入產生時，它才能有效地工作。
F．當數據丟失疊加到普通誤碼時此處已經描述了只有普通誤碼或者在分組單元內只有數據丟失/插入出現的情況，但是在實際應用中，不同種類的誤碼經常疊加到普通誤碼上。將參照圖15A到15P和圖16A到16P描述在此種情況下的工作。
在圖15A到15P所示的實例中，正如圖10A到10M一樣的，從第五個比特S5到第八個比特S8的四個比特的數據丟失已經出現，此外，普通誤碼疊加到第三個比特S3和第十個比特S10。因為這些普通誤碼，第一次地在第三個比特S3和第十個比特S10處第一個已校驗結果和第二個已校驗結果分別地變為「1」。因此，第一個起始位置緊跟著第二個比特S2之後改變，而第二個起始位置緊跟著第十一比特S11之前改變。
當普通誤碼按照此種方式疊加到數據丟失上時，數據丟失均不對應於(3)和(4)並且偶然地存在一個可能翻譯數據丟失為數據插入的概率。
為了解決上述問題，考慮採取下面的對策(5)此實施方案不應用於數據插入；(6)通過添加幀號碼給幀同步碼以便使數據丟失和數據插入能夠識別；(7)通過添加限制給數據丟失/插入以便使數據丟失和數據插入能夠識別。
F-1．對策(5)(相當於權利要求5)此對策只有當普通誤碼已經疊加到數據丟失之上時才工作。當考慮到ATM傳輸中的信元丟失和互連網(Internet)上的分組丟失或者二者數據丟失現象之一以及數據丟失的出現概率極大地高於在多媒體復用中數據插入的概率時，可以考慮的是如果此種實施方案只有當普通誤碼已經疊加到數據丟失之上時才工作，那麼能夠得到足夠高的實施性。
此處，將參照圖15A到15P解釋採用對策(5)的工作。
在圖15A到15P所示的實例中，第一個起始位置在時間軸上處於第二個起始位置之前，因此可以認識到的是數據丟失可能出現於此時間期間的某個位置，但是仍然不能夠說明數據丟失出現的位置。可選擇地，假定數據丟失出現的位置把填充數據插入了此位置。然而，在圖15K所示的填充數據插入的實例(1)中，基於數據丟失已經出現於緊跟著第四個比特S4之後的假設，把填充數據插入第五個比特S5與第八個比特S8之間的時間期間。此填充數據插入位置偶然地是正確位置。
另一方面，圖15L所示的填充數據插入的實例(2)假設數據丟失已經出現於緊跟著第六個比特S6之後並且錯誤地把填充數據插入從第七個比特S7到第十個比特S10。當普通誤碼按照此種方式疊加到數據丟失之上時，某些錯誤可能出現，但是此處保持了能夠穩定地維持幀同步和能夠得到具有正確長度的已校正收到數據的優勢。
F-2．對策(6)(相當於權利要求6)此外，對策(6)採用完全的幀號碼能夠區別數據丟失和數據插入。因此，它對疊加了普通誤碼及數據插入和疊加了普通碼子及數據插入的兩種情況均能夠有效地工作。實際上，許多多媒體應用添加了幀號碼，因此能夠經常採用此種對策而不引起數據的冗餘。將在此文後面描述採用此種對策的工作。
在圖15A到15P所示的實例中，對應於緊跟著第一個幀位置之後的第二個幀位置的幀號碼比對應於在左圖中的第一個幀位置的第一個幀位置的幀號碼大一。這意味著對於同樣的幀在第一個幀位置之前得到第二個幀位置，也就是說，數據丟失已經出現於相關幀內。因此，儘管第一個起始位置在時間軸上處於第二個起始位置之前，但是能夠判決不是數據插入而是數據丟失已經出現。
另一方面，在圖16A到16P所示的實例中(數據插入的實例)，對應於第一個幀位置的幀號碼和對應於其緊跟著著的第二個幀位置的幀號碼是相一致的。這意味著對於同樣的幀在第二個幀位置之前得到第一個幀位置，也就是說，數據插入已經出現於相關幀內。因此，能夠判決不是數據插入而是數據丟失已經出現。
F-3．對策(7)(相當於權利要求7)此外，當分組長度足夠地小於幀長度時，採用添加限制給推測的丟失長度和推測的插入長度(對策(7))能夠區別數據丟失/數據插入。例如，當設置允許的推測丟失長度(第一個門限值)和允許的推測插入長度(第二個門限值)兩者為幀長度的一半長度時，能夠得到相當於對策(6)的效果。
順便說，在對策(6)和(7)的填充數據的具體插入方法類似於上面描述的對策(5)中的方法。
G．當數據插入疊加到普通誤碼之上時接著，將參照圖16A到16P描述當數據插入疊加到普通誤碼之上時的程序。順便說，在圖16A到16P中，對於數據插入現象，正如在A-5中的現象，假定四個比特的數據插入將出現於第四個比特S4和第五個比特S5之間以及普通誤碼將產生於第三個比特S3和第五個比特S5。
正如從圖16A到16P中可以看到的，根據錯誤碼子，推測數據插入時間期間的長度比實際長度(在此種情況下，四個比特)長七個比特。可以認識到的是數據插入可能出現於此時間期間的某個位置，但是仍然不能夠說明數據插入出現的位置。因此，應該假定數據插入出現的位置將刪除數據。在圖16K所示的已插入數據刪除的實例(1)中，刪除從第五個比特S5到第八個比特(SA到SD)的時間期間內的數據。這是偶然的數據刪除所處於的正確位置。
另一方面，在圖16L所示的插入數據刪除的實例(2)中，假設數據插入已經出現，因此刪除從第三個比特S3到第六個比特S6。結果是在插入數據刪除的實例(2)中，上述了第三個比特S3和對應於正確數據的第四個比特S4，反之，插入數據SC和SD依然保留。當普通誤碼按照此種方式疊加到數據丟失之上時，某些錯誤可能出現，但是此處保持了能夠穩定地維持幀同步和能夠得到具有正確長度的已校正收到數據的優勢。
H．在可變長度幀的情況下順便說，預先假設在上面提到的解釋中使用了固定長度幀，但是當幀長度信息包含於幀同步碼時，能夠使本實施方案象上面的解釋一樣工作，即使當使用可變長度幀時。在此種情況下，可以使用圖18所示的幀同步碼檢測器。給圖18所示的幀同步碼檢測器提供了幀長度檢測器18(參考圖4)，它從具有該幀長度檢測器18的已收到數據輸入終端21中的已收到數據輸入終端21內的已收到數據序列中檢測幀長度信息、提供已檢測到的幀長度信息給同步判決電路23、以及經由幀長度信息輸出終端9輸出上述長度。並且，圖18中的符號18標稱為幀號碼檢測器，它檢測來自已收到數據輸入終端21的已收到數據序列內的幀號碼以便經由幀號碼輸出終端10輸出上述幀號碼。
此外，即使幀長度信息不包含於已收到的數據序列，當合適地設置了在反向方向的時間軸上能夠檢測到唯一碼字時，能夠實現象上面描述的實施方案一樣的工作。此處於圖17中示出了在此種情況下的幀同步碼檢測器的組成。
此外，當此處使用了具有表示在具有固定長度幀組成到可變長度幀組成的信息數據的幀同步碼部分內的信息數據的標題位置的指針的偽隨機固定長度幀時，不需要添加特別的裝置而能夠實現上面描述的實施方案同樣的工作。
I．當數據丟失/插入出現於總的長度時在上面描述的解釋中，假定數據丟失/插入出現於唯一碼字的多個排列的間隔內，但是，本實施方案即使在上述假設不存在的時候也能夠正常地工作。本實施方案通過決定在前向和反向方向的時間軸上的幀位置以及校驗參考唯一碼字和已收到數據序列來檢測數據丟失/插入的位置和長度(時間期間)。在上面提到的校驗程序中，即使當緊跟著數據丟失/插入已經出現的位置之後的校驗對象不是唯一碼字而是信息數據時，校驗不一致性也可以出現，因此本實施方案即使當數據丟失/插入沒有出現於唯一碼字的多個排列間隔內時依然能夠正常地工作。圖9是根據另一個實施方案說明的幀同步電路的組成的方框圖。當比較此種組成與圖8所示的組成時，除去了第二個幀同步碼檢測器33和差值電路，提供了數據丟失和數據插入時間期間判決電路54以便代替數據丟失和數據插入時間期間判決電路34，並且提供了同步判決電路55以便代替同步判決電路35。
數據丟失和數據插入時間期間判決電路54累加已校驗結果40的估計值並且基於累加結果是否超過了預定的門限值來判斷數據丟失或者數據插入已經出現。例如，能夠設置用於已校驗結果40的「0」(一致性)的估計值為「-1」並且對「1」(不一致性)的估計值為「+2」，以及能夠設置預定的門限值為「5」。然而，累加結果不會變成為小於「0」。
接著，此處將參照圖20A到20G解釋當誤碼出現時的本實施方案的工作。幀同步碼檢測器32，正如第一個實施方案一樣，它校驗參考唯一碼字和在前向方向上收到的數據序列以便輸出已校驗的結果40，正如圖20E所示的。順便說，圖20A到20E的內容類似於圖7A到7E的內容。
在數據丟失和數據插入時間期間判決電路54內累加對應於已校驗結果40的估計值。已校驗結果40保持「0」直到圖20A到20G內的第三個比特S3如此變化，即估計值為「-1」並且累加結果保持「0」。這是因為累加結果根本不會如上面描述的變為小於「0」。
當已校驗結果40在第四個比特S4變為「1」時，估計值變為「2」並且累加結果也變為「2」。接著，當已校驗結果40在第五個比特S5變為「0」時，估計值變為「2」並且累加結果也變為「1」。接著，當已校驗結果40在第六個比特S6變為「1」時，那麼估計值變為「2」並且累加結果也變為「3」。已校驗結果40自第七個比特S7連續地保持「0」，因此，累加結果由「1」所決定並且在第九個比特S9返回至「0」。在上面描述的實例中，因為累加結果根本不會超過門限值「5」，所以圖20G的判決結果總是保持「0」。
接著，此處將參照圖21A到21H解釋當數據丟失出現於本實施方案時的工作。圖21A說明了沒有誤碼的已收到數據序列，圖21B說明了數據丟失已經出現於幀內的已收到數據序列。圖21E說明了兩種已檢測結果。在圖21E中，從第一個比特S1到第四個比特S4的已檢測結果是「0」。在第五個比特S5之後的已檢測結果變成對應於數據序列的內容的隨機值。
圖21F說明了此種隨機已檢測結果的一個實例。同樣地，圖21G說明了估計值與此已檢測的結果的累加結果。當數據丟失出現時，已檢測結果40根本不返回至連續的「0」，因此，累加結果超過了在某點的門限值，並且圖21H所示的判決結果變為「0」。當發送此判決結果給同步判決電路55時，此處檢測由數據丟失引起的「同步錯誤」。
根據已檢測的結果，同步判決電路55停止幀位置的輸出並且輸出一個指令給幀同步碼檢測器32以便再次地檢測唯一碼字。
此外，即使當數據插入已經出現於本實施方案中，完全地類似於上面描述的現象也可能出現。因此，判決結果變為「1」作為當數據丟失已經出現的情況以便可以停止幀位置的輸出來再次地檢測唯一碼字。
最好設置本實施方案的門限值為能夠檢測到比在傳輸信道內普遍地出現的假定錯誤略微較長錯誤的值。然而，即使按照此種方式設置門限值，當錯誤出現在比假定者更長的間隔內時，判決結果變為「1」，儘管數據丟失或者數據插入依然沒有出現。在此種情況下，此現象的出現意味著傳輸信道的狀態極大地惡化了，因此儘管保持著幀同步，但是得到了沒有預期的正確收到數據。因此，可以認為的是根據此種狀態下「1」的判決結果實際問題不可能出現。
權利要求
1．一種在採用幀組成的數據傳輸系統的接收側上使用的幀同步電路，其中在幀內分散地安置幀同步碼，上述幀同步電路包括一個幀同步碼檢測器，它從已收到數據序列中檢測幀同步碼以便輸出幀位置，並且它通過校驗已檢測的幀同步碼與正確的幀同步碼來輸出已校驗的結果；以及一個數據丟失和數據插入時間期間判決電路，它根據上述的已校驗結果來推測數據丟失和數據插入是否已經出現於上述已收到的數據序列。
2．按照權利要求1的幀同步電路，其特徵在於，其中(a)上述幀同步碼檢測器包括第一個幀同步碼檢測器，它對已收到數據序列採用在前向方向時間軸上的正確的幀同步碼進行校驗來輸出已檢測位置作為第一個幀位置和輸出已校驗結果作為第一個已校驗結果以便檢測一個幀同步碼；以及第二個幀同步碼檢測器，它對已收到數據序列採用在反向方向時間軸上的正確的幀同步碼進行校驗來輸出已檢測位置作為第二個幀位置和輸出已校驗結果作為第二個已校驗結果以便檢測一個幀同步碼；(b)上述數據丟失和數據插入時間期間判決電路包括一個差值電路，它檢測從上述第一個幀位置到上述緊跟著著的第二個幀位置的長度；以及一個幀長度信息數據裝置，它輸出一個幀長度信息；上述數據丟失和數據插入時間期間判決電路，它根據上述幀長度信息，來自上述差值電路的長度輸出、上述第一個已校驗結果、以及上述第二個已校驗結果來推測包含於上述已收到數據序列內的數據丟失時間期間或者數據插入時間期間；(c)以及還包括一個同步判決電路，它根據上述第一個幀位置、上述第二個幀位置、以及上述數據丟失和數據插入時間期間判決電路的推測結果來決定和輸出幀同步位置。
3．按照權利要求2的幀同步電路，其特徵在於，還包括一個填充數據插入和刪除電路，它把填充數據插入推測的數據丟失時間期間並且它對上述已收到數據序列刪除來自推測的數據插入時間期間內的數據以便輸出作為已校正的收到數據序列。
4．按照權利要求2的幀同步電路，其中當由上述數據丟失和上述數據插入時間期間判決電路推測數據丟失時間期間或者數據插入時間期間時，上述第一個幀同步碼檢測器和上述第二個幀同步碼檢測器使用了來自同步判決電路所輸出的幀同步位置作為初始值。
5．照權利要求3的幀同步電路，其中當由上述數據丟失和上述數據插入時間期間判決電路推測數據丟失時間期間或者數據插入時間期間時，上述第一個幀同步碼檢測器和上述第二個幀同步碼檢測器使用了來自同步判決電路所輸出的幀同步位置作為初始值。
6．照權利要求2到5中任一個的幀同步電路，其中上述數據丟失和上述數據插入時間期間判決電路，當即將處理幀的上述幀長度信息不同於來自上述不同的電路所輸出的長度時，臨時地判決數據丟失已經出現於幀內；(1)當從校驗不一致性開始的第一個起始位置處時，上述第一個起始位置之後緊跟著連續校驗結果一致性時間期間，上述連續校驗結果一致性時間期間能夠從在前向方向時間軸上所查看到的上述第一個已校驗結果中得到並且比與第二個起始位置相一致的預定位置要長，從上述第二個起始位置處校驗不一致性開始，上述第二個起始位置之後緊跟著連續校驗結果一致性時間期間，上述連續校驗結果一致性時間期間能夠從在反向方向時間軸上所查看到的上述第二個已校驗結果中得到並且比預定長度要長，最終能夠判決對應於即將處理幀的上述幀長度信息與從上述差值電路所輸出的長度之間的多個比特的數據丟失已經出現於此位置；(2)當上述第二個起始位置在時間軸上處於上述第一個起始位置之前時，最終決定上述多個比特的數據丟失已經出現於從上述第二個起始位置到上述第一個起始位置時間期間內的任何位置，在不適用於(1)和(2)二者任意之一的情況下，從數據丟失改變臨時的判決至數據插入；(3)當從上述第一個起始位置至上述第二個起始位置的時間期間的長度與從上述差值電路所輸出的長度相一致時，最終判決此時間期間是數據插入時間期間，以及(4)當從上述第一個起始位置至上述第二個起始位置的時間期間的長度與短於上述差值電路所輸出的長度時，最終判決包含此時間期間的上述多個比特的時間期間是數據插入時間期間。
7．照權利要求2到5的任何之一的幀同步電路，其中上述數據丟失和數據插入時間期間判決電路，當即將處理幀的上述幀長度信息不同於來自上述不同的電路所輸出的長度時，臨時地判決數據丟失已經出現於幀內；(1)當從第一個起始位置處校驗不一致性開始時，上述第一個起始位置緊跟著連續校驗結果一致性時間期間，上述連續校驗結果一致性時間期間能夠從在前向方向時間軸上所查看到的上述第一個已校驗結果中得到並且比與第二個起始位置相一致的預定位置要長，從上述第二個起始位置處校驗不一致性開始，上述第二個起始位置緊跟著連續校驗結果一致性時間期間，上述連續校驗結果一致性時間期間能夠從在反向方向時間軸上所查看到的上述第二個已校驗結果中得到並且比預定長度要長，最終能夠判決對應於即將處理幀的上述幀長度信息與從上述差值電路所輸出的長度之間的多個比特的數據丟失已經出現於此位置；(2)當上述第二個起始位置在時間軸上處於上述第一個起始位置之前時，最終決定上述多個比特的數據丟失已經出現於從上述第二個起始位置到上述第一個起始位置時間期間內的任何位置；以及(3)當上述第一個起始位置在時間軸上處於上述第二個起始位置之前時，最終決定上述多個比特的數據丟失已經出現於從上述第一個起始位置到上述第二個起始位置時間期間內的任何位置。
8．按照權利要求2到5的任何之一的幀同步電路，其特徵在於，上述幀包括一個幀號碼；上述幀同步電路應用於數據傳輸系統的接收側，上述數據傳輸系統中使一個幀號碼在接收側處能夠檢測到；上述數據丟失和數據插入時間期間判決電路，當即將處理幀的上述幀長度信息不同於從上述差值電路所輸出的長度時，臨時地決定數據丟失已經出現於幀內；執行第一個最終判決，當從第一個起始位置處校驗不一致性開始時，上述第一個起始位置緊跟著連續校驗結果一致性時間期間，上述連續校驗結果一致性時間期間能夠從在前向方向時間軸上所查看到的上述第一個已校驗結果中得到並且比與第二個起始位置相一致的預定位置要長，從上述第二個起始位置處校驗不一致性開始，上述第二個起始位置緊跟著連續校驗結果一致性時間期間，上述連續校驗結果一致性時間期間能夠從在反向方向時間軸上所查看到的上述第二個已校驗結果中得到並且比預定長度要長，上述第一個最終判決是對應於即將處理幀的幀長度信息與從上述差值電路所輸出的長度之間的差值的多個比特的數據丟失已經出現於此位置；執行第二個最終判決，當上述第二個起始位置在時間軸上處於上述第一個起始位置之前時，上述第二個最終判決是上述多個比特的數據丟失已經出現於從上述第二個起始位置到上述第一個起始位置時間期間內的任何位置；以及執行第三個最終判決，當上述第一個起始位置在時間軸上處於上述第二個起始位置之前並且由上述第一個幀位置所表示的幀號碼和由上述緊跟著的第二個幀位置所表示的幀號碼是連續的時，上述第三個最終判決是上述多個比特的數據丟失已經出現於從上述第一個起始位置到上述第二個起始位置時間期間內的任何位置；在上述第一個、第二個以及第三個最終判決任何之一不適用的情況下，從數據丟失改變臨時的判決至數據插入；當從上述第一個起始位置至上述第二個起始位置的長度與從上述差值電路所輸出的長度相一致時，最終判決時間期間是數據插入時間期間；當從上述第一個起始位置至上述第二個起始位置的長度與短於從上述差值電路所輸出的長度時，最終判決包含時間期間的上述多個比特的時間期間是數據插入時間期間；以及當從上述第一個起始位置至上述第二個起始位置的長度與長於從上述差值電路所輸出的長度時，最終判決多個比特的數據插入已經出現於此時間期間內。
9．按照權利要求2到5的任何之一的幀同步電路，進一步地其特徵在於，上述數據丟失和數據插入時間期間判決電路，當即將處理幀的上述幀長度信息不同於從上述差值電路所輸出的長度並且兩者的差值小於預定的第一個門限值時，臨時地決定數據丟失已經出現於幀內；當從第一個起始位置處校驗不一致性開始時，上述第一個起始位置緊跟著連續校驗結果一致性時間期間，上述連續校驗結果一致性時間期間能夠從在前向方向時間軸上所查看到的上述第一個已校驗結果中得到並且比與第二個起始位置相一致的預定位置要長，從上述第二個起始位置處校驗不一致性開始，上述第二個起始位置緊跟著連續校驗結果一致性時間期間，上述連續校驗結果一致性時間期間能夠從在反向方向時間軸上所查看到的上述第二個已校驗結果中得到並且比預定長度要長，最終判決對應於即將處理幀的幀長度信息與從上述差值電路所輸出的長度之間的差值的多個比特的數據丟失已經出現於此位置；當上述第二個起始位置在時間軸上處於上述第一個起始位置之前時，最終判決上述多個比特的數據丟失已經出現於從上述第二個起始位置到上述第一個起始位置時間期間內的任何位置；當上述第一個起始位置在時間軸上處於上述第二個起始位置之前，最終判決上述多個比特的數據丟失已經出現於從上述第一個起始位置到上述第二個起始位置時間期間內的任何位置；上述幀的上述幀長度信息和從上述差值電路所輸出的長度不同並且從上述差值電路所輸出的長度小於預定的第二個門限值時，臨時地判決數據插入已經出現於此幀內；當從上述第一個起始位置至上述第二個起始位置的長度與從上述差值電路所輸出的長度相一致時，最終判決時間期間是數據插入時間期間；當從上述第一個起始位置至上述第二個起始位置的長度與短於從上述差值電路所輸出的長度時，最終判決包含時間期間的上述多個比特的時間期間是數據插入時間期間；以及當從上述第一個起始位置至上述第二個起始位置的長度與長於從上述差值電路所輸出的長度時，最終判決多個比特的數據插入已經出現於此時間期間內。
10．按照權利要求1的幀同步電路，還包括一個同步判決電路，它判決並且根據上述幀位置以及上述數據丟失和數據插入時間期間判決電路的推測結果輸出一個幀同步位置。
11．按照權利要求10的幀同步電路，其中上述數據丟失和數據插入時間期間判決電路，它累加上述已校驗結果的估計值並且根據累加的結果判決數據丟失或者數據插入是否已經出現。
全文摘要
公開了一個幀同步電路,它防止由於數據丟失/插入所導致的同步錯誤的出現同時基於傳統的數據傳輸系統中典型的誤碼來抑制誤同步/失去同步。給幀同步電路提供了幀同步碼檢測器(32),該幀同步碼檢測器(32)從已收到數據序列中檢測幀同步碼以便輸出幀位置並且通過校驗已檢測到的幀同步碼與正確的幀同步碼以便輸出已校驗的結果,以及數據丟失和數據插入時間期間判決電路(54),該數據丟失和數據插入時間期間判決電路(54)根據已校驗的結果推測數據丟失或者數據插入是否已經出現於已收到數據序列。
文檔編號H04J3/06GK1217843SQ98800132
公開日1999年5月26日 申請日期1998年2月12日 優先權日1997年2月13日
發明者三木俊雄, 保谷早苗 申請人:Ntt移動通信網株式會社