時鐘同步信號傳輸電路的製作方法

2023-05-17 16:25:36 1

專利名稱：時鐘同步信號傳輸電路的製作方法
技術領域：
本實用新型涉及時鐘信號傳輸技術，特別涉及一種用於同步主從設備時鐘信號的 時鐘同步信號傳輸電路。
背景技術：
在一些時鐘要求較高的主從設備中，主設備往往需要同步從設備的時鐘，使主從 設備能夠同步工作在同一環境中。一般的時鐘同步方式可以分為編碼同步和脈衝同步方 式。編碼的同步方式主要用於主設備的時鐘同步，而對於從設備的時鐘同步，常用脈 衝同步方式。如申請號為200610148163. X的發明專利申請中公開了一種事件順序記錄方 法，該發明專利申請中的主DPU(分散處理單元)通過IRIG-B碼與GPS(衛星導航電路)時 鍾同步，而從DPU(分散處理單元)通過秒脈衝與主DPU (分散處理單元)同步，且實現方式 採用硬接線同步方式；再如申請號為200510095427. 5的專利申請中公開了一種多事件順 序記錄與測試電路，該專利申請中所採用的對時信號，也採用秒脈衝的同步方式。但是在以上發明專利中，只對信號的同步方式進行了研究，未對信號的傳輸方式 進行研究。在實際使用中，該類同步信號的傳輸方式常採用硬接線的連接，這種連接方式的 抗幹擾性能差，而且驅動能力也有限。

實用新型內容針對上述現有技術中存在的缺陷，本實用新型所要解決的技術問題是提供一種能 提高時鐘同步信號在多電路或多模件之間的傳輸質量和驅動能力，而且抗幹擾能力強的時 鍾同步信號傳輸電路。為了解決上述技術問題，本實用新型採用的技術方案是提供的一種時鐘同步信 號傳輸電路，其特徵在於包括一個同步時鐘發送單元和多個同步時鐘接收單元；所述同步時鐘發送單元包括同步時鐘發送模件、用於將TTL電平轉換成RS485差 分電平的RS485發送電路，所述同步時鐘發送模件連接並輸出TTL電平至RS485發送電路；所述同步時鐘接收單元包括同步時鐘接收模件、用於將RS485差分電平轉換成 TTL電平的RS485接收電路，所述RS485接收電路連接並輸出TTL電平至同步時鐘接收模 件；所述RS485發送電路連接並輸出RS485差分電平至各RS485接收電路。進一步的，所述RS485發送電路包括發送端RS485收發晶片、發送端光耦合晶片、 發送端DC/DC電源晶片； 所述發送端DC/DC電源晶片的電源輸入端連接外部電源； 所述發送端光耦合晶片的輸入端連接同步時鐘發送模件的輸出端，並串接一限流 電阻，其輸出端連接發送端RS485收發晶片的數據接收端，並經一上拉電阻連接發送端DC/ DC電源晶片的正電源輸出端；[0013]所述發送端RS485收發晶片設置成發送模式，其兩個輸出端之間接有一終端電 阻。進一步的，所述RS485接收電路包括接收端RS485收發晶片、接收端光耦合晶片、 接收端DC/DC電源晶片；所述接收端DC/DC電源晶片的電源輸入端連接外部電源；所述接收端光耦合晶片的輸入端連接接收端RS485收發晶片的數據輸出端，並串 接一限流電阻，其輸出端連接同步時鐘接收模件的輸入端，並經一上拉電阻連接發送端DC/ DC電源晶片的正電源輸出端；所述接收端RS485收發晶片設置成接收模式，其兩個輸入端之間接有一終端電 阻。本實用新型的積極效果是提供的時鐘同步信號傳輸電路通過RS485發送電路， 將同步時鐘發送模件輸出的時鐘同步信號從TTL電平轉換成RS485差分電平，通過RS485 接收電路接收以差分電平方式傳輸的時鐘同步信號，並將其轉換成TTL電平後輸至同步時 鍾接收模件，由於時鐘同步信號是以差分傳輸方式傳輸的，因此能提高時鐘同步信號在多 電路或多模件之間的傳輸質量和驅動能力，而且抗幹擾能力強。

圖1是本實用新型實施例的時鐘同步信號傳輸電路的結構框圖；圖2是時鐘同步信號傳輸電路中的RS485發送電路的電路圖；圖3是時鐘同步信號傳輸電路中的RS485接收電路的電路圖。
具體實施方式
以下結合附圖說明對本實用新型的實施例作進一步詳細描述，但本實施例並不用 於限制本實用新型，凡是採用本實用新型的相似結構及其相似變化，均應列入本實用新型 的保護範圍。如圖1所示，本實用新型實施例所提供的一種時鐘同步信號傳輸電路，其特徵在 於包括一個同步時鐘發送單元和多個同步時鐘接收單元；所述同步時鐘發送單元包括同步時鐘發送模件1、用於將TTL電平轉換成RS485差 分電平的RS485發送電路2，所述同步時鐘發送模件1通過I/O輸出線連接並輸出TTL電平 至RS485發送電路2 ；所述同步時鐘接收單元包括同步時鐘接收模件4、用於將RS485差分電平轉換成 TTL電平的RS485接收電路3，所述RS485接收電路3通過I/O輸入線連接並輸出TTL電平 至同步時鐘接收模件4;所述RS485發送電路2通過RS485總線連接並輸出RS485差分電平至各RS485接 收電路3 ；如圖2所示，所述RS485發送電路2包括發送端RS485收發晶片U11、發送端光耦 合晶片U12、發送端DC/DC電源晶片U13 ；所述發送端DC/DC電源晶片U13的電源輸入端連接外部電源；所述發送端光耦合晶片U12的輸入端(管腳2、3)連接同步時鐘發送模件1的輸
4出端，並串接一限流電阻R13，其輸出端(管腳6)連接發送端RS485收發晶片Ull的數據接 收端DI，並經一上拉電阻Rll連接發送端DC/DC電源晶片U13的正電源輸出端；所述發送端RS485收發晶片Ull設置成發送模式，即將其收發控制端麗、DE接至 高電平，其兩個輸出端A、B之間接有一終端電阻R12 ；如圖3所示，所述RS485接收電路3包括接收端RS485收發晶片U21、接收端光耦 合晶片U22、接收端DC/DC電源晶片U23 ；所述接收端DC/DC電源晶片U23的電源輸入端連接外部電源；所述接收端光耦合晶片U22的輸入端(管腳2、3)連接接收端RS485收發晶片U21 的數據輸出端R0，並串接一限流電阻R21，其輸出端(管腳6)連接同步時鐘接收模件4的 輸入端，並經一上拉電阻R23連接發送端DC/DC電源晶片U23的正電源輸出端；所述接收端RS485收發晶片U21設置成接收模式，即將其收發控制端ii、DE接至 低電平，其兩個輸入端Α、Β之間接有一終端電阻R22 ；本實用新型實施例中，所述發送端RS485收發晶片U11、接收端RS485收發晶片 U21的型號為SN65176B，其傳輸速率為IOMbps ；所述發送端光耦合晶片U12、接收端光耦合 晶片U22的型號為6Ν137 ；所述發送端DC/DC電源晶片U13為發送端RS485收發晶片Ul 1、 發送端光耦合晶片U12提供供電隔離，所述接收端DC/DC電源晶片U23為接收端RS485收 發晶片U21、接收端光耦合晶片U22提供供電隔離。本實用新型實施例的工作原理如下同步時鐘發送模件1輸出時鐘同步信號，該時鐘同步信號經發送端光耦合晶片 U12光耦隔離後輸入至發送端RS485收發晶片Ul 1，發送端RS485收發晶片Ull通過數據接 收端DI接收經光耦隔離的同步信號，並將其從TTL電平轉換成RS485差分電平後輸出；接收端RS485收發晶片U21接收發送端RS485收發晶片Ull輸出的以差分方式 輸入的時鐘同步信號，並將其從RS485差分電平轉換成TTL電平輸出至接收端光耦合晶片 U22，接收端光耦合晶片U22對收到的信號進行光耦隔離後輸出至同步時鐘接收模件4。
權利要求時鐘同步信號傳輸電路，其特徵在於包括一個同步時鐘發送單元和多個同步時鐘接收單元；所述同步時鐘發送單元包括同步時鐘發送模件、用於將TTL電平轉換成RS485差分電平的RS485發送電路，所述同步時鐘發送模件連接並輸出TTL電平至RS485發送電路；所述同步時鐘接收單元包括同步時鐘接收模件、用於將RS485差分電平轉換成TTL電平的RS485接收電路，所述RS485接收電路連接並輸出TTL電平至同步時鐘接收模件；所述RS485發送電路連接並輸出RS485差分電平至各RS485接收電路。
2.根據權利要求1所述的電路，其特徵在於所述RS485發送電路包括發送端RS485收 發晶片、發送端光耦合晶片、發送端DC/DC電源晶片；所述發送端DC/DC電源晶片的電源輸入端連接外部電源；所述發送端光耦合晶片的輸入端連接同步時鐘發送模件的輸出端，並串接一限流電 阻，其輸出端連接發送端RS485收發晶片的數據接收端，並經一上拉電阻連接發送端DC/DC 電源晶片的正電源輸出端；所述發送端RS485收發晶片設置成發送模式，其兩個輸出端之間接有一終端電阻。
3.根據權利要求1所述的電路，其特徵在於所述RS485接收電路包括接收端RS485收 發晶片、接收端光耦合晶片、接收端DC/DC電源晶片；所述接收端DC/DC電源晶片的電源輸入端連接外部電源；所述接收端光耦合晶片的輸入端連接接收端RS485收發晶片的數據輸出端，並串接一 限流電阻，其輸出端連接同步時鐘接收模件的輸入端，並經一上拉電阻連接發送端DC/DC 電源晶片的正電源輸出端；所述接收端RS485收發晶片設置成接收模式，其兩個輸入端之間接有一終端電阻。
專利摘要本實用新型涉及時鐘信號傳輸技術領域，特別涉及一種用於同步主從設備時鐘信號的時鐘同步信號傳輸電路。所述時鐘同步信號傳輸電路，其特徵在於包括一個同步時鐘發送單元和多個同步時鐘接收單元；所述同步時鐘發送單元包括同步時鐘發送模件、RS485發送電路，所述同步時鐘發送模件連接並輸出TTL電平至RS485發送電路；所述同步時鐘接收單元包括同步時鐘接收模件、RS485接收電路，所述RS485接收電路連接並輸出TTL電平至同步時鐘接收模件；所述RS485發送電路連接並輸出RS485差分電平至各RS485接收電路。本實用新型提供的電路，能提高時鐘同步信號在多電路或多模件之間的傳輸質量和驅動能力，而且抗幹擾能力強，適用於主從設備時鐘信號的同步傳輸。
文檔編號H04J3/06GK201708806SQ20102023220
公開日2011年1月12日 申請日期2010年6月21日 優先權日2010年6月21日
發明者查章其, 王佳承, 王文忻, 韋炳舜, 韓寅馳 申請人:國核自儀系統工程有限公司