Cmos場效應管的閾值電壓生成電路的製作方法
2023-05-17 01:03:11
專利名稱：Cmos場效應管的閾值電壓生成電路的製作方法
技術領域：
本實用新型涉及一種集成電路，具體涉及一種CMOS場效應管的閾值電壓生成電路。
背景技術：
CMOS場效應管的閾值電壓是CMOS電路設計中的重要參數，在特定工藝條件下，該閾值電壓與工藝角相關，並且具有非線性的負溫係數，因此在一般情形下它沒有必要作為獨立電壓產生。但是在一些特殊應用中，需要獲取該閾值電壓，這些特殊應用包括:判斷CMOS場效應管所處的工藝角，生成特殊溫度係數的電壓或電流，生成低溫漂時鐘的環形振
蕩器等等。生成CMOS場效應管的閾值電壓的現行方案不多，這些方案要麼生成的閾值電壓精度不夠高，要麼電路實現方式特別複雜，難以實現高精度與低成本之間的折中。
發明內容本實用新型的目的是，提供一種CMOS場效應管的閾值電壓生成電路。利用CMOS場效應管的飽和區電流公式，對流過相同電流但尺寸不同的CMOS場效應管的柵源電壓作運算，用簡易的電路得到了高精度的閾值電壓。本實用新型採用的技術方案為，一種CMOS場效應管的閾值電壓生成電路，其特徵在於:所述閾值電壓生成電路包括一第一 P型鏡像電流鏡組、一第一 N型場效應管Ml、一第二 N型場效應管M2、一第一電壓跟隨器AMPl、一第二電壓跟隨器AMP2、一第一電阻R1、一第二電阻R2、一第二 P型 鏡像電 流鏡組、一第三P型鏡像電流鏡組、一 N型鏡像電流鏡組和一第三電阻R3，所述第一 N型場效應管Ml和第二 N型場效應管M2得到各自的柵源電壓，所述第一電壓跟隨器AMPl、所述第一電阻Rl、所述第二電壓跟隨器AMP2和所述第二電阻R2將柵源電壓VGS1、VGS2轉化為兩路電流信號，所述第二 P型鏡像電流鏡組、所述第三P型鏡像電流鏡組、所述N型鏡像電流鏡組和所述第三電阻R3組合兩路電流信號並生成高精度的閾值電壓。所述第一 N型場效應管Ml的柵極與源極相連於所述第一 P型鏡像電流鏡組，所述第二 N型場效應管M2的柵極與源極相連於所述第一 P型鏡像電流鏡組；所述第一電壓跟隨器AMPl的vip輸入端與所述第一 N型場效應管Ml的柵極相連，所述第一電壓跟隨器AMPl的vin輸入端與所述第一電壓跟隨器AMPl的out與所述第一電阻Rl的一端與第二 P型鏡像電流鏡組相連；所述第一電阻Rl的另一端與地相連；所述第二電壓跟隨器AMP2的vip輸入端與所述第二 N型場效應管M2的柵極相連，所述第二電壓跟隨器AMP2的vin輸入端與所述第二電壓跟隨器AMP2的out與所述第二電阻R2的一端與第三P型鏡像電流鏡組相連；所述第二電阻R2的另一端與地相連；所述第二 P型鏡像電流鏡組與所述第三P型鏡像電流鏡組與所述N型鏡像電流鏡組與所述第三電阻R3相連。所述第一 P型鏡像電流鏡組包括一輸入端iO、一輸出端il和一輸出端i2,所述輸出端iO為輸入電流源，所述輸入端iO、所述輸出端il與所述輸出端i2的電流鏡像比為:iO:1l:12=l:1:10所述第二 P型鏡像電流鏡組包括一輸入端i3和一輸出端i4，所述輸入端i3與所述輸出端i4的電流鏡像比為:i3:14=l:2。所述第三P型鏡像電流鏡組包括一輸入端i5和一輸出端i6，所述輸入端i5與所述輸出端i6的電流鏡像比為:i5:16=l:l0所述N型鏡像電流鏡組包括一輸入端i7和一輸出端i8，所述輸入端i7與所述輸出端i8的電流鏡像比為:i7:18=l:l。本實用新型利用CMOS場效應管的飽和區電流公式，對流過相同電流但尺寸不同的CMOS場效應管的柵源電壓作運算，用簡易的電路得到了高精度的閾值電壓。
圖1為本實用新型閾值電壓生成電路的電路結構圖。圖1中:第一 P型電流鏡組,包括一輸入端iO、兩輸出端il和i2 ；N型場效應管Ml ；N型場效應管M2 ；電壓跟隨器AMPl ；電壓跟隨器AMP2 ；電阻Rl ；電阻R2 ;第二 P型電流鏡組，包括一輸入端i3、一輸出端i4 ;第三P型電流鏡組，包括一輸入端i5、一輸出端i6 ；N型電流鏡組，包括一輸入端i7、一輸出端i8 ;電阻R3。
具體實施方式
以下結合附圖對本實用新型作進一步闡述。見圖1，本實用新型的CMOS場效應管的閾值電壓生成電路包括:第一 P型鏡像電流鏡組、N型場效應管M1、N型場效應管M2、電壓跟隨器AMPl、電壓跟隨器AMP2、電阻R1、電阻R2、第二 P型鏡像電流鏡組、第三P型鏡像電流鏡組、N型鏡像電流鏡組和電阻R3。所述N型場效應管Ml的柵極與源極相連於第一 P型鏡像電流鏡組的il輸出端，N型場效應管M2的柵極與源極相連於第一 P型鏡像電流鏡組的i2輸出端；第一電壓跟隨器AMPl的vip輸入端與N型場效應管Ml的柵極相連，第一電壓跟隨器AMPl的vin輸入端與第一電壓跟隨器AMPl的out與電阻Rl的一端與第二 P型鏡像電流鏡組的i3輸入端相連；電阻Rl的另一端與地相連；第二電壓跟隨器AMP2的vip輸入端與N型場效應管M2的柵極相連，第二電壓跟隨器AMP2的vin輸入端與第二電壓跟隨器AMP2的out與電阻R2的一端與第三P型鏡像電流鏡組的i5輸入端相連；電阻R2的另一端與地相連；第三P型鏡像電流鏡組的i6輸出端與N型鏡像電流鏡組的i7輸入端相連；N型鏡像電流鏡組的i8輸出端與第二 P型鏡像電流鏡組的i4輸出端與電阻R3相連。第一 P型鏡像電流鏡組的iO輸入端、il輸出端與i2輸出端的電流鏡像比為:iO:1l:12=l:1:1。調節輸入端電流的取值並調節N型場效應管Ml及N型場效應管M2的寬長比，使N型場效應管Ml和N型場效應管M2均工作在飽和區，根據飽和區電流公式，分別得到
I , ,W,οId Ali = —n Cox X (―)μι xC^gsi ~ VtiinY，[0019]
權利要求1.一種CMOS場效應管閾值電壓生成電路,其特徵在於:所述閾值電壓生成電路包括一第一 P型鏡像電流鏡組、一第一 N型場效應管Ml、一第二 N型場效應管M2、一第一電壓跟隨器AMPl、一第二電壓跟隨器AMP2、一第一電阻R1、一第二電阻R2、一第二 P型鏡像電流鏡組、一第三P型鏡像電流鏡組、一 N型鏡像電流鏡組和一第三電阻R3，所述第一 N型場效應管Ml和第二N型場效應管M2得到各自的柵源電壓，所述第一電壓跟隨器AMP1、所述第一電阻R1、所述第二電壓跟隨器AMP2和所述第二電阻R2將柵源電壓VGS1、VGS2轉化為兩路電流信號，所述第二 P型鏡像電流鏡組、所述第三P型鏡像電流鏡組、所述N型鏡像電流鏡組和所述第三電阻R3組合兩路電流信號並生成高精度的閾值電壓。
2.如權利要求1中所述的閾值電壓生成電路，其特徵在於:所述第一N型場效應管Ml的柵極與源極相連於所述第一 P型鏡像電流鏡組，所述第二 N型場效應管M2的柵極與源極相連於所述第一 P型鏡像電流鏡組；所述第一電壓跟隨器AMPl的vip輸入端與所述第一 N型場效應管Ml的柵極相連，所述第一電壓跟隨器AMPl的vin輸入端與所述第一電壓跟隨器AMPl的out與所述第一電阻Rl的一端與第二 P型鏡像電流鏡組相連；所述第一電阻Rl的另一端與地相連；所述第二電壓跟隨器AMP2的vip輸入端與所述第二 N型場效應管M2的柵極相連，所述第二電壓跟隨器AMP2的vin輸入端與所述第二電壓跟隨器AMP2的out與所述第二電阻R2的一端與第三P型鏡像電流鏡組相連；所述第二電阻R2的另一端與地相連；所述第二 P型鏡像電流鏡組與所述第三P型鏡像電流鏡組與所述N型鏡像電流鏡組與所述第三電阻R3相連。
3.如權利要求2中所述的閾值電壓生成電路，其特徵在於:所述第一P型鏡像電流鏡組包括一輸入端iO、一輸出端il和一輸出端i2,所述輸出端iO為輸入電流源,所述輸入端iO、所述輸出端il與所述輸出端i2的電流鏡像比為:i0:1l:12=l:l:l。
4.如權利要求2中所述的閾值電壓生成電路，其特徵在於:所述第二P型鏡像電流鏡組包括一輸入端i3和一輸出端i4，所述輸入端i3與所述輸出端i4的電流鏡像比為:i3:14=l:2。
5.如權利要求2中所·述的閾值電壓生成電路，其特徵在於:所述第三P型鏡像電流鏡組包括一輸入端i5和一輸出端i6,所述輸入端i5與所述輸出端i6的電流鏡像比為:i5:16=l:1。
6.如權利要求6中所述的閾值電壓生成電路，其特徵在於:所述N型鏡像電流鏡組包括一輸入端i7和一輸出端i8，所述輸入端i7與所述輸出端i8的電流鏡像比為:i7:18=l:1。
專利摘要一種CMOS場效應管閾值電壓生成電路，所述閾值電壓生成電路包括一第一P型鏡像電流鏡組、一第一N型場效應管M1、一第二N型場效應管M2、一第一電壓跟隨器AMP1、一第二電壓跟隨器AMP2、一第一電阻R1、一第二電阻R2、一第二P型鏡像電流鏡組、一第三P型鏡像電流鏡組、一N型鏡像電流鏡組和一第三電阻R3，所述第一N型場效應管M1和第二N型場效應管M2得到各自的柵源電壓，所述第一電壓跟隨器AMP1、所述第一電阻R1、所述第二電壓跟隨器AMP2和所述第二電阻R2將柵源電壓VGS1、VGS2轉化為兩路電流信號，所述第二P型鏡像電流鏡組、所述第三P型鏡像電流鏡組、所述N型鏡像電流鏡組和所述第三電阻R3組合兩路電流信號並生成高精度的閾值電壓。本實用新型採用簡易電路結構實現了CMOS場效應管閾值電壓的高精度提取。
文檔編號G05F3/26GK203133655SQ201220746650
公開日2013年8月14日 申請日期2012年12月31日 優先權日2012年12月31日
發明者不公告發明人 申請人:成都銳成芯微科技有限責任公司