3d快閃記憶體結構的蝕刻工藝的製作方法

2023-05-16 23:24:41 2

專利名稱：3d快閃記憶體結構的蝕刻工藝的製作方法
技術領域：
本發明涉及半導體器件的形成。更具體地，本發明涉及三維快閃記憶體結構半導體器件的形成。
背景技術：
在半導體晶片工藝中有時需要高深寬比的通孔。例如，在三維快閃記憶體存儲器件中，在多個雙層堆疊中形成通孔。該器件的一個實例為東芝BiCS (Bit Cost Scalable)。發明內容
為了實現上述需求並且依照本發明的目的，提供一種在等離子體處理腔室中在晶片上形成堆疊的多個矽基雙層上蝕刻特徵的方法。使主蝕刻氣體流入該等離子體處理腔室中。使該主蝕刻氣體形成等離子體，同時提供第一壓強。保持晶片溫度低於20°C。當等離子體蝕刻穿所述多個矽基雙層中的多個時，漸變(ramp)所述壓強到低於所述第一壓強的第二壓強。在所述多個雙層中的第一多個蝕刻後停止所述主蝕刻氣體的流動。
在本發明的另一呈現形式中，提供一種用於在等離子體處理腔室中在晶片上形成堆疊的多個矽基雙層上蝕刻特徵的方法。使主蝕刻氣體流入等離子體處理腔室，所述主蝕刻氣體包括碳氟化合物和NF3。使所述主蝕刻氣體形成等離子體，同時提供在30毫託到60 毫託之間的第一壓強。保持晶片溫度低於10°C。當等離子體蝕刻穿所述多個矽基雙層中的多個時，漸變所述壓強到低於該第一壓強的第二壓強。在所述多個雙層中的第一個多個蝕刻後停止所述主蝕刻氣體的流動。
下面在本發明的詳細描述中並且結合下面的附圖對本發明的這些以及其它特徵進行更加詳細的說明。


在附圖的圖中通過舉例說明而非限制的方式闡釋了本發明，其中相似的附圖標記指代相似的元件，並且在附圖中
圖I為可用於本發明的實施例的高級流程圖。
圖2A-C為按照本發明的實施例形成的存儲器堆疊的截面示意圖。
圖3為可用於實現本發明的等離子體處理腔室的示意圖。
圖4為計算機系統的示意圖，其中，所述計算機系統適於執行本發明實施例中使用的控制器。
圖5為在兩種壓強下蝕刻速率-蝕刻深度曲線圖。
具體實施方式
現在將參照如附圖中圖示出的幾個優選實施例對本發明進行詳細的說明。在下面的說明中，為了提供對本發明的全面理解，闡述了多個具體的細節。然而，本領域技術人員顯而易見的是，可不通過這些具體細節中的一些或全部來實現本發明。在其它實例中，為了避免不必要地混淆本發明，未對公知的工藝步驟和/或結構進行詳細的說明。
蝕刻高深寬比的孔需要側壁保護以保證⑶控制和避免彎曲的和底切的輪廓。但是，過量的聚合物會導致輪廓封口(pinch off)和蝕刻停止。在高深寬比時，由於視角狹窄導致反應物到達蝕刻表面的數量顯著減少。離子更可能與蝕刻副產物或孔內蝕刻物或者孔的側壁碰撞而失去其能量，使蝕刻速率減慢。這被稱為深寬比影響蝕刻(ASDE)。增加離子能量可以幫助保持離子的方向性且避免在側壁上損失太多能量，但是卻要損失掩膜選擇比。提高TCP也提供更多的蝕刻劑物質、離子和中性物。但是增加TCP並不會系統地增加蝕刻速率，因為蝕刻速率受到擴散到孔中反應物的限制。
為了利於理解，圖I示出了可用於本發明的實施例的工藝的高級流程圖，該工藝在矽基雙層堆疊中形成高深寬比的通孔。使掩膜在晶片上的多個矽基雙層堆疊的上方形成 (步驟104)。主蝕刻處理通過使主蝕刻氣體流入放置晶片的等離子體處理腔室開始進行(步驟112)。保持晶片溫度低於20°C (步驟116)。隨著多個雙層的一部分被蝕刻，漸降壓強到小於第一壓強的第二壓強(步驟120)。主蝕刻氣體停止流動(步驟124)。接著使過蝕刻氣體流入到所述等離子體處理腔室進行過蝕刻處理(步驟128)。該過蝕刻氣體比主蝕刻氣體具聚合性。提高晶片溫度(步驟132)。降低所述腔室的壓強(步驟136)。由過蝕刻氣體形成等離子體(步驟140)，該等離子體完成對所述多個雙層的蝕刻。停止過蝕刻氣體(步驟 144)。示例
在實施本發明的實例中，在形成晶片襯底上的堆疊的多個矽基雙層中蝕刻形成高深寬比的通孔。每個雙層優選厚度為20-40納米。在所述多個雙層上形成掩膜(步驟104)。 圖2A所示的是掩膜204形成在製成晶片212上的存儲器堆疊208的多個雙層上的剖面示意圖。在該實施例中，所述多個雙層的每個雙層是通過將氧化矽(SiO)層216置於多晶矽層220下形成。在該實施例中，掩膜204是不定形碳。可在堆疊208和晶片212之間設置諸如蝕刻停止層等的一層或者多層，或者可將晶片212作為抵達(landing)層。可在存儲堆疊208和掩膜204之間設置一層或者多層。
晶片212可放置在處理工具中以實行後續步驟。圖3示意性地示出了依照本發明的一個實施例可用於執行蝕刻矽晶片的工藝的等離子體處理系統300的示例。等離子體處理系統300包括等離子體反應器302，等離子體反應器302中設有等離子體處理腔室304。 通過匹配網絡308調諧的等離子體功率源306將功率供給至位於功率窗312附近的TCP線圈310，通過提供電感耦合功率以在等離子體處理腔室304中形成等離子體314。TCP線圈 (上部功率源)310可配置為在處理腔室304內生成均勻擴散輪廓。例如，TCP線圈310可被配置為在等離子體314中產生螺旋管形功率分布。設置功率窗312以將TCP線圈310與等離子體腔室304分離，同時容許能量從TCP線圈310傳遞至等離子體腔室304。由匹配網絡 318調諧的晶片偏壓功率源316向電極320提供功率以在由電極320支撐的晶片322上設定偏壓。控制器324設定用於等離子體功率源306和晶片偏壓功率源316的點。
等離子體功率源306和晶片偏壓功率源316可配置為運行於特定無線電頻率，諸如例如13. 56MHz、27MHZ、2MHZ、400kHZ、或它們的組合。為了獲得期望的工藝性能，等離子體功率源306和晶片偏壓功率源316可以適當地調整大小以供給一定範圍的功率。例如，在本發明的一個實施例中，等離子體功率源306可以供給範圍從300瓦至10000瓦的功率， 並且晶片偏壓功率源316可以供給範圍從10伏至1000伏的偏壓。另外，TCP線圈310和/ 或電極320可由兩個以上的分線圈或分電極構成，這些分線圈或分電極可由單個功率源提供功率或由多個功率源提供功率。
如圖3所示，等離子體處理系統300還包括氣體源/氣體供給機構330。氣體源包括主蝕刻氣體源332、過蝕刻氣體源334以及任選地額外氣體源336。所述主蝕刻氣體源與所述過蝕刻氣體源可以有某些相同的組分。在這種情況下，用提供主蝕刻氣體和過蝕刻氣體的多種組分的氣體源代替單獨的主蝕刻氣體源和過蝕刻氣體源，這將在下文描述。氣體源332、334和336通過諸如噴頭340等氣體入口與處理腔室304流體連接。氣體入口可以位於腔室304中的任意有利位置處，並且可具有任何用於灌入氣體的形式。然而，優選的是，氣體入口可配置為生成「可調的」氣體灌入輪廓，這使得可對流到處理腔室304中的多個區的氣體的各個流進行單獨調節。處理氣體和副產物經由壓強控制閥342和泵344從腔室304移除，壓強控制閥342和泵344還用於在等離子體處理腔室304內保持特定壓強。氣體源/氣體供給機構330由控制器324控制。由Lam Research Corporation提供的Kiyo 系統可用於實現本發明的實施例。所述處理腔室優選帶有ACME (Yt層)塗層的氧化鋁塗層表面。
圖4是示出計算機系統400的高級框圖，計算機系統400適於實現在本發明的實施例中使用的控制器324。該計算機系統可以具有多種物理形式，範圍從集成電路、印刷電路板和小型手持式裝置到巨型超級計算機。計算機系統400包括一個或多個處理器402， 並且還可包括電子顯示裝置404 (用於顯示圖形、文本以及其它數據)、主存儲器406 (例如， 隨機存取存儲器(RAM))、存儲裝置408 (例如，硬碟驅動器)、可移除存儲裝置410 (例如，光碟驅動器)、用戶接口裝置412 (例如，鍵盤、觸控螢幕、鍵墊、滑鼠或其它指針裝置等)，以及通信接口 414 (例如，無線網絡接口)。通信接口 414容許軟體和數據經由鏈路在計算機系統 400和外部裝置之間傳送。該系統還可以包括通信基礎結構416 (例如，通信總線、跨接杆或網絡)，上述裝置/模塊與通信基礎結構416連接。
經由通信接口 414傳送的信息可以為如電子的、電磁的、光的信號或者能夠經由運載信號的通信鏈路通過通信接口 414接收的其它信號等形式，並且可利用電線或電纜、 光纖、電話線、蜂窩電話鏈路、無線電頻率鏈路和/或其它通信信道實現。通過這種通信接口，可預期在執行上述方法步驟的過程中，一個或多個處理器402可接收來自網絡的信息， 或者可將信息輸出到網絡。此外，本發明的方法實施例可以在處理器上單獨執行或者可以結合共享處理的部分的遠程處理器在諸如網際網路等網絡上執行。
術語「非暫態計算機可讀介質」 一般用於指代諸如主存儲器、輔助存儲器、可移除存儲裝置以及存儲裝置(例如，硬碟、快擦寫存儲器、磁碟驅動存儲器、CD-ROM以及其它形式的持久性存儲器)等介質，而不應當解釋為覆蓋暫態主體，諸如載波或信號。計算機代碼的示例包括機器碼(例如，由編譯器生成的)，以及含有利用解釋程序通過計算機執行的更高級代碼的文件。計算機可讀介質還可以為由計算機數據信號發送的計算機代碼，該計算機數據信號以載波具體實現並且代表能夠由處理器執行的指令序列。
用主蝕刻將特徵蝕刻到矽基雙層。在該示例中，該特徵是蝕刻到氧化矽和多晶矽雙層中的通孔。主蝕刻氣體從氣體源330流入到等離子體處理腔室304中(步驟108)。在該示例中，主蝕刻氣體流為20-100sccm的CH2F2、50_30sccm的N2和l_200sccm的NF3。優選地，主蝕刻氣體包括氟碳化合物氣體和NF3。更優選地,碳氟化合物氣體為氫氟碳化合物。主蝕刻氣體形成等離子體(步驟112)。在該示例中，TCP線圈310提供在13. 6MHz的 1，000-2, 000瓦特的RF功率。底電極320提供在400kHz的100-700伏的偏壓。設定腔室壓強為40毫託。保持晶片溫度低於20°C (步驟116)。在該示例中，晶片溫度保持在0°C。
漸降壓強(步驟120)。在該示例中，漸降壓強從40毫託到10毫託。對於16個雙層堆疊，優選地，在壓強漸降期間提供至少4個不同的壓強。更優選地，在壓強漸降期間提供至少6個不同的壓強。最優選地，所述漸降是連續漸降。在該示例中，提供40毫託和10 毫託的壓強端點。在該漸降期間為了提供所述至少6個不同主蝕刻壓強，提供在該端點間線性或者雙曲線的漸變。停止主蝕刻氣體的流動(步驟124)。
圖2B是堆疊的剖面示意圖，在使用單個主蝕刻步驟蝕刻多個雙層後形成蝕刻特徵228。在該示例中，主蝕刻提供漸縮的輪廓，且蝕刻穿16個雙層中的12個雙層。在該示例中，用主蝕刻蝕刻穿幾乎所有的雙層，因為儘管產生的輪廓是漸縮的，但該主蝕刻提供了快速的蝕刻。不用主蝕刻蝕刻穿所有的雙層的主要原因是蝕刻雙層和蝕刻下伏層的選擇比低。假如使用主蝕刻蝕刻所有的雙層，那麼低的選擇比可導致下伏層受到蝕刻，其中所述下伏層為晶片212。圖2B顯示一個蝕刻特徵比其它的深。不用主蝕刻蝕刻所有的雙層的另一個原因，在於主蝕刻不均勻的蝕刻，該不均勻的蝕刻不造成下伏層遭到蝕刻，該下伏層為晶片 212。
在該示例中，用過蝕刻完成蝕刻特徵。過蝕刻使不同於主蝕氣體的過蝕刻氣體流入到等離子體腔室中(步驟128)。通常，該過蝕刻氣體比主蝕刻氣體更具聚合性。這通過提供更高濃度的碳組分實現。在該實例配方中，過蝕刻氣體流包括O-IOOsccm的CH2F2、 l-200sccm 的 NF3、O-IOOsccm 的 CH3F 和 O-IOOsccm 的 CH4。
提高晶片溫度(步驟132)。在該示例中，提高晶片溫度到20°C。降低腔室壓強(步驟136)。在該示例中，腔室的壓強降低到5毫託。過蝕刻氣體形成等離子體(步驟140)。在該示例中，TCP線圈310提供I, 000-2，000瓦特的在13. 6MHz的RF功率。底電極320提供在400kHz的100-700伏的偏壓。使過蝕刻氣體停止流動(步驟144)。
圖2C是在過蝕刻完成後的堆疊的剖面示意圖。用過蝕刻蝕刻穿剩餘的雙層以完成蝕刻特徵，以抵達下伏層，該下伏層為晶片212，並且不加寬蝕刻特徵的頂部而加寬蝕刻特徵漸縮的底部。這樣提供了從上到下的更均勻的蝕刻輪廓。
已發現，漸降壓強減小了深寬比影響蝕刻，從而防止蝕刻停止，並且消除或減少了在蝕刻期間漸升偏壓的需要，這防止了蝕刻掩膜選擇比的減少。優選地，在蝕刻期間該偏壓為恆定的。
圖5是試驗中發現的40毫託和10毫託的縱軸為蝕刻速率對橫軸為蝕刻深度的曲線圖。結果表明了壓強和深寬比對蝕刻速率的影響。在高壓強和低深寬比時，孔的蝕刻速率快。已發現在高壓強時，隨著深寬比增高，蝕刻速率減慢，最終達到零。該實驗發現在低壓強和低深寬比時，蝕刻慢。隨著深寬比增高，低壓強蝕刻速率增加達到極限(saturate)。 較低的壓強增加了平均自由程。本發明利用較快的高壓強低深寬比蝕刻速率和較快的低壓強高深寬比蝕刻速率的優勢，使用漸變消除深寬比影響蝕刻速率。
壓強漸降可以是連續函數，諸如線性漸變或者可以以步進式漸變實現。優選地，漸變發生在大多數的主蝕刻期間。例如，如果蝕刻十二組雙層，漸變優選發生在至少六組雙層的蝕刻期間。如果漸變是步進式的，優選有至少與雙層組數的一半相等的步進數。例如，如果蝕刻十二組雙層，則在漸降過程中提供至少六個不同壓強。優選地，主蝕刻的起始壓強介於30到60毫託之間，其提供高的初始蝕刻速度。壓強可漸降低至2毫託。
儘管蝕刻特徵可為溝槽或者通孔，由於本發明提供高深寬比的蝕刻，優選蝕刻特徵為通孔。優選地,通孔的寬度不大於80nm。更優選地，通孔的寬度介於20到80nm之間。 再更優選地，通孔的寬度介於45-60nm之間。通孔深度優選大於I. 4微米。優選通孔深度對通孔寬度的深寬比至少為20:1。更優選地，深寬比至少為35:1。
儘管上述示例中有十六對雙層，本發明其他本實施案可有大於十六的雙層，諸如三十二或六十四對雙層。
優選地，在主蝕刻期間晶片溫度不高於20°C。更優選地，在主蝕刻期間晶片溫度不聞於10 C。
NF3可蝕刻多晶矽和氧化矽兩者。氟碳化合物形成聚合物，該氟碳化合物優選為 CH2F2，其自身會導致蝕亥Ij停止。通過調節NF3/CH2F2氣體比提供蝕刻對沉積的良好控制。用 CH2F2提供用以蝕刻氧化矽的CF2。已發現提供晶片溫度不高於20°C，且更優選不高於10°C， 通過增加附著係數致使更多的CF2到達和形成在氧化矽上，其中CF2參與氧化矽的蝕刻，從而增加了氧化矽的蝕刻速度。另外，增加了蝕刻選擇比。雖然由於在表面形成的相同的聚合物導致多晶矽的蝕刻速率減少，但是蝕刻速率保持足夠高可維持向下蝕刻通孔。優選CH2F2 的氣流速率介於IOsccm和IOOsccm之間。優選NF3的氣流速率介於20sccm和80sccm之間。優選地，NF3/CH2F2氣流速率比介於I: I和1:2之間。
優選地，主蝕刻期間提供的偏壓介於頻率IOOkHz和IMHz之間。更優選地，提供的偏壓介於頻率300kHz和500kHz之間。最優選地，提供的偏壓頻率約400kHz。優選偏壓保持在500伏到700伏之間。較低頻率的偏壓提供更高能量的離子，已發現較高能量的離子可通過限制通孔底部的CD減少改善主蝕刻工藝。在優選實施例中，偏壓控制設置為電壓模式，因而隨著壓強漸降，電壓隨著功率減小保持常量。如果偏壓控制設置為功率模式，隨著壓強漸降偏置電壓會減小，從而減慢蝕刻速率。
優選地，主蝕刻在單蝕刻中蝕刻介於一半到全部之間的雙層。更優選地，主蝕刻在單蝕刻中蝕刻介於八分之五到八分之七之間的全部雙層。最優選地，主蝕刻在單蝕刻中蝕刻約四分之三的該雙層。過蝕刻在單過蝕刻中蝕刻剩餘的雙層。
過蝕刻還降低壓強以改善蝕刻輪廓的底部的蝕刻。較低的壓強增加了平均自由程，使得更多的蝕刻劑行進到輪廓的底部。當蝕刻過程中壓強漸降的底端足夠低，那麼在本發明的實施例中，壓強保持在較低的壓強，但不在過蝕刻過程中進一步漸降。較低的壓強還有助於避免在掩膜上沉積過多的聚合物，過多的聚合物會導致通孔封閉和造成蝕刻停止。
在該示例的過蝕刻配方中，用NF3/CH3F氣體比控制蝕刻對沉積比和掩膜選擇比。 另外，CH4氣體是保護掩膜和減少掩膜削麵(faceting)的鈍化添加物。通過氟和碳的比例控制沉積的量。CH3F/CH4的比作為控制從CFX、CHx類聚合物到含更多C-C類富碳聚合物的沉積質量的調節器，C-C類富碳聚合物通常有更高的抗蝕刻性。優選地，NF3/CH3F的流率比為 3:1-1:3。
在過蝕刻過程中，優選晶片溫度為至少20°C。較高溫度減少聚合物沉積在蝕刻輪廓的底部，以避免輪廓封口和蝕刻停止。不受理論的限制，過蝕刻化學組成更有聚合性，因為在過蝕刻化學組成中的聚合添加劑不像CH2F2在主蝕刻過程中蝕刻氧化矽那樣用來蝕刻氧化矽。反而，過蝕刻更多地依賴氟來蝕刻。在過蝕刻中使用的聚合添加劑，相反地主要形成聚合物保護層以保護掩膜。由於在過蝕刻過程中，深寬比高，聚合物並未到達蝕刻特徵的底部。因此在蝕刻輪廓的頂部比在蝕刻輪廓的底部提供更多的聚合物保護，使蝕刻輪廓的底部得到蝕刻和加寬，而蝕刻輪廓的頂部未得到加寬。之前的蝕刻配方會在更高的壓強下使用更低聚合性的化學組成。
優選地，過蝕刻過程提供的偏壓介於頻率IOOkHz和IMHz之間。更優選地，提供的偏壓介於頻率300kHz到500kHz之間。最優選地，提供的偏壓頻率約400kHz。優選偏壓保持在500伏到700伏之間。該電壓範圍優選為保持蝕刻並避免對掩膜過多地濺射。
在主蝕刻和過蝕刻兩過程中，優選地，TCP線圈310提供RF功率為1000瓦到2500 瓦之間。更優選地，TCP線圈310提供介於1500瓦到2000瓦之間的RF功率。增加TCP功率有益於提高蝕刻速率直至達到極限。在該示例中，在2000瓦的TCP發現極限。還發現， 本發明在雙層的氧化矽和多晶矽層之間有輕微扇形。主蝕刻之後進行過蝕刻以蝕刻至少十六個雙層的創新的單步驟工藝，比提供至少十六個循環以蝕刻十六個雙層的工藝具有優勢，其中每個循環包含多晶矽蝕刻步驟和氧化物蝕刻步驟。其一個優勢在於蝕刻至少十六個雙層的創新的單步驟具有較高的產量，較好的可協調性，和較好的頂部輪廓控制。
在本發明的其它實施例中，其它步驟可發生所述該主蝕刻和所述過蝕刻步驟之間。例如，一個或多個另外的蝕刻步驟可發生在該主蝕刻和該過蝕刻步驟之間。此類另外的蝕刻步驟可為在該主蝕刻和該過蝕刻步驟之間的過渡步驟。此類過渡步驟可兼有該主蝕刻和該過蝕刻步驟的特徵。
在本發明的其它實施例中，每個雙層可包含氧化矽層和氮化矽層。在其它實施例中，所述雙層可包含一個或者多個另外層，因此所述雙層可有三層或者四層。
儘管已經根據多個優選的實施例對本發明進行了說明，但存在落在本發明的範圍內的改動、置換和各種替代的等同方案。還應當注意的是，存在實現本發明的方法和裝置的多種可選方式。因此，目的在於隨附的權利要求書被解釋為包含落在本發明的主旨和範圍內的全部這些改動、置換和各種替代的等同方案。
權利要求
1.一種用於在等離子體處理腔室中在形成晶片上的堆疊的多個矽基雙層上蝕刻特徵的方法，所述方法包括 使主蝕刻氣體流入所述等離子體處理腔室中； 使所述主蝕刻氣體形成等離子體，同時提供第一壓強； 保持晶片溫度低於20°c ； 當等離子體蝕刻穿所述多個矽基雙層中的多個時，使所述壓強漸變到低於所述第一壓強的第二壓強；以及 在所述多個雙層中的第一多個蝕刻後停止所述主蝕刻氣體的流動。
2.如權利要求I所述的方法，其中，所述主蝕刻氣體包括氟碳化合物和NF3。
3.如權利要求2所述的方法，其中，所述保持所述晶片溫度保持晶片溫度低於10°C。
4.如權利要求3所述的方法，其中，所述第一壓強介於30毫託到60毫託之間。
5.如權利要求4所述的方法，其中，所述氟碳化合物為氫氟碳化合物。
6.如權利要求5所述的方法，其中，所述使所述主蝕刻氣體形成等離子體包含提供感應耦合功率到放置在所述晶片的第一面上的上部功率源並提供偏置功率到在與所述晶片的所述第一面相反的所述晶片的第二面上的底電極，其中，所述偏置功率的頻率介於IOOkHz 和 IMHz 之間。
7.如權利要求6所述的方法,其中，每個娃基雙層包括多晶娃層和氧化娃層。
8.如權利要求7所述的方法，其中，有至少16個雙層，且其中所述第一多個有至少12個雙層，且其中所述漸變在所述12個雙層蝕刻中提供至少六個不同的壓強。
9.如權利要求8所述的方法，其中，所述蝕刻特徵是深寬比為至少20:1的通孔。
10.如權利要求9所述的方法，還包括在所述停止所述主蝕刻氣體的流動後用於蝕刻剩餘未蝕刻雙層的過蝕刻，其中，所述過蝕刻包括 使過蝕刻氣體流入所述等離子體處理腔室中，所述過蝕刻氣體比所述主蝕刻氣體更具聚合性且包含NF3 ； 使所述過蝕刻氣體形成等離子體；以及 停止所述過蝕刻氣體的流動。
11.如權利要求10所述的方法，其中，所述過蝕刻還包括相對所述主蝕刻提高所述晶片溫度。
12.如權利要求11所述的方法，其中，所述過蝕刻還包括相對所述主蝕刻降低所述壓強。
13.如權利要求I所述的方法，其中，所述保持所述晶片溫度保持晶片溫度低於10°C。
14.如權利要求I所述的方法，其中，所述第一壓強介於30毫託到60毫託之間。
15.如權利要求I所述的方法，其中，所述氟碳化合物為氫氟碳化合物。
16.如權利要求I所述的方法，其中，所述使所述主蝕刻氣體形成等離子體包含提供感應耦合功率到放置在所述晶片的第一面上的上部功率源並提供偏置功率到在與所述晶片的所述第一面相反的所述晶片的第二面上的底電極，其中，所述偏置功率的頻率介於IOOkHz 和 IMHz 之間。
17.如權利要求I所述的方法，其中，每個矽基雙層包括多晶矽層和氧化矽層。
18.如權利要求I所述的方法，其中，有至少16個雙層，且其中所述第一多個為至少12個雙層，且其中所述漸變在所述12個雙層蝕刻中提供至少六個不同的壓強。
19.一種用於在等離子體處理腔室中在形成在晶片上的堆疊的多個矽基雙層上蝕刻特徵的方法，所述方法包括 使包括氟碳化合物和NF3的主蝕刻氣體流入所述等離子體處理腔室中； 使所述主蝕刻氣體形成等離子體，同時提供介於30毫託到60毫託之間的第一壓強； 保持晶片溫度低於10°C ； 當所述等離子體蝕刻穿所述多個矽基雙層中的多個時，漸變所述壓強到低於所述第一壓強的第二壓強；以及， 在蝕刻所述多個雙層中的第一多個後停止所述主蝕刻氣體的流動。
全文摘要
本發明涉及3D快閃記憶體結構的蝕刻工藝。提供一種用於在等離子體處理腔室中在形成晶片上的堆疊的多個矽基雙層上蝕刻特徵的方法。使主蝕刻氣體流入所述等離子體處理腔室中。使主蝕刻氣體形成等離子體，同時提供第一壓強。保持晶片溫度低於20℃。當所述等離子體蝕刻穿所述多個矽基雙層中的多個時，壓強漸降到低於所述第一壓強的第二壓強。在所述多個雙層中的第一多個被蝕刻後停止所述主蝕刻氣體的流動。
文檔編號H01J37/32GK102983052SQ20121032611
公開日2013年3月20日 申請日期2012年9月5日 優先權日2011年9月6日
發明者安妮·勒·古耶, 傑弗裡·R·林達, 石川靖史, 陽子·山口·亞當斯 申請人:朗姆研究公司