高速採樣架構的製作方法

2023-05-17 18:14:36 3

專利名稱：高速採樣架構的製作方法
技術領域：
本發明一般涉及電子裝置。尤其涉及一種高速採樣電路，以及模數轉換器 (ADC)架構。技術背景高速網絡正不斷演進。該演進包括網絡工作速度的不斷加快。網絡實現已 經形成的一種選擇是通過雙絞線物理連接的乙太網絡。提供個人計算機、工作 站及伺服器之間互連的高速LAN (區域網)中現今最為普遍的一種是10BASE-T 形式的乙太網。高速L緒技術包括100BASE-T (快速乙太網)及1000BASE-T (千兆位以太 網)。高速乙太網技術使得每秒10兆位(Mbps)性能的10BASE-T向lOOMbps 性能的100BASE-T平滑演進。千兆位乙太網以乙太網的基本簡單性提供了每秒 i千兆位的數據率。因此就有將工作性能推進至甚至大於數據率的需求。通信網絡速度的加快要求該通信網絡所使用的ADC的速度亦加快。時間交 錯ADC架構可有效地提供高速模數轉換，所述轉換使用在比該模數轉換的頻率 低得多的頻率單獨工作的ADC。因此，時間交錯ADC架構可用來增大這些ADC 的有效工作頻率。圖1示出了時間交錯模數轉換器架構。N個子樣本、採樣保持電路110、 112及114接收模擬信號。每個採樣保持電路的時鐘工作頻率為Fs/N，並且相 位為約(360/N^(:i-1)，其中，i從l變化至N。各個採樣保持電路在計算時刻 上對輸入模擬信號進行採樣。將這些樣本輸入相應的M-位ADC120、 122及124。 ADC12(K 122及124亦包括工作頻率為Fs/N的時鐘，並且相位為約 (360/N)*(i-1)。該時鐘信號的延遲相位關係產生來自這些ADC的以頻率Fs生 成的數字樣本。結果是有效採樣頻率為Fs。 N為時間交錯ADC的數量，T為有
效釆樣頻率Fs的周期。
圖1的時間交錯架構為完全子釆樣(即，N個釆樣保持電路中的每一個生 成子樣本，並且這些子樣本由ADC處理)。對於所需採樣頻率Fs高於可用的 單獨ADC或採樣保持電路的工作頻率這一應用來說，該時間交錯架構是有益的。
各單獨ADC及採樣保持電路必須僅在時鐘頻率Fs/N下工作。
然而，圖1的時間交錯ADC架構受若干限制。例如，該時間交錯ADC構架 受增益誤差、偏移誤差及相位定時誤差的影響，導致了該混合的子樣本信號的 信噪比(SNR)降級。
圖2示出了時間交錯模數轉換器架構的另-一實施例。該實施例包括奈奎斯 特率採樣保持電路210，該電路對於N個M-位子採樣ADC220、 222、 224生成 樣本。該前端採樣保持電路通過以速率Fs保持採樣模擬信號而有效地消除相 位定時誤差。該採樣信號在被子採樣之前保持不變。基本上，採樣保持電路210 使得該模擬信號的改變放緩。只要在採樣保持電路210輸出的靜態(採樣)期 間進行該子採樣，可消除該相位定時誤差。
儘管與圖1實施例相比，圖2的實施例可減少相位定時誤差，但該實施例 仍有所限制。首先，圖2的該採樣保持電路接收高頻模擬信號，並且需以全速 率Fs內部處理樣本。其次，該採樣保持電路輸出僅在1/Fs時間周期內為穩定 (或慢移)的。因此，ADC220、 222及224的處理仍然是困難的。
需要一種用於模擬信號高速採樣及保持的方法及裝置。該方法及裝置需適 用於時間交錯ADC，並且消除上述缺點。

發明內容
本發明包括一種對信號進行採樣及保持的裝置及方法，並且適於與時間交 錯ADC系統一起使用。
第一實施例包括一種信號採樣方法。所述方法包括以速率Fs接收模擬信 號並且生成所述信號的第一樣本，以速率Fs/N從所述第一樣本生成第二樣本， 所述第二樣本具有約(36/N"(i-l)度的相對相位，其中i從l變化至N，並且以 速率Fs/N從所述第二樣本生成第三樣本，且具有約((360/N"(i-1)+180)度的相對相蒞。第二實施例包括另一種信號釆樣方法。所述方法包括第一採樣器以速率Fs 接收模擬信號並且生成第一樣本，第二採樣器以速率Fs/N從所述第一樣本生 成第二子樣本並且具有約(360/N)^(i-l)度的相對相位，其中i從l變化至N， 其中，在任何時間點上最多有兩個第二採樣器跟蹤所述第--採樣器的輸出。另 一實施例包括在任何時間點上N個第二採樣器中最多有一個跟蹤所述第一採樣 器的輸出。再 -實施例包括一種採樣電路。所述採樣電路包括以速率Fs接收模擬信 號並且生成第一樣本的第一採樣器。所述採樣電路進一步包括N個第二採樣器， 各所述第二採樣器接收所述第一採樣器的輸出，第i個第二採樣器以速率Fs/N 生成第二子樣本並且相位為約(360/N"(i-l)度，其中i從1變化至N。所述採樣 電路進-一步包括N個第三採樣器，各所述第三採樣器處理所述第二採樣器的輸 出，第i個第三採樣器以速率Fs/N生成第三子樣本並且相位為約 ((360/N)^i-1)+180)度。以示例的方式闡明本發明的原理，結合附圖參考下文的詳細描述可清楚地 了解本發明的其它方面及優點。


圖1示出了時間交錯模數轉換器架構；圖2示出了另一時間交錯模數轉換器架構。圖3A、 3B及3C為示出高速採樣方法實施例的流程圖；圖4A及4B示出了提供微分輸出的開關電容SZH電路的電路圖及時序圖；圖5示出了雙採樣開關電容微分電路的電路圖；圖6示出了包括雙採樣子樣本ADC的時間交錯模數轉換器架構；圖7 A示出了可在高速時間交錯A D C架構內實現的採樣架構；圖7B示出了用於控制圖7A的子採樣的採樣保持電路架構的時鐘信號；圖7C示出了開關控制電路；圖8示出了包括在互補相位進行採樣的子採樣採樣保持架構；
圖Q ^出了頭在菜樣保持架構內的運放提供虛地的子採樣採樣保持架構； 圖IOA示出了與高速開關串聯的雙釆樣、子採樣的採樣保持電路架構；圖IOB及IOC示出了用於控制圖IOA的雙採樣、子採樣的採樣保持電路架構的時鐘信號；圖11示出了圖7的採樣架構，其與交錯ADC連接；圖12示出了圖8的包括在相反相位進行採樣的子採樣採樣保持電路，其 與時間交錯ADC連接。圖13示出了為圖9的採樣保持架構內的運放提供虛地的子採樣採樣保持 架構，其與時間交錯ADC連接。圖14示出了與圖9的高速開關串聯連接的雙採樣、子採樣的採樣保持電 路架構，其與時間交錯ADC連接。圖15示出了與乙太網連接的裝置，其可包括採樣保持以及模數轉換的實 施例。
具體實施方式
如用於說明的附圖所示，在高速採樣保持電路以及高速ADC架構的裝置及 方法中實現本發明。圖3A、 3B及3C示出了對信號進行採樣並從該信號生成數 字樣本之方法的高層次實施例。圖4A、 5及6示出了可用於該高速採樣及ADC 架構之代替實施例的電路。圖7A、 8、 9及10A分別示出了採樣器的實施例。 這些實施例可使用圖3A、 ;B及3C所示的方法。圖ll、 l2、 13及H示出了高 速採樣及時間交錯ADC架構。圖15示出了可使用該高速採樣及交錯ADC實施 例的乙太網元件的一般實現。如前所述，圖3A、 3B及3C示出了對信號進行採樣並從該信號生成數字樣 本之方法的高層次實施例。詳述使用這些方法的電路可使這些方法的特徵及益 處更為清楚。圖3A為包括另 -種信號採樣方法之步驟的流程圖。第一步驟310包括以 速率Fs接收模擬信號及生成第-一樣本。第二步驟320包括以速率Fs/N從該第 --^樣本生成第二樣本，該第二樣本具有(360/N)"i-l)度的相對相位，其中i從l
變化至N。第三步驟330包括以速率Fs/N從該第二樣本生成第三樣本，其相對相位為約((360/N廣(i-l)+180)度。以速率Fs生成第一樣本與以速率Fs/N生成第 二及第三樣本的混合形成了以Fs/N速率生成的採樣及保持輸出。圖3B為包括信號釆樣方法之步驟的流程圖。第----步驟32包括第一採樣 器以速率Fs接收模擬信號及生成第一樣本。第二步驟322包括第二採樣器以速 率Fs/N從該第一樣本生成第二子樣本並且具有(360/N"(i-l)度的相對相位，其 中i從1變化至N;並且其中，在任何時間點上最多有兩個第二子採樣器跟蹤 該第一採樣器的輸出。 一個代替實施例包括在任何給定時間點上最多有一個第 二子採樣器跟蹤該第一採樣器的輸出。以速率Fs生成第一樣本與以速率Fs/N 生成第二樣本的混合形成了以Fs/N速率生成的跟蹤及保持輸出。圖3C為包括高速交錯模數轉換方法之步驟的流程圖。第一步驟314包括 以速率Fs接收模擬信號及生成第一樣本。第二步驟324包括以速率Fs/N從該 第-一樣本生成第二樣本，該第二樣本具有(360/N)氣i-l)度的相對相位，其中i從 1變化至N。第三步驟334包括以速率Fs/N從該第二樣本生成第三樣本，其相 對相位為((360/N廣(i-l)+180)度。第四步驟344包括處理該第三樣本。第五步驟 354包括相應的時間交錯ADC接收該經處理的第三樣本。開關電容電路圖4A及4B示出了提供微分輸出的開關電容S/H電路的電路圖及時序圖。 如下文所述，開關電容電路適用於使用前述的對模擬信號採樣並生成數字樣本 之方法的電路。開關電容電路可包括第一電容，所述電容器在時鐘信號的一 個相位(例如該時鐘信號為高電平)對輸入信號進行採樣(採樣使該電容充電)， 並且在該時鐘信號的第二相位期間將該電荷轉移至處理電路。該處理電路可包 括在該開關電容電路的運放420的反饋中的開關電容。圖4A示出了接收模擬信號並生成採樣及保持(S/H)信號的開關電容電路。 通過時鐘信號ph"及phi]e閉合開關410、 412而對該模擬信號進行採樣，致 使充電電容(Ccharge)充電。圖4B中的控制信號的定時波形反映了該充電序 列，稱為釆樣。開關41:3及414亦閉合，致使反饋充電電容(Ccharge')預充
電荃由兩+參老電壓vcmin及vcmout所確定的電壓。電壓vcinout可保持為與 運放420之輸出的共模電壓相等。電壓vcmin可設置為可使開關412、 416、 413 及417快速精確工作的電壓。包括附加的電壓vcmin'以闡明該充電電容Ccharge 的任一側可使用不同的電源電壓。電壓vcmin'可設置為與該輸入模擬信號的輸 入共模電壓相等的(不同的)電壓。開關415、 416、 417及418由時鐘信號phi2 及phi2e控制，並且在採樣相位期間斷開。後續相位(估值相位、處理)包括將該充電電容的電荷轉移至該反饋電路。 如圖4B的時序圖所示，時鐘信號phil及phile在該相位期間為低電平，而時 鍾信號phi2及phi2e在該相位期間為高電平。圖4A的開關電容電路採樣器的一個不良特徵為運放420(設該運放為甲類 放大器)僅在該估值相位期間有助於該模擬信號的採樣。由於該運放在採樣相 位及保持相位這兩者期間俱耗電，因此需要更有效地利用該運放。雙採樣電路圖4A的開關電容電路並非最優，因為運放(仍設該運放為甲類放大器) 在對開關電容電路充電的期間對處理沒有幫助。即，該運放耗電，但在開關電 容電路的採樣期間並不提供任何有用的益處。圖5示出了雙採樣的開關電容微 分電路的電路圖。該電路結構可更有效地使用運放。因此，雙採樣電路的一個 特徵為使用雙採樣電路的時間交錯ADC系統僅需一半數量的運放與ADC (設各 ADC包括雙採樣電路)。如下文所述，雙採樣的開關電容微分電路可適用於使 用前述的對模擬信號採樣並生成數字樣本之實施例的電路。圖5的雙採樣電路包括兩組往復轉換工作的(桌球(ping-pong))電容 (Cping， Cpong)。當"乒"電容採樣(充電)時，該"乓"電容處於估值相 位。估值相位一般包括將相應電容的電荷轉移至運放。在相反相位中，這些電 容的角色互換。即，當乒電容處於估值相位時，乓電容採樣(充電)。由於其 優化了運放510的運算使用，該桌球結構是有益的。S卩，在採樣的兩個周期中 都使用作為開關電容ADC架構的主要耗電元件之一的運放510。由佔空比約為 50%的時鐘來決定該桌球架構中兩個不同的相位。
用於圖5的雙採祥電路的時鐘信馬如圖4B 1^5。用時^糴M發輸入兵乓電路的開關電容電路以使它們為異相。此外，亦用時鐘來觸發位於運放510反 饋端的開關電容電路進以使它們為異相。當充電電容Cporig充電時，充電電容 Cping放電，並且當充電電容Cping充電時，充電電容Cpong放電。圖5電路的雙採樣所提供的轉換速率是圖4電路的兩倍。即，各時鐘周期 生成的樣本數量是圖4電路的兩倍。對於圖2所示的方塊圖，若該採樣頻率為 Fs,則各時間交錯ADC輸出的樣本速率為2*(Fs/N)，分辯率為M-位。因此， 通過使用具有時間交錯ADC的雙採樣，僅需使用--半數量的ADC。圖6示出了時間交錯模數轉換器，它包括雙樣本的子採樣ADC。各雙樣本 子ADC的時鐘(Fs/N)的相位為(360/N廣(i)，其中i現在從O變化至(N/2-l)。 觸發該雙採樣的"乓"相位的時鐘與觸發該"乒"相位的時鐘異相約180度， 並且可在各ADC內部生成。代替實施例包括N/2個子ADC的每一個接收兩個 相位為(360/N"(i)與(360/N"(i)+180 (約)的時鐘。舉例來說，若N二8，則圖5的雙採樣實施例僅需4個雙採樣子ADC。用於 該子ADC的時鐘(Fs/8)的相位分別為0、 45、 90、 135度。應注意，當運放 的數量減少為一半時，相關開關電容電路的開關與電容的數量並不因實現雙採 樣結構而減少。如前所述，可以以不同電壓作為共模電壓in (vcmin， vcmin')的偏置。這 允許開關電容電路提供兩種不同電源之間的隔離。兩種電源的存在使得充電電 容Cping、 Cpong的任一側的開關可由具有不同的on/off (通/斷)電壓電平 的時鐘來控制。此外，存在--個以上的電源使得該模擬信號可參考與採樣保持 電路的輸出信號不同的電源(更高或更低)。使用具有相關的時間交錯ADC的圖5的雙採樣電路可導致由於增益誤差、 偏移誤差及定時誤差引起的SNR降級。然而，在已對這些誤差進行補償的時間 交錯轉換器中，只要對來自雙採樣ADC的信號進行獨立處理，雙採樣的SNR降 級的影響可降至最小。值得注意的是，在圖6中，ADC (現標註為M-位雙樣本子採樣ADC)包括 兩個輸出端，每個樣本一個。 在討論圖7、 8、 9、 IO的採樣電路之前，先對在此使用之術語"採樣器"、 "跟蹤"、"保持"及"樣本"作出概括的評述。釆樣器具有至少一個時鐘信號輸入端及至少-個模擬信號輸入端及輸出端，並且可以執行這樣一種功能， 即，在該時鐘信號的一個相位(跟蹤相位)期間緊隨("跟蹤")輸入模擬信 號至輸出端並且在該時鐘信號的其他相位(保持相位)對該採樣器的輸出進行 基本恆定的"保持"。通il在一個相位內對輸入端至輸出端進行跟蹤，並且在 保持相位期間對在跟蹤相位結束之前保持在輸出端的最後跟蹤值進行保持而 生成"樣本"。圖7A示出了可在高速時間交錯ADC架構內實現的採樣電路實施例。該採 樣電路包括以速率Fs接收模擬信號並生成第一樣本的第一採樣器(示為開關 700) 。 N個第二採樣器730、 732及734，各接收第一採樣器的輸出，第i個 第二採樣器以速率Fs/N生成相對相位為約(360/N"(i-l)度的第二子樣本，其中 i從l變化至N。控制觸發第二採樣器的時鐘(定時/相位)以使在任何時間點 上最多有兩個第二採樣器跟蹤第一採樣器的輸出。另一實施例包括在任何時間 點上跟蹤第一採樣器的輸出的N個第二採樣器中的最多一個。採樣器700、 730、 732及734的實施例包括由時鐘信號驅動的開關。各時 鍾信號包括驅動相應開關接通(閉合)的"on"周期，以及驅動相應開關關 斷(斷開)的"off"周期。當開關接通時，該開關的輸入信號傳遞至該開關的 輸出端，並且當開關關斷時，該開關的輸出實質上不移動(與保持狀態相應)。 由時鐘信號控制的開關在開關接通(閉合)時執行跟蹤功能，並且當開關關斷 (斷開)時執行保持功能。接通至關斷的轉換提供了開關的輸入信號的採樣。 樣本值為開關接通最後時亥'j的輸入信號的值。該採樣實施例包括子採樣。更具體地，第二組採樣器730、 732及734的 時鐘頻率(Fs/N)比第一採樣器700的低。結果，將採樣電路的輸出信號進行 保持以用於子ADC處理的持續時間更長。在第一採樣器(開關)700的"off"期間，第二組採樣器730、 732及734 從"on"轉換至"off"。因此，在保持第--採樣器700的輸出的期間，第二採 樣器從跟蹤轉換為保持。只要第二採樣器730、 732及734的經子採樣的採樣 在第一採樣器時鐘(Fs)的下降沿之後並且在第 -採樣器時鐘(Fs)下--上升沿之前發生，子採用時鐘(Fs/N)之間的偏移(skew)不會造成SNR的降級。 參考子採樣時鐘(Fs/N)的周期，將經混合的第一及第二採樣器的輸出保持較長時間周期。gp，在Fs/N時鐘的off周期期間保持笫二釆樣器的輸出。這樣是極其有利的特徵，因為與該採樣保持電路的輸出連接的ADC的輸入可穩定保 持較長時間。應注意，圖7A的電路結構實際是跟蹤保持電路而非採樣保持電路，因為 該第-採樣器與該第二採樣器以不同的頻率工作，因此，該第-一採樣器與該第 :二採樣器的時鐘頻率不可能為相反的相位。該第二組採樣器730、 732及734對第一採樣器700的輸出進行跟蹤，大 致為每次—一個採樣器。這有利地使得第一採樣器承受的負載量減少。只要通過對控制第二採樣器730、 732及734的時鐘信號的佔空比進行控制來保證第二 採樣器730、 732及734的on-周期(跟蹤時期)不交疊，就可確保這一減少負 載的優點。 一實施例可包括一些交疊，但控制該交疊以確保同一時間進行跟蹤 的第二採樣器不超過兩個,，此外，對在任何時間點上被接通的或者跟蹤第一採 樣器700輸出的第二採樣器730、 732及734的數量進行限制，以限制該第一 採樣器700的負載。圖7B示出了用於控制圖7的採樣電路的示範時鐘信號。該時鐘信號包括 Fs時鐘，以及頻率為Fs/N、相位為約(360/N)氣i-l)與(360/N"(i)的兩個並發的 第二採樣器時鐘。該時鐘波形示出了以不同時間間隔接通的第二採樣器。更具 體地，在圖7B中，對第二採樣器進行控制以使每次接通或者跟蹤最多一個第 二採樣器。各第二採樣器在- - 些時間點上對第 一 採樣器的輸出進行跟蹤。充電電容(Ccharge)的輸出端包括緩衝器710、 712及714。緩衝器710、 712及714提供信號驅動以驅動與採樣電路的輸出端連接的ADC。圖7A的採樣電路包括單端實現。然而，也可容易地以有差別的實現來實現。第--採樣器
多種電路實施例可用於實現第一採樣器700。例如，可通過在Fs時鐘信號 的一個相位期間跟蹤模擬信號、並且在時鐘信號的另一個相位期間保持第一採 樣器的輸出而生成第一樣本。---個實施例包括Fs時鐘信號，它在跟蹤期間驅動 跟蹤/保持幵關使之閉合，並且該Fs時鐘信號在保持期間驅動該跟蹤/保持開關 使之斷開。第一採樣器的另一實施例為開關，當開關閉合時，開關的電阻維持 為基本恆定，並且該開關接收模擬信號的全信號擺幅。 一個實施例中，通過對 驅動該開關的時鐘信號進行調製的電路來將開關的電阻維持為基本恆定，藉此 來維持該開關內電晶體的基本恆定的柵源電壓。圖7C示出了可達成這一功能 的電路。亦可有其他實施例，所述實施例通過對驅動開關的時鐘信號進行調製的電 路來將該開關的電阻維持為基本恆定，無需保持開關內電晶體的基本恆定的柵 源電壓。在這種實施例中，亦要考慮由信號擺動所帶來的開關閾值電壓的變化。第二採樣器亦可使用開關來實現第二採樣器。第二採樣器可另外再附加開關電容電 路。 一個實施例包括第二子樣本，通過在Fs/N時鐘信號的一個相位期間跟蹤第 一採樣器的輸出信號，並且在Fs/N時鐘信號的另一個相位期間保持第二採樣器 的輸出而生成該第二子樣本。 一個實施例包括在第一採樣器輸出的保持相位期 間發生從跟蹤到保持第二採樣器的轉換。圖8示出了包括在相反相位進行採樣的子採樣採樣保持架構。該實施例為 圖7所示實施例的演變。 一般地，該實施例包括以速率Fs接收模擬信號並且生 成第一樣本的第一採樣器700。 N個第二採樣器730、 732及734，每個都接收 第一採樣器的輸出，第t個第二採樣器以速率Fs/N生成相對相位為約 (360/N)氣i-1)度的第二子樣本，其中i從l變化至N。 N個第三採樣器830、 832 及834接收第二採樣器的輸出，第i個第三採樣器以速率Fs/N生成相對相位 為約((360/N)，i-l)+180)度的第三子樣本。圖8示出了單端實現。然而，可容易地修改該實施例使之包括有差別的實現。 i 口圖8 j^S，緩M，器840、 842及844位於第二釆樣器820、 822及824與第三釆樣器830、 832及834之間，並且緩衝器850、 852及854位於第二採樣 器830、 832及834的輸出端。圖8的第二採樣器/第三採樣器實施例，將圖7 的該跟蹤保持電路轉換為釆樣保持電路。第三釆樣器830、 S32及834的第三 採樣與第二採樣器820、 822及824的第二採樣互補(異相180)。然而，該實 施例包括用於全信號振幅的緩衝器，並且不包括雙採樣。圖9示出了配置為採樣保持電路的另一採樣電路。該採樣保持電路提供釆 樣保持電路內運放的虛地。在此，第二採樣器及第三採樣器是以開關電容電路 實現的。圖9的N個子採樣電路，實際上將圖7的跟蹤保持電路轉換為採樣保持電 路。其結果是可以有這樣一種運放設計，即該運放包括比圖7實施例可能存在 的高電壓振幅低的輸入信號電壓振幅。這可以有利地提供對採樣電路的精度及線性的改進。以時鐘頻率Fs用時鐘觸發第一採樣器900 (開關)(斷開及閉合)而得 到第一樣本。N個第二採樣器中的每一個接收第一採樣器900的輸出。通過包 括開關911及931與電容Ccharge的第二採樣器生成第二樣本。當開關921、 941斷開時開關911、 931閉合，從而對相關充電電容Ccharge進行充電。(N 個鏈中的)第一第二採樣鏈的第二採樣期間，確立時鐘信號pleO及pLs〈1〉， 接通開關931、 911。通過解除對時鐘信號ple〈l〉的確立而完成採樣。第三採樣 器包括開關921及941以及電容Ccharge。通過時鐘信號p2e〈l〉及p2—h〈l〉在 相反相位對充電電容Ccharge的電荷進行採樣，接通開關941及921，並且轉 移至運放的反饋端的處理電路D圖10B及IOC將更詳細地分析時鐘信號。1殳地，對於第i個第二採樣器及第i個第三採樣器，pleO的頻率為Fs/N， 相位為(360ZN) * (i-1)，並且在pl一sO之前關斷；p1—sO頻率為Fs/N，相位為 (360/N) * (i-l)，但相對於pleO延遲，並且佔空比為約1/N; p2eO頻率為Fs/N， 相位為(360/N) * (i-1)+180並且在p2—sO之前關斷；p2—sO頻率為Fs/N，相位 為(360/N)"-l)+180，但相對千p2eO延遲，並且佔空比為約1/N。圖9的第二採樣器911及912對第 一採樣器900的輸出進行採樣，並且它 們由佔空比為1/N的Fs/N時鐘信號控制，以使得在同一時間內沒有兩個第二採 樣器對第-一釆樣器900的輸出進行跟蹤。因此，第一採樣器卯O負載較輕，以 較少功耗提供更大帶寬。圖IOA示出了與高速幵關1000串聯的雙釆樣、亍釆樣的釆樣保持電路架 構。本實施例提供了圖7、 8及9的實施例的結合的優點，而且還提供了雙採 樣。如圖所示，圖10A示出了生成N個樣本並且對輸出進行保持的N/2個採樣 保持電路。現將描述N/2鏈中的單獨一個。應理解，其它N/2-l鏈以類似方式工作。第一鏈包括運放1090。 N/2鏈包括運放1092。通過使用"乒"與"乓"開關電容電路把包括第二採樣器及第三採樣器的開關電容電路配置為雙採樣模 式。兩個充電電容Cping及Cpong相當於前述乒與乓開關電容電路。乒與乓充 電電容Cping及Cpong通過開關1023及1024在運放1090的作為虛地的輸入 端節點處連接在一起。如前述圖5所述的雙採樣說明，兩個充電電容Cping或 Cpang中的一個處於充電(採樣)時另一個處於放電(估值)。因此，在乒及 乓兩個充電相位中有效地使用運放1090。通過時鐘信號pi—s、 ple、 pl_h、 pl、 p2—s、 p2e、 p2—h、 p24〉來對開關電容電路的充電(採 樣)與放電(估值)相位進行控制。對於i二l，控制時鐘信號pl一s〈l〉驅動開 關IOII， pleO驅動開關1013、 1024、 1031、 1033， pi—hO驅動開關1022、 plO驅動開關1041、 1043， p2—s〈l〉驅動開關1012、 p2eO驅動開關1023、 1014、 1032、 1034， p2JiO驅動開關1021，以及p20驅動開關1042與1044。圖10A的採樣保持電路中亦包括反饋電路。運放1090的反饋電路包括開 關電容電路，所述幵關電容電路含有類似的充電電容Cping'及Cpong'。充電電 容可與前述充電電容Cping及Cpong不同。可以前述類似含義來使用節點 ncmin、 vcmin'及vcmout。作為示例，圖10A的雙採樣、子採樣的採樣保持電路的工作如下，其中， N = 8。由時鐘信號Fs控制，通過第一採樣器以速率Fs生成第一樣本。每1/Fs 生成這些樣本。由第二採樣器以速率Fs/N生成第二樣本。對於N = 8，需要4 +運放，並且時向^錯ADC的相關組僅需4個ADC。N二8的樣本生成後，該雙釆樣、子釆樣的採樣保持電路的第一鏈(與第一 ADC相應)處理來自第一採樣器的樣本1與5。雙採樣、子採樣的採樣保持電 路的第二鏈(與第二ADC相應)處理米自第一釆樣器的樣本2及6。雙釆樣、 子採樣的採樣保持電路的第三鏈(與第三ADC相應)處理來自第一採樣器的樣 本3與7。雙採樣、子採樣的採樣保持電路的第四鏈(與第四ADC相應)處理 來自第一採樣器的樣本4與8。圖IOA實施例的開關電容及時鐘方案包括雙採樣，並且相比於圖7實施例 提供的數個性能上的提高。圖IOA實施例提供了從輸入端轉移至輸出端的共模 信號減少。輸入可以參考不同於輸出端的電源。本實施例對於充電電容的寄生 電容較不敏感。採樣保持電路的輸出端僅包括子採樣信號，藉此來減少與高速 跟蹤信號相關聯的的非線性。圖10A的運放1090所經受的輸入信號擺幅比其 他實施例的緩衝器小得多，藉此使得精確度及線性的設計要求更易滿足。再者， 圖IOA的實施例包括雙採樣，因此從改進的功耗中得益。圖10B及10C示出了圖10A電路的示範性時鐘信號的時序圖。如圖10C所示，在時鐘Fs的下降沿1060之後(在時間t任意選擇)，子 採樣時鐘pleO的下降沿1062發生。時鐘pleO的佔空比約為50%，並且與 開關1013以及圖IOA所示的其它開關連接(驅動)。生成另一時鐘pi—s (圖10C)以使這一時鐘具有約等於1/N的低佔空比。選擇這一佔空比以使第 二子採樣採樣器中沒有兩個電容(或至多不超過兩個電容)在同一時間裝載第 一採樣器1000。由pl一sO驅動的開關1011與由時鐘信號Fs控制的第一採樣 器開關1000串聯。在時鐘發生器電路中，在pleO的下降沿1062之後，強制 pl一sO的下降沿1064發生。因此，由於由pleO採樣的開關1013不具有信號 依賴電荷，所以不會導致信號依賴電荷注入，並且其關斷也不會導致信號依賴 電荷注入。根據第一採樣器1000的高速時鐘Fs的下降沿1060得到第一樣本。在時鐘 pleO下降沿1062處，第二子採樣採樣器的"乒"部分對(8個中的)第-一樣 本採樣。相應的時鐘pl—sO的佔空比為1/N，保證了當第二子採樣採樣器的乒
鄔分執衧粟樣時，左孑菜禪第二菜櫸罌的紐+沒有萁它採樣器裝載第一採樣器1000。該估值相位由與ple〈l〉及p1—h〈l〉互補的時鐘信號p2eO及p2jKl〉控 制。第三採樣器執行估值。在估值相位期間，將第一樣本轉移至圖IOA的採樣 保持電路的輸出端。這是通過以時鐘信號p2e〈〉來接通開關1023然後以時鐘 信號p2JiO來接通開關1021而達到的。該兩個操作系通過p2eO的上升沿 1066及p2一hO的上升沿1068達到的。根據第一採樣器1000的高速時鐘Fs的下降沿1070得到第五樣本。在時鐘 p2e〈l〉下降沿1072處，由第二子採樣釆樣器的"乓"部分對(8個中的)第五 樣本採樣。相應的時鐘p2—8的佔空比為1/N,保證了當該第二子採樣採樣 器的乒部分執行採樣時，在子採樣的第二採樣器組中沒有其它採樣器裝載第一 採樣器1000。由p2一sO驅動的開關1012與由時鐘信號Fs控制的第一採樣器 開關1000串聯。在時鐘發生器電路中，在p2eO的下降沿1072之後強制發生 p2—8的下降沿1074。估值相位由與p2eO及p2JiO互補的時鐘信號 pleO及pl一hO控制。第三採樣器再次執行估值。在估值相位期間，將第五 樣本轉移至圖10A採樣保持電路的輸出端。這通過以時鐘信號pleO來接通 開關1024然後以時鐘信號p2lKl〉來接通開關1022而達到。該兩個操作系通過 pleO的上升沿1076及p1—JK1〉的上升沿1078達到的。與N=l的採樣保持電路的描述相類似，N=2、 3、 4的採樣保持電路執行 類似的採樣與保持以生成(2, 6) 、 (3， 7)及(4， 8)樣本。即，N二2的採 樣保持電路生成8個樣本中的樣本2及6， N二3的採樣保持電路生成8個樣本 中的樣本3及7，以及N:4的採樣保持電路生成8個樣本中的樣本4及8。時鐘電路必須設計為生成如圖10B及10C所示的時鐘信號ple、 p2e、 pl—h、 p2」、 pi—s、 p2s<l:4〉、 pl、 p2。除圖10C之外，圖10B示出了時鐘信號pKl〉及p20。應理解這些時鐘信 號是示範性的。這些時鐘信號plO及p20用於驅動如圖10A所示的運放1090 的反饋電路的一個實施例的開關。如圖10B所示，時鐘信號pleO及p2e〈l〉並 不交疊，並且時鐘信號plO及p20並不交疊。時鐘信號pKl〉相對於ple 稍許延遲。時鐘信號p24〉相對於p2eO稍許延遲。
圖U示出了圖7的與時間交錯ADC連接的採樣架構。本實施例包括N個 與N個採樣電路的運放相應的ADC。圖12示出了與時間交錯ADC連接的子採樣採樣保持電路，它包括在圖8 的相反相位進行釆樣。圖13示出了與時間交錯ADC連接的、提供圖9的採樣保持架構內運放的 虛地的子採樣採樣保持架構。圖14示出了與時間交錯A D C連接的、與圖9的高速開關串聯連接的雙採 樣、子採樣採樣保持電路架構。圖15示出了與乙太網連接的裝置，其可包括採樣保持以及模數轉換的實 施例。乙太網收發機可利用高速時間交錯ADC1540，如用於接收模擬信號所述， 並且相反地，用作生成模擬信號的DAC。該乙太網收發機可包括在伺服器1510、 開關1520或存儲裝置1530之內。明確地，其它類型的裝置亦可使用乙太網收 發機。儘管已描述了本發明的特定實施例，但本發明並不限於如此描述之部件的 特定形式或布置。本發明的範圍由所附的權利要求書所限定。
權利要求
1、一種採樣電路，包括第一採樣器，其以速率Fs接收模擬信號並且生成第一樣本；N個第二採樣器，第i個第二採樣器以速率Fs/N從所述第一樣本生成第二子樣本並且具有約(360/N)*(i-1)度的相位，其中i從1變化至N；N個第三採樣器，第i個第三採樣器以速率Fs/N從所述第二子樣本生成第三子樣本並且具有約((360/N)*(i-1)+180)度的相位。
2、 如權利要求1所述的採樣電路，其特徵在於，任何時間點上所述N 個第二採樣器中最多有一個採樣器跟蹤所述第一採樣器的輸出，並且 所述N個第二採樣器中的每一個在某些時間點上跟蹤所述第一採樣 器的輸出。
3、 如權利要求1所述的採樣電路，其特徵在於，在任何時間點上所述N 個第二採樣器中最多有兩個採樣器跟蹤所述第一採樣器的輸出，並且 所述N個第二採樣器中的每一個在某些時間點上跟蹤所述第一採樣 器的輸出。
4、 如權利要求1所述的採樣電路，進一步包括發生於所述第一釆樣器輸 出的保持期間的所述第二採樣器的跟蹤至保持的轉換。
5、 如權利要求1所述的採樣電路，其特徵在於，所述第二子樣本與所述 第三子樣本為時間交錯的。
6、 如權利要求l所述的採樣電路，進一步包括，通過在Fs時鐘信號的 一個相位期間跟蹤所述模擬信號，並且在所述Fs時鐘信號的另一相 位期間保持所述第一採樣器的輸出而生成所述第一樣本。
7、 如權利要求6所述的採樣電路，進一步包括，通過在Fs/N時鐘信號的一個相位期間跟蹤所述第一採樣器的輸出信號，並且在所述Fs/N 時鐘信號的另 - 相位期間保持所述第二採樣器的輸出信號而生成所述第::子樣本。
8、 如權利要求1所述的採樣電路，其特徵在於，所述第一採樣器包括開 關，當所述開關閉合時，所述開關的電阻維持為基本恆定，並且所述 開關接收所述模擬信號的全信號擺幅。
9、 如權利要求8所述的釆樣電路，其特徵在於，通過對驅動所述開關的 時鐘信號進行調製的電路將所述開關的電阻維持為基本恆定，藉此 來維持所述開關內電晶體的基本恆定的柵源電壓。
10、 如權利要求6所述的採樣電路，其特徵在於，所述Fs時鐘信號在跟 蹤期間驅動跟蹤/保持開關閉合，並且所述Fs時鐘信號在保持期間驅 動所述跟蹤/保持開關斷開。
11、 如權利要求1所述的採樣電路，其特徵在於，所述第二採樣器及所述 第三採樣器包括開關電容電路。
12、 如權利要求ll所述的採樣電路，其特徵在於，所述第二採樣器及所 述第三採樣器包括開關，並且所述開關與所述開關電容電路內的相應 電容連接。
13、 如權利要求11所述的採樣電路，進一步包括運放，運放與各所述第 三採樣器相對應並且從各所述第三採樣器接收信號。
14、 如權利要求13所述的採樣電路，進一步包括從所述運放的輸出端至 所述運放的輸入端的反饋。
15、 如權利要求13所述的採樣電路，其特徵在於，第i個運放從所述第 i個第三採樣器接收信號，形成總共N個運放。
16、 如權利要求13所述的採樣電路，其特徵在於，各運放從所述第三採 樣器中的兩個接收信號，其中所述兩個第三採樣器的時鐘信號為大致 異相，形成總共N/2個運放。
17、 如權利要求11所述的採樣電路，其特徵在於，各所述第二採樣器包 括在Fs/N採樣時鐘的第一相位期間充電的電容，並且所述第三採樣 器在所述Fs,/N採樣時鐘的第二相位期間將所述電容的電荷轉移至處 理電路。
18、 一種信號採樣的方法，包括以速率Fs接收模擬信號並且生成所述信號的第一樣本；以速率Fs/N從所述第一樣本生成第二樣本，所述第二樣本具有 約(360/N"(i-l)度的相對相位，其中i從1變化至N;以速率Fs/N從所述第二樣本生成第三樣本，並且具有約 ((360/N"(i-1)+180)度的相對相位。
19、 如權利要求18所述的方法，其特徵在於，由第二採樣器生成所述第 二樣本，由第一採樣器生成所述第一樣本，並且在任何時間點上所述 N個第二採樣器中最多有一個採樣器跟蹤所述第一採樣器的輸出，並 且所述N個第二採樣器中的每一個在某些時間點上跟蹤所述第一採 樣器的輸出。
20、 如權利要求18所述的方法，其特徵在於，由第二採樣器生成所述第 二樣本，由第一採樣器生成所述第一樣本，並且在任何時間點上所述 N個第二採樣器中最多有兩個採樣器跟蹤所述第一採樣器的輸出，並 且所述N個第二採樣器中的每一個在某些時間點上跟蹤所述第一採 樣器的輸出。
21、 如權利要求18所述的採樣方法，其特徵在於，所述第二樣本及所述 第三樣本為時間交錯的。
22、 如權利要求18所述的採樣方法，其特徵在於，通過在Fs時鐘信號的-個相位期間跟蹤所述模擬信號，並且在所述Fs時鐘信號的另一相 位期間保持第一採樣器的輸出而生成所述第一樣本。
23、 如權利要求18所述的方法，其特徵在於，由第二採樣器生成所述第 二樣本，由第 一採樣器生成所述第一樣本，進 一步包括發生於所述第 -採樣器輸出的保持期間的所述第二採樣器的跟蹤至保持的轉換。
24、 如權利要求18所述的採樣方法，其特徵在於，由開關電容電路生成 所述第二樣本及所述第三樣本。
25、 如權利要求18所述的採樣方法，其特徵在於，由第三採樣器生成所 述第三樣本，並且運放接收來自各第三採樣器的信號。
26、 如權利要求25所述的採樣方法，進一步包括從所述運放的輸出端至所述運放的輸入端的反饋。
27、 如權利要求26所述的採樣方法，進一步包括，各運放從兩個第三採 樣器接收信號，其中，由大致異相的時鐘信號觸發所述兩個第三採樣 器，形成總共:V2個運放。
28、 如權利要求26所述的採樣方法，其特徵在於，各所述第二採樣器包 括在Fs/N採樣時鐘的第一相位期間充電的電容，並且所述第三採樣 器在所述Fs/N採樣時鐘的第二相位期間將所述第二採樣器的電荷轉 移至處理電路。
29、 一種信號採樣的方法，包括第-一採樣器以速率Fs接收模擬信號並且生成第一樣本； 第二採樣器以速率Fs/N從所述第一樣本生成第二子樣本並且具有約(360/N)氣i-l)度的相對相位，其中i從1變化至N;及其中，在任何時間點上最多有兩個第二採樣器跟蹤所述第-一採樣器的輸出。
30、 如權利要求29所述的方法，其特徵在於，在任何時間點上所述N個 第二採樣器中最多有一個跟蹤所述第一採樣器的輸出。
31、 如權利要求29所述的方法，其特徵在於，所述N個第二採樣器中的 每一個在某些時間點上跟蹤所述第--採樣器的輸出。
32、 如權利要求29所述的方法，進一步包括第二採樣器的緩衝輸出，所 述已緩衝輸出驅動多個時間交錯ADC中的相應ADC。
33、 如權利要求29所述的採樣方法，其特徵在於，通過在Fs時鐘信號的 --個相位期間跟蹤所述模擬信號，並且在所述Fs時鐘信號的另一相 位期間保持所述第-一採樣器的輸出而生成所述第一樣本。
34、 如權利要求29所述的採樣方法，其特徵在於，由開關電容電路生成 所述第二樣本。
35、 如權利要求29所述的採樣方法，進一步包括通過在Fs/N時鐘信號的-個相位期間跟蹤所述第一採樣器的輸出信號，並且在所述Fs/N時 鍾信號的另- 相位期間保持所述第二採樣器的輸出而生成所述第二 子樣本。
36、 如權利要求29所述的採樣方法，其特徵在於，所述第二子樣本的跟 蹤至保持的轉換在保持所述第一採樣器輸出的期間發生。
37、 如權利要求29所述的釆樣方法，其特徵在於，所述第一採樣器包括 開關，當所述開關閉合時，所述開關的電阻維持為基本恆定，並且所 述開關接收所述模擬信號的全信號擺幅。
38、 如權利要求37所述的採樣方法，其特徵在於，通過對驅動所述開關 的時鐘信號進行調製的電路將所述開關的電阻維持為基本恆定，藉此 來維持所述開關內電晶體的基本恆定的柵源電壓。
39、 一種高速交錯模數轉換方法，包括以速率Fs接收模擬信號並且生成所述信號的第一樣本； 以速率Fs/N從所述第一樣本生成第二樣本，所述第二樣本具有 約(360/N)氣i-l)度的相對相位，其中i從1變化至N;以速率Fs/N從所述第二樣本生成第三樣本，並且具有約 ((360/N)，4)+180)度的相對相位； 處理所述第三樣本；及相應的時間交錯ADC接收所述經處理的第三樣本。
40、 如權利要求39的方法，其特徵在於，由第二採樣器生成所述第二樣 本，由第一採樣器生成所述第一樣本，並且在任何時間點上所述N個 第二採樣器中最多有一個跟蹤所述第一採樣器的輸出，並且所述N 個第二採樣器中的每一個在某些時間點上跟蹤所述第一採樣器的輸 出。
41、 如權利要求39的方法，其特徵在於，由第二採樣器生成所述第二樣 本，由第--採樣器生成所述第一樣本，並且在任何時間點上所述N個 第二採樣器中最多有兩個跟蹤所述第 一採樣器的輸出，並且所述N個第二採樣器中的每 一 個在某些時間點上跟蹤所述第 一 採樣器的輸出。
42、 如權利要求39所述的方法，其特徵在於，由第二採樣器生成所述第 二樣本，由第一採樣器生成所述第一樣本，進一步包括發生於所述第 一釆樣器輸出的保持期間的所述第二採樣器的跟蹤至保持的轉換。
43、 如權利要求39所述的交錯模數轉換方法，其特徵在於，處理所述第 三樣本包括在相應ADC接收所述第三樣本之前緩衝所述第三樣本。
44、 如權利要求43所述的交錯模數轉換方法，其特徵在於，所述緩衝包 括帶反饋的運放，所述反饋包括開關電容電路。
45、 如權利要求39所述的交錯模數轉換方法，其特徵在於，通過在Fs 時鐘信號的一個相位期間跟蹤所述模擬信號，並且在所述Fs時鐘信 號的另一相位期間保持所述模擬信號而生成所述第一樣本。
46、 如權利要求39所述的交錯模數轉換方法，其特徵在於，由第二採樣 器生成所述第二樣本且由第三採樣器生成所述第三樣本，並且所述第 二及第三採樣器包括開關電容電路。
47、 如權利要求39聽述的交錯模數轉換方法，其特徵在於，由第三採樣 器生成所述第三樣本，並且運放接收所述第三樣本。
48、 如權利要求47所述的交錯模數轉換方法，進一步包括從所述運放的 輸出端至所述運放的輸入端的反饋。
49、 如權利要求47所述的交錯模數轉換方法，其特徵在於，在第i個的 Fs/N頻率時鐘的on相位周期期間，第i個運放從第i個所述第三採 樣器接收信號，形成總共N個運放。
50、 如權利要求47所述的交錯模數轉換方法，進一步包括，各運放從兩 個第三採樣器接收信號，其中，由大致異相的時鐘信號觸發所述兩個 第三採樣器，形成總共N/2個運放以及N/2個ADC。
51、 如權利要求46所述的交錯模數轉換方法，其特徵在於，各所述第二 採樣器包括在Fs./N採樣時鐘的第一相位期間充電的電容，並且所述 第三採樣器在所述Fs/N採樣時鐘的第二相位期間將所述第二採樣器 的電荷轉移至處理電路。
52、 -種高速交錯模數轉換方法，包括第'採樣器以速率Fs接收模擬信號並且生成所述信號的第一樣 本；第二釆樣器以速率Fs/N從所述第一樣本生成第二樣本，所述第 二樣本具有約(360/N"(i-l)度的相對相位，其中i從1變化至N;其中，在任何時間點上最多有兩個第二釆樣器跟蹤所述第一採 樣器的輸出；處理所述第二樣本；及相應的時間交錯ADC接收所述經處理的第二樣本。 53、一種包括高速模數轉換器(ADC)電路的乙太網收發機，所述ADC電 路包括第一採樣器，其以速率Fs接收模擬信號並且生成所述信號的第--樣本；第二採樣器，其以速率Fs/N從所述第一樣本生成第二樣本，所 述第二樣本具有約(360/N"(i-l)度的相對相位，其中i從1變化至N;第三採樣器，其以速率Fs/N從所述第二樣本生成第三樣本，並 且具有約((360/N)*(i-l)+180)度的相對相位；處理所述第三樣本的裝置；及相應的時間交錯ADC接收所述經處理的第二樣本。
全文摘要
揭露了一種高速採樣系統及模數轉換器。信號採樣方法的一個實施例包括以速率Fs接收模擬信號並且生成所述信號的第一樣本，並且以速率Fs/N從所述第一樣本生成第二子樣本，並且具有約(360/N)*(i-1)度的相對相位，其中i從1變化至N。在第一實施例中，在任何時間點上最多有兩個第二採樣器跟蹤所述第一採樣器的輸出。在第二實施例中，在任何時間點上N個第二子採樣器中僅有一個跟蹤所述第一果樣器的輸出。第三實施例進一步包括以速率Fs/N從所述第二樣本生成第三樣本，並且相對相位為約((360/N)*(i-1)+180)度，其中i從1變化至N。一種交錯模數轉換的方法包括接收所述第三樣本的相應時間交錯ADC。
文檔編號H03M1/00GK101164237SQ200680007612
公開日2008年4月16日 申請日期2006年1月12日 優先權日2005年1月12日
發明者奧利斯特·扎布羅多, 桑迪普·庫馬·格普特 申請人:特耐極銳公司