晶片物理版圖的黑盒邏輯驗證方法
2023-05-03 22:50:16 4
專利名稱：晶片物理版圖的黑盒邏輯驗證方法
技術領域：
本發明涉及一種晶片物理版圖的驗證方法，具體涉及一種晶片物理版圖的黑盒邏輯驗證方法。
背景技術：
晶片版圖設計結束後必須進行電路與版圖的邏輯對比(LVS)，以確保版圖與電路的一致性。目前市場上有多家EDA(電子輔助設計軟體)廠商提供LVS工具。如圖I所示，LVS的基本思路是對物理版圖進行抽取，將抽取出的電路網表與設計的電路網表進行對比。但是，某些晶片單元(例如IP)無法進行完整的LVS對比。例如，當IP由另一方提供，而該另一方未提供完整的IP內核物理版圖，僅提供IP的PIN(輸入輸出埠)信息。這時，客戶只能通過BLACK BOX (黑盒)LVS (Layout Versus Schematic版圖與電路圖對照)方法，將IP默認為一個黑盒，此時其內部電路將不會被檢查，僅檢查其輸入輸出端與周圍電路的連接關係。也就是說，在使用空IP進行BLACK BOX LVS時，僅檢查IP輸入輸出端的連接性，但是對於客戶晶片電路伸入IP內部的連線，不作任何檢查，當BLACK BOX LVS驗證通過即當作晶片版圖無問題，不在FAB (晶片製造工廠)進行全晶片版圖LVS驗證就進行流片。這種BLACK BOX LVS方法可以解決客戶無法獲得IP物理版圖數據時的LVS需求，但是如果作為唯一的物理版圖驗證手段，對含有另一方IP的己方晶片只做BLACK BOX LVS驗證即進行流片，不再要求在Foundry (代工廠)端作完整晶片的LVS，這種行為存在一個潛在的風險，即晶片中客戶的布線可能與另一方IP中的金屬短路，但BLACK BOX LVS卻無法檢查出這類錯誤。而DRC(Design Rule Check)也僅能檢查出其中部分類型的錯誤。如圖2所示，客戶做的Black Box LVS方法的輸出結果會認為這種連接方法沒有問題，因為兩個埠都連接到了。但是在實際IP內核合成之後，會發現電源與地已經出現短接，如圖3所示，並且DRC金屬層次檢查也不會報錯。
發明內容
本發明所要解決的技術問題是提供一種晶片物理版圖的黑盒邏輯驗證方法，它可以防止晶片中的客戶電路與另一方IP短路。為解決上述技術問題，本發明晶片物理版圖的黑盒邏輯驗證方法的技術解決方案為，包括以下步驟第一步，對晶片進行BLACK BOX LVS檢查；第二步，建立各工藝層次庫；通過建立的工藝層次庫，找出該工藝金屬層信息和禁止布線層信息，並將各工藝金屬層的信息以及禁止布線層的信息進行儲存；第三步，讀取晶片⑶SII數據，以禁止布線層為識別特徵，識別出晶片中每個另一方IP的位置和名稱；第四步，將這些另一方IP中的禁止布線層抽出，得到第一數據集；
第五步，抽取出晶片中的金屬層信息，利用第三步中獲取的另一方IP的名稱，將晶片中另一方IP內部的金屬層信息進行剔除，得到第二數據集；第六步，對第一數據集和第二數據集依照工藝層次庫的MAP關係進行「邏輯與」的操作；第七步，對比第一數據集與第二數據集通過「邏輯與」的結果，檢查晶片數據是否與另一方IP存在短路現象，並找出短路點。所述另一方IP是任何沒有實際版圖，只能進行BLACK BOX LVS驗證的IP。本發明可以達到的技術效果是 本發明通過對晶片物理版圖的BLACK BOX LVS驗證方法的缺陷進行補充，在用戶對晶片做完BLACK BOX LVS之後，追加一步BLACK BOX上方金屬連接性驗證檢查，能夠避免客戶電路與另一方IP短路的風險。
下面結合附圖和具體實施方式
對本發明作進一步詳細的說明圖I是現有技術將電路與版圖進行邏輯對比(LVS)的原理示意圖；圖2是現有技術採用Black Box LVS方法進行驗證的示意圖；圖3是電源與地出現短接的示意圖；圖4是本發明晶片物理版圖的黑盒邏輯驗證方法的流程圖。
具體實施例方式如圖4所示，本發明晶片物理版圖的黑盒邏輯驗證方法，是對現有技術BLACK BOXLVS(黑盒子法版圖邏輯比較)方法的改進，包括以下步驟第一步，利用現有技術，對晶片進行BLACK BOX LVS檢查；第二步，建立各工藝層次庫；通過建立的工藝層次庫，找出該工藝金屬層信息和禁止布線層信息，並將各工藝金屬層的信息以及禁止布線層的信息進行儲存，以便程序利用進行接下來的步驟；第三步，讀取晶片⑶SII數據，以禁止布線層為識別特徵，識別出晶片中每個另一方IP的位置和名稱；另一方IP可以是任何沒有實際版圖，只能進行BLACK BOX LVS驗證的IP ；禁止布線層為另一方IP中標明禁止客戶(使用方)在上方進行金屬布線的層次，通過這個層次，程序識別出IP模塊，僅有IP模塊才包含該層次；第四步，將這些另一方IP中的禁止布線層抽出，得到第一數據集A ;默認禁止布線層為IP內金屬區域，所有進入該區域的非IP內金屬都為問題金屬；第五步，抽取出晶片中的金屬層信息，利用第三步中獲取的另一方IP的名稱，將晶片中另一方IP內部的金屬層信息進行剔除，得到第二數據集B ;由於IP內包含的金屬信息會干擾驗證，所以進行刪除；第六步，對第一數據集A和第二數據集B依照工藝層次庫的MAP (圖形)關係進行「邏輯與」的操作；
不同的禁止布線層禁止與之相對應的金屬進行布線；第七步，對比第一數據集A與第二數據集B通過「邏輯與」的結果，檢查晶片數據是否與另一方IP存在短路現象，並找出短路點。用戶在Black BOX LVS後追加BLACK BOX上方金屬連接性驗證檢查，可在通用物理版圖工具中調用檢查結果，馬上就可以獲知己方是否有布線侵犯另一方IP金屬區域，能夠有效地避免這方面的電路短路問題。·
權利要求
1.一種晶片物理版圖的黑盒邏輯驗證方法，其特徵在於，包括以下步驟 第一步，對晶片進行BLACK BOX LVS檢查； 第二步，建立各工藝層次庫；通過建立的工藝層次庫，找出該工藝金屬層信息和禁止布線層信息，並將各工藝金屬層的信息以及禁止布線層的信息進行儲存； 第三步，讀取晶片GDSII數據，以禁止布線層為識別特徵，識別出晶片中每個另一方IP的位置和名稱； 第四步，將這些另一方IP中的禁止布線層抽出，得到第一數據集； 第五步，抽取出晶片中的金屬層信息，利用第三步中獲取的另一方IP的名稱，將晶片中另一方IP內部的金屬層信息進行剔除，得到第二數據集； 第六步，對第一數據集和第二數據集依照工藝層次庫的MAP關係進行「邏輯與」的操作； 第七步，對比第一數據集與第二數據集通過「邏輯與」的結果，檢查晶片數據是否與另一方IP存在短路現象，並找出短路點。
2.根據權利要求I所述的晶片物理版圖的黑盒邏輯驗證方法，其特徵在於，所述另一方IP是任何沒有實際版圖，只能進行BLACK BOX LVS驗證的IP。
全文摘要
本發明公開了一種晶片物理版圖的黑盒邏輯驗證方法，包括以下步驟第一步，對晶片進行BLACK BOX LVS檢查；第二步，找出該工藝金屬層信息和禁止布線層信息；第三步，識別出晶片中每個另一方IP的位置和名稱；第四步，將這些另一方IP中的禁止布線層抽出，得到第一數據集；第五步，抽取出晶片中的金屬層信息，利用第三步中獲取的另一方IP的名稱，將晶片中另一方IP內部的金屬層信息進行剔除，得到第二數據集；第六步，對第一數據集和第二數據集進行「邏輯與」的操作；第七步，對比「邏輯與」的結果，找出短路點。本發明在用戶對晶片做完BLACK BOX LVS之後，追加一步BLACK BOX上方金屬連接性驗證檢查，能夠避免客戶電路與另一方IP短路的風險。
文檔編號G06F17/50GK102955865SQ20111023903
公開日2013年3月6日 申請日期2011年8月19日 優先權日2011年8月19日
發明者潘炯, 倪凌雲, 孫長江 申請人:上海華虹Nec電子有限公司