開關電路和電子系統的製作方法

2023-05-04 04:24:57 2

本公開的實施例涉及高電壓開關電路，例如集成高電壓開關電路。

背景技術：

常規的回波描記系統包括一個或多個超聲換能器(通常是超聲換能器陣列)，這些超聲換能器用於發射超聲波束並且然後從目標對象接收反射束。

例如，圖1示出了超聲系統(諸如回波描記系統)的簡化框圖。

在所考慮的實例中，系統包括換能器200。通常，換能器200可以是任何類型的超聲換能器，諸如電容微加工超聲換能器(cMUTS)或壓電換能器。

換能器200連接至信號生成電路100和分析電路110。例如，信號生成電路100可以包括控制電路102和所謂的「脈衝器」電路104，該脈衝器電路被配置為生成待施加給換能器200的驅動或傳輸信號TX。例如，控制電路102可以提供將脈衝器電路104激活或去激活的控制信號。當被激活時，脈衝器電路104然後可以經由發射信號TX向換能器200施加具有方形或正弦波形的電壓。

因此，當脈衝器電路104被激活時，傳輸信號TX將是具有給定頻率以及在最小電壓與最大電壓之間振蕩的振幅的周期性電壓信號。例如，在回波描記系統的情況下，傳輸信號TX的頻率通常介於1MHz與2MHz(兆赫茲)之間。此外，傳輸信號TX通常是高電壓驅動信號，即，其中最大電壓大於10V(通常在20V與200V之間)和/或最小電壓小於-10V的信號(通常在-20V與-200V之間)。例如，發射信號TX通常在0V與+200V之間、-200V與0V之間或-100V與+100V之間振蕩。

因此，當脈衝器電路104被激活時，換能器200將被激勵並產生待傳輸至目標對象的超聲信號。相反，當脈衝電路104被去激活時，換能器200可以用於接收從目標對象反射的超聲信號，即回波。為此，當脈衝器電路104被去激活時，換能器200應當被置於高阻抗狀態。這可以通過脈衝器電路104的適當配置或者如圖1所示的通過可選的發射-和-接收(T/R)開關120來獲得，該發射-和-接收(T/R)開關選擇換能器200是連接至驅動器電路100還是連接至分析電路110。例如，如圖1所示，控制電路102也可以為此目的而控制T/R開關120。

相反，分析電路110被配置為分析所接收的信號RX，即當脈衝器電路104被去激活時在換能器200處的電壓。例如，分析電路110可以包括諸如低噪聲放大器(LNA)的放大器電路112以及被配置為分析換能器200處的放大電壓的處理電路116。通常，分析電路110還可以包括其他部件，諸如插入在放大器電路112與處理電路116之間的濾波器和/或模數(A/D)轉換器114。

通常，信號生成電路100和分析電路110還可以連接至包括例如顯示裝置和用戶輸入裝置的用戶接口130。

圖2示出了其中使用多個換能器200的實例。例如，在圖2中示出了三個換能器200a、200b和200c。例如，換能器200可以布置成包括至少一個行和多個列的陣列或矩陣20。

通常，可以為換能器200a-200c中的每一個提供相應的脈衝器電路104。相反，在圖2中示出了其中換能器200a-200c的至少一個子組由相同的脈衝器電路104驅動的情況。在這種情況下，系統包括諸如多路復用器的開關電路30，被配置為在給定時刻將脈衝器電路14連接至換能器200a-200c中的至少一個(或者可能沒有)。例如，再次指出，開關30的切換可以由信號生成電路100(例如控制電路102)控制。

例如，在單個脈衝器電路14用於完整陣列20的情況下，開關電路30可以是所謂的矩陣開關，其允許選擇陣列的行和列。出於此目的，可以參考例如文獻US 2010/0152587A1，該文獻公開了使用一個或多個脈衝器電路來驅動多個換能器的各種解決方案，並且通過引用方式將該文獻併入本文中。

如圖3所示，開關30可以包括例如一個或多個開關300，這些開關被配置為將一個或多個換能器200a-200c連接至給定的信號生成電路100，特別是給定的脈衝器電路104。例如，在圖3中示出了三個開關300a、300b和300c，其中開關300a-300c中的每一個插入在脈衝器電路104與相應的換能器200a-200c之間。

這同樣適用於分析電路110，即，可以提供開關電路以將一個或多個放大器112連接至換能器200的相應子組。

在這種情況下，可以通過執行一系列測量來「掃描」目標，其中由第一組換能器200產生聚焦超聲波，並且由第二組換能器200接收反射的超聲波。

因此，這些開關電路30的開關300a-300c應當支持高電壓和電流以及高頻率和轉換速率。

圖4在這方面示出了這種開關300的可能的實現方式。

具體而言，在所考慮的實例中，開關300包括連接在一起(閉合)或斷連(斷開)的兩個端子T1和T2以及兩個控制端子SET和RESET，這兩個控制端子用於接收指示兩個端子T1和T2是否應當分別電連接(導電)或斷連(非導電)的控制信號。

具體而言，在所考慮的實例中，開關300以其中兩個場效應電晶體(FET)SW1和SW2背對背連接(源節點短接在一起)來實現以允許雙極/雙向操作。例如，這些電晶體可以實現為雙擴散MOS(金屬氧化物半導體)。基本上，由於在驅動信號TX的正相或負相期間將提供從源極到漏極的導電路徑的寄生體二極體(如圖4所示)的原因，這種連接是優選的。因此，在所考慮的實例中，開關SW1的漏極連接至端子T1，開關SW2的漏極連接至端子T2，並且開關SW1和SW2的源極連接(例如直接連接)至公共節點S。

此外，電晶體SW1和SW2的柵極在公共節點G處連接(例如直接連接)在一起，並且由控制電路310根據在端子SET和RESET處提供的控制信號而控制。具體而言，控制電路310應當確保：

-當控制信號SET指示開關300應當閉合時，電晶體的柵極-源極電壓VGS(即節點G與S之間的電壓)大於電晶體SW1和SW2的閾值電壓，以及

-當控制信號RESET指示開關300應當斷開時，電晶體的柵極-源極電壓VGS小於電晶體SW1和SW2的閾值電壓。

然而，當開關300閉合時，節點S處的源極電壓將接近電晶體SW1的漏極電壓，並且源極電壓將因此跟隨驅動信號TX。因此，為了接通開關300，節點G應當連接至高電壓，例如驅動信號TX的最大電壓。

相反，文獻US 2005/0146371A1公開了控制電路310的可能實現方式，其允許控制電路310以例如介於0V與5V之間範圍內的低電壓信號操作。

基本上，該文獻提出僅當端子T1連接至接地GND時才改變開關300的狀態(導通或斷開)。

基本上，如圖5所示，文獻US 2005/0146371A1的電路包括第一電路312，該第一電路被配置為當開關300必須閉合時(例如當信號SET為高時)對節點G充電。具體而言，在文獻US 2005/0146371A1中，電路312包括開關(在所引用文獻中為M4)，該開關被配置為將節點G連接至低電壓源Vg0(例如5V)，從而將節點G充電到近似Vg0，因為節點S經由電晶體SW1的二極體連接至接地。

該電路還包括第二電路314，該第二電路被配置為當開關300必須斷開時(例如當信號RESET為高時)使節點G放電。具體而言，在文獻US 2005/0146371A1中，電路314包括被配置為將節點G短接至節點S的柵極鉗位(在所引用文獻中為M1)，從而將節點G放電到近似0V，再次指出，因為節點S經由電晶體SW1的二極體連接至接地。

因此，在文獻US 2005/0146371A1中，節點G被充電到與驅動信號TX的最大電壓相比的低電壓。然而，電晶體SW1和SW2的寄生柵極-源極電容CGS將保持該電壓。為此，一旦柵極-源極電壓已經穩定(5V或0V)，則節點G可以斷連，並且柵極-源極電壓VGS保持實質上恆定，從而在信號生成電路100驅動開關300和/或必須將換能器200處的電壓提供給分析電路110時保持開關300閉合/斷開。

遺憾的是，洩漏電流仍然可能使節點G放電。在這方面，文獻US 2005/0146371A1提出對柵極-源極電壓VGS進行周期性重新編程。

本領域技術人員應當認識到，這種雙極/雙向高電壓開關300還可以用於其他應用，諸如例如要求高電壓(100V)的液晶顯示器(LCD)。

技術實現要素：

發明人已經觀察到，文獻US 2005/0146371A1中公開的解決方案可能導致故障。例如，開關SW1和SW2還包括寄生漏極-柵極電容，並且因此，在端子T1或T2處的正轉變和負轉變可能分別增加或減小柵極-源極電壓。為此，可能在信號DRV的幾次振蕩之後關閉閉合的開關。

鑑於上述內容，本公開提供克服上述缺點中的一個或多個的解決方案。

本公開的一個或多個實施例涉及開關電路以及集成電路。

權利要求是本文提供的本公開技術教導的整體部分。

如上所述，本公開的實施例涉及適於例如在回波描記系統或其他高電壓應用中使用的例如集成在集成電路中的開關電路。

在各種實施例中，開關電路包括串聯連接在兩個端子之間的兩個電晶體，其中這兩個電晶體包括連接至公共控制節點的相應控制端子。相應地，電容(即電晶體的柵極-源極電容)連接在公共控制節點與位於這兩個電晶體之間的中間節點之間，並且這兩個電晶體根據該電容處的電壓而變為導通或不導通。

在各種實施例中，開關電路包括控制電路，該控制電路包括被配置為根據第一控制信號對電容充電的第一電路以及被配置為根據第二控制信號使電容放電的第二電路。

例如在各種實施例中，這兩個電晶體可以是n溝道場效應電晶體(FET)。在這種情況下，第一控制信號可以指示兩個電晶體應當是導通的，並且第二控制信號可以指示兩個電晶體應當是非導通的。

例如在各種實施例中，第一電路可以包括兩個子電路。第一子電路被配置為選擇性地將第一電壓施加給公共控制節點，並且第二子電路被配置為選擇性地將第二電壓施加給中間節點，其中第一電壓大於第二電壓，從而在電容處產生正電壓。

類似地，在各種實施例中，第二電路可以包括兩個子電路。第一子電路被配置為選擇性地將第一電壓施加給中間節點，並且第二子電路被配置為選擇性地將第二電壓施加給公共控制節點，其中第一電壓等於或大於第二電壓，從而在電容處產生短路或負電壓。

在各種實施例中，控制電路還包括第三電路。第三電路包括多個二極體以及至少一個開關，該第三電路被配置為使得：

a)當電容處的電壓大於給定的閾值(即電晶體的閾值電壓)時，在中間節點與公共控制節點之間級聯連接兩個二極體，從而使得電流能夠從中間節點流向公共控制節點，以及

b)當電容處的電壓小於給定的閾值時，在公共控制節點與中間節點之間串聯連接兩個二極體，從而使得電流能夠從公共控制節點流向中間點。

在各種實施例中，寄生和/或適當設計的電容因此與位於兩個二極體之間的中間點相關聯，該兩個二極體串聯在公共控制節點與位於兩個電晶體之間的中間節點之間。

因此，一旦開關電路已經通過控制信號被設定或復位，可以對開關電路的兩個端子中的至少一個端子施加振蕩信號，以便對兩個電晶體的柵極-源極電容(即公共控制節點與位於兩個電晶體之間的中間節點之間的電容)進行再充電或使其進一步放電，從而保持開關電路的狀態。

具體而言，當兩個電晶體導通並且對端子施加正轉變時，電荷將從中間節點轉移到寄生電容，同時從公共控制節點到寄生電容的電荷轉移被禁止。相反，當對端子施加負轉變時，電荷將從寄生電容轉移到公共控制節點，從而對兩個電晶體的柵極-源極電容再充電。

類似地，當兩個電晶體非導通並且對端子施加負轉變時，電荷將從寄生電容轉移到兩個電晶體之間的中間節點，同時從公共控制節點到寄生電容的電荷轉移被抑制。相反，當對端子施加正轉變時，電荷將從公共控制節點轉移到寄生電容，從而使兩個電晶體的柵極-源極電容放電。

例如在各種實施例中，第三電路包括兩個分支，每個分支包括級聯連接的兩個二極體。在這種情況下，可以使用至少一個開關來選擇性地將第一分支或第二分支連接在公共控制節點與中間節點之間。在各種實施例中，可以根據電容處的電壓(即兩個電晶體的柵極-源極電壓)來驅動所述至少一個開關。

例如在各種實施例中，使用兩個電晶體來實現所述至少一個開關。n溝道FET和第一分支串聯連接在中間節點與公共控制節點之間，其中n溝道FET的柵極連接至公共控制節點。此外，p溝道FET和第二分支串聯連接在公共控制節點與中間節點之間，其中p溝道FET的柵極連接至公共控制節點。

相反，在其他實施例中，使用單個分支。例如在各種實施例中，第一n溝道FET和第二n溝道FET可以串聯連接在公共控制節點與中間節點之間，並且第一p溝道FET和第二p溝道FET可以串聯連接在公共控制節點與中間節點之間。在這種情況下，兩個二極體可以級聯連接，其中第一二極體的陽極連接至兩個n溝道FET之間的中間點，並且第二二極體的陰極連接至兩個p溝道FET之間的中間點。

本公開的各種實施例還涉及一種電子系統。該電子系統包括：至少一個換能器；信號生成電路；分析電路；以及集成電路，包括耦合在至少一個換能器與分析和信號生成電路之間的開關電路，開關電路包括：第一電晶體和第二電晶體，串聯耦合在輸入節點與輸出節點之間，第一電晶體和第二電晶體中的每一個具有耦合到公共控制節點的控制節點並且具有耦合到中間節點的第一信號節點，第一電晶體的第二信號節點耦合到輸入節點，並且第二電晶體的第二信號節點耦合到輸出節點；以及控制電路，耦合到公共控制節點和中間節點，並且被配置為接收指示第一電晶體和第二電晶體是導通的控制信號以閉合開關電路還是指示第一電晶體和第二電晶體是非導通的控制信號以斷開開關電路，控制電路包括被配置為耦合在公共控制節點與中間節點之間的多個二極體，以響應於輸入節點上的驅動信號從第一電平到第二電平的轉變而提供從中間節點到公共控制節點的電流，在公共控制節點和中間節點兩端的電壓超過第一電晶體和第二電晶體的閾值電壓的情況下發生輸入節點上的驅動信號從第一電平到第二電平的轉變，並且控制電路包括被配置為耦合在公共控制節點與中間節點之間的多個二極體，以響應於輸入節點上的驅動信號從第二電平到第一電平的轉變而提供從公共控制節點到中間節點的電流，在公共控制節點和中間節點兩端的電壓超過第一電晶體和第二電晶體的閾值電壓的情況下發生輸入節點上的驅動信號從第二電平到第一電平的轉變。

在各種實施例中，電子系統包括回波描記系統，並且信號生成電路包括脈衝器電路，並且其中至少一個換能器包括電容式微加工超聲換能器或壓電換能器的陣列。

在各種實施例中，第一電晶體和第二電晶體中的每一個包括具有耦合到中間節點的源極節點並且具有耦合到公共控制節點的柵極節點的n溝道場效應電晶體，並且第一電晶體的漏極耦合到輸入節點且第二電晶體的漏極耦合到輸出節點。

在各種實施例中，多個二極體包括第一串聯耦合的二極體和第二串聯耦合的二極體，在第一串聯耦合的二極體與第二串聯耦合的二極體之間限定第一寄生中間節點，第一寄生中間節點具有寄生電容，該寄生電容被充電以響應於驅動信號在公共控制節點和中間節點兩端的電壓超過第一電晶體和第二電晶體的閾值電壓的情況下發生轉變來防止電流從公共控制節點流向中間節點。

在各種實施例中，多個二極體包括第三串聯耦合的二極體和第四串聯耦合的二極體，在第三串聯耦合的二極體與第四串聯耦合的二極體之間限定第二寄生中間節點，第二寄生中間節點具有寄生電容，該寄生電容被充電以響應於驅動信號在公共控制節點和中間節點兩端的電壓小於第一電晶體和第二電晶體的閾值電壓的情況下發生轉變來防止電流從中間節點流向公共控制節點。

在各種實施例中，多個二極體中的每一個包括有源二極體。

附圖說明

現在將參考附圖描述本公開的實施例，附圖僅以非限制性實例的方式提供，並且附圖中：

圖1、圖2和圖3示出了超聲系統的實例；

圖4和圖5示出了適於圖1至圖3的系統中使用的高電壓開關電路的實例；

圖6和圖7示出了根據本公開實施例的用於高電壓開關電路的控制電路的實施例；

圖8和圖12示出了適於接通高電壓開關電路的充電電路的實施例；

圖9、圖10和圖11示出了適合於切斷高電壓開關電路的放電電路的實施例；

圖13、圖14a、圖14b、圖15a和圖15b示出了適於保持高電壓開關電路的狀態的整流電路的第一實施例；

圖16、圖17a和圖17b示出了適於保持高電壓開關電路的狀態的整流電路的第二實施例；

圖18、圖19a和圖19b示出了適於保持高電壓開關電路的狀態的整流電路的第三實施例，以及

圖20、圖21a和圖21b示出了適於保持高電壓開關電路的狀態的整流電路的第四實施例。

具體實施方式

在下文描述中，給出了許多具體細節以提供對實施例的透徹理解。可以在不存在一個或多個具體細節的情況下或者使用其他方法、部件、材料等實施這些實施例。在其他情況下，未詳細示出或描述公知的結構、材料或操作，以避免模糊實施例的方面。

在整個本說明書中對「一個實施例」或「實施例」的引用意味著結合該實施例描述的特定特徵、結構或特性包括在至少一個實施例中。因此，在整個本說明書各處出現的短語「在一個實施例中」或「在實施例中」並非必然都指代相同的實施例。此外，特定特徵、結構或特性可以在一個或多個實施例中以任何合適的方式組合。

本文提供的標題僅僅是出於方便的目的，並且不用於解釋實施例的範圍或含義。

在下文的圖6至圖21部分中，已經參考圖1至圖5描述的元件或部件由先前在這些圖中使用的相同附圖標記表示；在下文中將不再重複對這樣的前述元件的描述，以便不使本文詳細描述變得累贅。

如上所述，本公開涉及高電壓開關電路400。例如，這種開關電路400可以用於代替前面公開的開關300。因此，將不再次重複相應的描述。

圖6示出了開關電路400的第一實施例。

通常，本公開的開關電路400還包括連接在一起(閉合/導通狀態)或斷連(斷開/非導通狀態)的兩個端子T1和T2以及兩個控制端子SET和RESET，這兩個控制端子用於接收指示兩個端子T1和T2是否應當分別連接到一起或斷連的控制信號。

具體而言，在所考慮的實施例中，開關400由背對背連接的兩個n溝道FET(場效應電晶體)SW1和SW2(源節點短接在一起)實現，以允許雙極和雙向操作。例如，這些電晶體可以實現為雙擴散MOS(DMOS)。如上所述，由於電晶體SW1和SW2的寄生體二極體的原因，這種連接是優選的。

因此，在所考慮的實施例中，開關SW1的漏極連接(例如直接連接)至端子T1，開關SW2的漏極連接(例如直接連接)至端子T2，並且開關SW1和SW2的源極連接(例如直接連接)至公共節點S。此外，電晶體SW1和SW2的柵極在公共節點G處連接(例如直接連接)在一起，並且由控制電路410根據端子SET和RESET處提供的控制信號控制。具體而言，控制電路410被配置為確保：

-當控制信號SET指示開關400應當閉合時(例如當信號SET為高時)，電晶體SW1和SW的柵極-源極電壓VGS(即節點G與節點S之間的電壓)大於電晶體SW1和SW2的閾值電壓，以及

-當控制信號RESET指示開關400應當斷開時(例如當信號RESET為高時)，電晶體SW1和SW的柵極-源極電壓VGS小於電晶體SW1和SW2的閾值電壓。

與文獻US 2005/0146371A1類似，本公開的控制電路410也可以使用例如介於0V與5V之間範圍內且優選地介於0V與3.3V之間範圍內的低電壓信號操作。

為此，僅當節點S(實質上)連接至地GND並且驅動信號TX被去激活時才應當改變開關400的狀態。

如上所述，當節點T1連接至接地GND時，節點S可以通過開關SW1的二極體連接至接地GND。例如，如上所述，端子T1可以通過脈衝器電路104連接至接地GND。

然而，通常，當驅動信號TX被去激活時，端子T1也可以處於高阻抗狀態，即浮置狀態。例如，端子T1可以是浮置的，例如通過經由T/R開關120將端子T1斷連或將端子T1連接至分析電路110。在這種情況下，開關電路400可以包括鉗位電路420，該鉗位電路被配置為當開關400的狀態必須改變時(例如當信號SET為高或信號RESET為高時)將端子T1連接至接地GND。例如，這種鉗位電路420可以包括連接在端子T1與接地GND之間的電子開關，諸如n溝道FET。

相反，圖7示出了其中類似的鉗位電路422用於將節點S直接連接至接地GND的實施例。例如，這樣的鉗位電路422可以包括連接在節點S與接地GND之間的電子開關，諸如n溝道FET。因此，本實施例可以確保節點S連接至接地GND，與節點T1是連接至接地或是浮置這樣的事實無關。

在所考慮的實施例中，控制電路410包括三個子電路：

-第一電路412，被配置為當信號SET指示開關400必須閉合(例如當信號SET為高)時，也即當電晶體SW1和SW2必須閉合時，對節點G與節點S之間的柵極-源極電容CGS充電；

-第二電路414，被配置為當信號RESET指示開關400必須斷開(例如當信號RESET為高)時，也即當電晶體SW1和SW2必須斷開時，使節點G與節點S之間的柵極-源極電容CGS放電；以及

-第三電路416，被配置為當信號SET和RESET指示開關400的狀態應當被維持(例如當信號SET和RESET為低)並且驅動信號TX被激活時維持開關400的狀態。

圖8示出了電路412的可能實施例。

通常，如前所述，當信號SET指示開關400必須閉合(例如當信號SET為高)時，電路412應當對柵極-源極電容CGS充電。

此外，如上所述，生成信號SET和RESET的外部控制電路(例如控制電路102)確保信號SET在施加給端子T1的驅動信號TX被去激活時試圖閉合開關400。

在所考慮的實施例中，為了接通開關400，節點T1、T2和S中的至少一個應當連接至接地GND。如上所述，這可以直接由信號生成電路100(例如脈衝器電路104)和/或由開關400中的鉗位電路420/422和/或由連接至節點T2的類似鉗位電路來確保。

例如在所考慮的實施例中，使用鉗位電路420。例如在所考慮的實施例中，鉗位電路420包括諸如n溝道FET的電子開關4202以及串聯連接在端子T1與接地GND之間的二極體4204。

具體而言，在所考慮的實施例中，電晶體4202的源極連接(例如直接連接)至接地GND，電晶體4202的漏極連接(例如直接連接)至二極體4204的陰極，二極體4204的陽極連接(例如直接連接)至端子T1，即電晶體SW1的漏極。因此，當對電晶體4202的柵極施加正電壓時，電晶體4202將閉合(即導通)，並且端子T1將短接至接地GND。相反，二極體4204可用於確保在對端子T1施加負電壓時電晶體4202的體二極體不導通。在例如可能僅僅對端子T1施加正電壓的情況下，該二極體4204完全是可選的。

在所考慮的實施例中，當信號SET指示開關400應當閉合時，例如當信號SET為高時，開關4202閉合。

在各種實施例中，二極體4204是有源二極體。通常，有源二極體意味著二極體通過FET實現，其中FET的體二極體用作二極體。實際上在這種情況下，FET可以由相應的控制信號驅動。在這種情況下，FET在相應的控制信號具有第一邏輯值時表現為短接電路，或者在控制信號具有第二邏輯值時表現為二極體。例如在所考慮的實施例中，這樣的FET可以通過信號SET驅動，以便將節點T1拉至接地，而在二極體4204處不存在通常的約0.7V的電壓降。相反，當信號SET為低時，FET的行為與二極體4204完全一樣，並且阻斷節點T1處的負電壓。

如前所述，類似的鉗位電路也可以用於用來將節點S連接至接地的鉗位電路422(參見圖7)，例如通過將二極體4204的陽極連接(例如直接連接)至節點S。

因此，對節點G施加的低電壓(例如介於1.5V與5V之間，例如3.0V或3.3V)足以接通電晶體SW1和SW2。

例如在所考慮的實施例中，電路412為此包括電子開關4122(例如p溝道FET)以及串聯連接在節點G與正電源電壓VDDP(例如3.3V)之間的二極體4124。具體而言，在所考慮的實施例中，電晶體4122的源極連接(例如直接連接)至電源電壓VDDP，電晶體4122的漏極連接(例如直接連接)至二極體4124的陰極。因此，當對電晶體4122的柵極施加正電壓時，電晶體4122將斷開，並且節點G將浮置。相反，節點G將連接至電源電壓VDDP，並且由於節點S與接地的連接，節點G將被充電，例如實質上充電到VDDP(忽略二極體4124)。實際上，優選地，當信號SET指示開關400應當閉合時，二極體4124也是根據信號SET被驅動的有源二極體，即二極體4124表現為短接電路。

因此在所考慮的實施例中，當信號SET指示開關400應閉合(例如當信號SET為高)時，開關4122應當閉合。例如，考慮到信號SET的示例性邏輯值以及p溝道FET的相反操作，電晶體4122的柵極可以通過反相形式的信號SET來驅動。例如在所考慮的實施例中，在端子SET與電晶體4122的柵極之間插入反相器4126。

相反，圖9示出了電路414的實施例，該電路被配置為在信號RESET指示開關400應當斷開(例如當信號RESET為高)時使節點G放電。

同樣，如前所述，生成信號SET和RESET的外部控制電路確保當施加給節點T1的驅動信號TX被去激活時，信號RESET試圖閉合開關400。

在所考慮的實施例中，為了切斷開關400，節點T1和/或節點S應當連接至接地GND。如上所述，這可以直接由信號生成電路100和/或由開關400中的鉗位電路420/422確保。

例如，在圖9中使用了已經在圖8中示出的相同的鉗位電路420。然而在這種情況下，當信號RESET指示開關400應當被斷開時，鉗位電路420也應當是有效的。因此，可以例如通過在輸入處接收信號SET和RESET的OR門來驅動電晶體4222的柵極。

在所考慮的實施例中，用於使節點G放電的電路414通過鉗位電路來實現，該鉗位電路包括電子開關4142(諸如n溝道FET)以及串聯連接在節點G與節點S之間的二極體4144，該二極體優選為通過信號RESET驅動的有源二極體。具體而言，在所考慮的實施例中，電晶體4142的源極連接(例如直接連接)至節點S，電晶體4142的漏極連接(例如直接連接)至二極體4144的陰極，並且二極體4144的陽極連接(例如直接連接)至節點G。因此，當對電晶體4142的柵極施加正電壓時，電晶體4142將閉合，並且節點G連接至節點S。例如，考慮到信號RESET的示例性邏輯電平，電晶體4142的柵極可以直接由信號RESET驅動。

因此，當對電晶體4142的柵極施加正電壓時，電晶體4142將閉合，並且節點G將連接至節點S，並且節點G將放電。考慮到節點S與接地的連接，節點G將因此放電到實質上0V(再次忽略二極體4144，其優選為有源二極體)。

發明人已經觀察到，該電壓電平可能不夠，因為注入到節點G中的電荷仍然可以使柵極-源極電壓VGS增加到電晶體SW1和SW2的閾值電壓以上，從而閉合開關400。

圖10在這方面示出了電路414的可替換實施例，其中產生負柵極-源極電壓VGS。

在所考慮的實施例中，電路414包括兩個子電路414a和414b。

具體而言，第一子電路414a被配置為當信號RESET指示開關400應當斷開時對節點S施加正電壓。例如在所考慮的實施例中，電路414a具有與參照圖8描述的電路412相同的架構，唯一的區別是電路連接至節點S而非節點G。具體而言，在所考慮的實施例中，電子開關4146(諸如p溝道FET)和二極體4148(優選為通過信號RESET驅動的有源二極體)串聯連接在正電源電壓(例如VDDP)與節點S之間，其中電晶體4146的柵極根據信號RESET被驅動。例如在所考慮的實施例中，使用反相器4150產生施加給電晶體4146柵極的驅動信號，即當信號RESET為高時，電源電壓VDDP被施加給節點S。

相反，當信號RESET指示開關400應當斷開時，第二電路414b用於將節點G連接至接地。例如在所考慮的實施例中，電路414a具有與參照圖8描述的鉗位電路420相同的架構，唯一的區別是電路連接至節點G而非端子T1。具體而言，在所考慮的實施例中，電子開關4152(諸如n溝道FET)和二極體4154(優選為通過信號RESET驅動的有源二極體)連接在節點G與接地GND之間，其中電晶體4152的柵極根據信號RESET被驅動。例如在所考慮的實施例中，信號RESET直接施加給電晶體4152的柵極，即當信號RESET為高時，節點G連接至接地。

因此，在本實施例中，當信號RESET指示開關400應當斷開時，將產生負柵極-源極電壓VGS(近似-VDDP)。

如圖11所示，總體上，電路414可以包括兩個子電路：

-第一子電路414a，被配置為當信號RESET指示開關400應當斷開時，選擇性地對節點S施加第一電壓VDDP；以及

-第二子電路414b，被配置為當信號RESET指示開關400應當斷開時，選擇性地對節點G施加第二電壓VDDN.

在圖9所示的實施例中，電壓VDDP和VDDN是相同的，並且柵極-源極電壓為0V。

相反，在圖10所示的實施例中，電壓VDDP大於電壓VDDN，從而產生負柵極-源極電壓：

VGS＝VDDN-VDDP。

通常，如圖12所示，相反的行為可以用於電路412，即電路412可以因此包括兩個子電路：

-第一子電路412a，被配置為當信號SET指示開關400應當閉合時，選擇性地對節點G施加第一電壓VDDP；以及

-第二子電路412b，被配置為當信號SET指示開關400應當閉合時，選擇性地對節點S施加第二電壓VDDN。

具體而言，第二子電路412b可以將第二電壓VDDN施加給節點S：

-直接地，例如參照鉗位電路422(表示圖7中的電路412b)所示，或者

-通過端子T1(或T2)而間接地，例如參照鉗位電路420(表示圖6和圖8中的電路412b)所示，

通常，電壓VDDP應當大於電壓VDDN，從而產生正柵極-源極電壓：

VGS＝VDDP-VDDN。

例如在圖6、圖7和圖8所示的實施例中，電壓VDDN實際上對應於接地GND，並且VGS＝VDDP。

通常，電路412和414也可以以不同的電壓VDDP和VDDN操作。

因此，在先前實施例中，當信號SET具有指示開關400必須閉合的第一邏輯值(例如高)時，電路412對柵極-源極電容CGS充電並且產生正柵極-源極電壓VGS。相反，當信號RESET具有指示開關400必須被斷開的第一邏輯值(例如高)時，電路414使柵極-源極電容CGS放電並且產生負柵極-源極電壓VGS。

因此，柵極-源極電壓VGS可以具有兩個電平：

-正電壓(開關400閉合)，或者

-零電壓或優選為負電壓(開關400斷開)

最後，當信號SET和RESET具有第二邏輯值(例如都為低)時，節點G斷連，即不連接至電源電壓。

因此，當信號SET和RESET具有第二邏輯值(例如低)時，柵極-源極電容將由於洩漏和/或與寄生電容共享的電荷而放電。此外，正電荷和負電荷可以通過開關SW1和SW2的柵極-漏極電容注入到柵極節點G中。

因此，在多個實施例中，電路410還包括整流電路416，該整流電路被配置為將電荷注入到柵極節點G中，以便由於節點T1和/或T2處的振蕩而保持開關400的狀態。

圖13在這方面示出了整流電路416a的第一實施例。

具體而言，在所考慮的實施例中，整流電路416a包括兩個分支以及被配置為將這些分支中的一個連接在節點G與節點S之間的電子開關4166。

具體而言，每個分支包括串聯連接的兩個二極體，即用於第一分支的二極體41621和41641以及用於第二分支的二極體41622和41642。

通常，還可以將更多二極體的串聯連接用於二極體4162和4164。

更具體而言，在所考慮的實施例中，二極體41641的陰極連接(例如直接連接)至節點G，二極體41641的陽極連接(例如直接連接)至二極體41621的陰極，並且二極體41641連接至開關4166且可以因此選擇性地連接至節點S。相反，二極體41622的陽極連接(例如直接連接)至節點G，二極體41622的陰極連接(例如直接連接)至二極體41642的陽極，並且二極體41642的陰極連接至開關4166且可以因此選擇性地連接至節點S。

因此，第一分支定義從節點S到節點G的導電路徑(其中相反方向被阻斷，即不導通)，並且第二分支限定從節點G到節點S的導電路徑(其中相反方向被阻斷)，其中分支中的一個可以通過開關4166選擇性地激活。

此外在所考慮的實施例中，開關4166根據開關400的狀態(開/關)被驅動，例如根據信號SET/RESET或柵極-源極電壓VGS被驅動：

-當開關400閉合(高柵極-源極電壓VGS)時，二極體41621和41641連接在節點G與節點S之間；並且

-當開關400斷開(低柵極-源極電壓VGS)時，二極體41622和41642連接在節點S與節點G之間。

通常，寄生電容CP1將與二極體41621和41641之間的節點相關聯，而寄生電容CP2將與二極體41622和41642之間的節點相關聯。優選地，這些電容在開關400的設計工藝期間隨意(voluntarily)增大，並且可以例如介於100fF(毫微法)與幾個pF(皮法)之間。

因此，如圖14a所示，當開關400閉合(ON)時，端子T1(或T2)處的正轉變可以通過二極體41621部分地轉移至電容CP1，從而將電容CP1充電到近似於節點T1處的電壓。例如，假設二極體41621的正向電壓為0.7V，則對於節點T1處的最大電壓100V，電容CP1將被充電至近似99.3V。相反，節點G將具有較高的電壓，例如103.3V，這是因為柵極-源極電容CGS保持電壓差。因此，在該階段期間，二極體41641阻斷節點G對電容CP1的放電。此外，包括二極體41622和41642的第二分支也通過開關4166而斷連。

相反，如圖14b所示，當發生負轉變時，節點G處的電壓將降低。例如，假設節點T1處的最小電壓為0V，則節點G處的電壓將降低到例如3.3V。因此，二極體41641將變為導通，並且電容CP1處的電荷將部分地轉移至節點G，從而對柵極-源極電容CGS充電。

相反，如圖15a和圖15b所示，當開關400斷開(OFF)時，相反的行為可以用於通過第二分支(即二極體41622和41642)對柵極-源極電容CGS放電。

具體而言，如圖15a所示，當開關400斷開(OFF)時，端子T1處的負轉變可以用於通過二極體41642對電容CP2放電。

相反，如圖15b所示，當發生正轉變時，節點G處的電壓將增加，並且二極體41622將變為導通，從而使柵極-源極電容CGS對電容CP2放電。

圖16示出了整流電路416b的第二實施例，其中開關4166通過兩個FET 4168和4170實現。

具體而言，在所考慮的實施例中，二極體41622/41642和p溝道FET 4168串聯連接在節點G與節點S之間，而二極體41621/41641和n溝道FET 4170串聯連接在節點S與節點G之間。

具體而言，在所考慮的實施例中，二極體41622的陽極連接至節點G，二極體41622的陰極連接至二極體41642的陽極，並且p溝道FET 4168用於選擇性地將二極體41642的陰極連接至節點S。在所考慮的實施例中，電晶體4168的柵極連接至節點G。

相反，二極體41641的陰極連接至節點G，二極體41641的陽極連接至二極體41621的陰極，並且n溝道FET 4170用於選擇性地將二極體41621的陽極連接至節點S。在所考慮的實施例中，電晶體4170的柵極連接至節點G。為了簡便起見，圖中省略了電容CP1和CP2。

因此，在這種情況下，二極體41621/41641和41622/41642分別表示可以選擇性使能的兩個相反的導電路徑。

因此，當柵極-源極電壓VGS大於電晶體4168和4170的閾值電壓VTH時(參見圖17a)，電晶體4168斷開，並且電晶體4170閉合，即只有二極體41621和41641連接在節點S與節點G之間，從而僅允許節點G的充電。相反，當柵極-源極電壓VGS小於電晶體4168和4170的閾值電壓VTH時(參見圖17b)，電晶體4168閉合併且電晶體4170斷開，即只有二極體41622和41642連接在節點G與節點S之間，從而僅允許節點G的放電。

圖18示出了整流電路416c的另一實施例。

具體而言，在所考慮的實施例中，整流電路416c包括單個分支，該分支包括級聯連接的兩個(或更多個)二極體4162和4164，即二極體4164的陽極連接至二極體4162的陰極，其中電容CP與兩個二極體4162和4164之間的中間點相關聯。

在所考慮的實施例中，整流電路416c還包括開關裝置，該開關裝置被配置為：

-將二極體4162的陽極連接至節點G，並且將二極體4164的陰極連接至節點S，從而允許柵極-源極電容CGS的放電，或者

-將二極體4162的陽極連接至節點S，並且將二極體4164的陰極連接至節點G，從而允許柵極-源極電容CGS的充電。

例如在所考慮的實施例中，兩個p溝道電晶體4168和4172串聯連接在節點G與節點S之間，其中兩個電晶體的體二極體相反並且指向電晶體4168和4172之間的中間點。類似地，在所考慮的實施例中，兩個n溝道電晶體4170和4174串聯連接在節點G與節點S之間，其中兩個電晶體的體二極體相反並指向電晶體4170和4174之間的中間點。

在所考慮的實施例中，二極體4162的陽極連接(例如直接連接)至電晶體4170和4174之間的中間點，並且二極體4164的陰極連接(例如直接連接)至電晶體4168和4172之間的中間點。

在所考慮的實施例中，電晶體4168和4170的柵極連接至節點G，並且電晶體4172和4174的柵極連接至節點S。因此，當柵極-源極電壓VGS大於電晶體的閾值電壓VTH時(參見圖19a)，電晶體4168和4174斷開並且電晶體4170和4172閉合，即二極體4162和4164連接在節點S與節點G之間，從而僅允許節點G的充電。相反，當源極-柵極電壓VSG＝-VGS大於電晶體的閾值電壓VTH(即VGS<-VTH)時(參見圖19b)，電晶體4168和4174閉合併且電晶體4170和4172斷開，即二極體4162和4164連接在節點G與節點S之間，從而僅允許節點G的放電。通常，電晶體4168、4170、4172和4174也可以根據信號SET和RESET被驅動，以便實現實質上相似的操作。

因此，在所考慮的實施例中，整流電路416a、416b和416c被配置為：

-當開關400接通時，即當柵極-源極電壓VGS為高時：

a)當對節點T1施加正轉變時，將電荷從節點S轉移至電容CP/CP1，同時抑制電荷從節點G轉移至電容CP/CP1，以及

b)當對節點T1施加負轉變時，將電荷從電容CP/CP1轉移至節點G；以及

-當開關400斷開時，即當柵極-源極電壓VGS為低時：

a)當對節點T1施加負轉變時，將電荷從電容CP/CP2轉移至節點S，同時抑制電荷從節點G轉移至電容CP/CP2，以及

b)當對節點T1施加正轉變時，將電荷從節點G轉移至電容CP/CP2。

具體而言，在整流電路416a、416b和416c中，這是通過開關裝置實現的，開關裝置被配置為：

a)當開關400導通時，即當柵極-源極電壓VGS為高時，將兩個二極體4162和4164連接在節點G與節點S之間，其中二極體4162和4164級聯連接(即第二二極體4164的陽極連接至第一二極體4162的陰極)，並且其中電容CP/CP1與二極體4162/4164之間的中間點相關聯，以使得產生僅允許電流從節點S流向節點G的導電路徑，以及

b)當開關400斷開時，即當柵極-源極電壓VGS為低時，將兩個二極體4162和4164連接在節點S與節點G之間，其中二極體4162和4164級聯連接(即第二二極體4164的陽極連接至第一二極體4162的陰極)，並且其中電容CP/CP2與二極體4162/4164之間的中間點相關聯，以使得產生僅允許電流從節點G流向節點S的導電路徑。

在所考慮的實施例中，整流電路414a和414b使用兩個單獨的分支以及被配置為使能這些分支中的一個的開關裝置(4166或4168/4170)。相反，整流電路414c包括單個分支以及被配置為改變該分支在節點G與節點S之間的定向的開關裝置(4168-4174)。

圖20示出了另一個實施例，強調了設定電路412a和復位電路414b並非必然如圖11和圖12所示直接連接至節點G。在這點上不再重複電路412b和414a的連接，並且為此目的可以參考圖8至圖12。

具體而言，在所考慮的實施例中，電路412a和414b連接至二極體4162和4164之間的中間點。

因此，如圖21a所示，當開關必須閉合(其中信號SET被例如設定為高)時，電路412a將對二極體4164的陽極施加正電壓。在柵極-源極電壓VGS為低的情況下，該正電壓將接通電晶體4172，並且節點G將被充電。為此，二極體4164也可以是通過信號SET驅動的有源二極體。

相反，如圖21b所示，當開關必須閉合(其中信號RESET被例如設定為高)時，電路414b將優選地對二極體4162的陰極施加負電壓。在柵極-源極電壓VGS為高的情況下，該負電壓將接通電晶體4174，並且節點G將被放電。為此，二極體4162也可以是通過信號RESET驅動的有源二極體。

相同的解決方案也可以用在圖13所示的電路416a中。例如，電路412a可以連接至二極體41641(可能是通過信號SET驅動的有源二極體)的陽極，並且電路414b可以連接至二極體41622(可能是通過信號RESET驅動的有源二極體)的陰極。

上述實施例具有的優點在於，有源二極體4124、4164/41641、4154和4162/41622優選地是例如通過具有複雜結構和高寄生電容的功率MOSFET實現的高電壓有源二極體，從而在二極體之間的中間點處自動產生高寄生電容CP/CP1/CP2。

當然，在不損害本公開原理的情況下，結構和實施例的細節可以相對於在本文中完全以實例的方式描述和示出的內容而廣泛地變化，而不偏離本公開的範圍。例如，儘管前面的解決方案已經就n溝道電晶體SW1和SW2進行了描述，然而也可以例如通過將信號SET和RESET交換而使用p溝道電晶體。

上述各種實施例可以組合以提供其他實施例。根據上述詳細描述，可以對這些實施例進行這些和其他改變。通常，在所附權利要求中，所使用的術語不應被解釋為將權利要求限制於在說明書和權利要求中公開的具體實施例，而是應當被解釋為包括這些權利要求所賦予的所有可能實施例以及等同物的全部範圍。因此，權利要求不受本公開限制。