半導體裝置、電光學裝置和電子儀器的製作方法
2023-05-04 07:40:56 2
專利名稱：半導體裝置、電光學裝置和電子儀器的製作方法
技術領域：
本發明涉及將電晶體等的半導體元件利用於彎曲可能的基板上的半導體裝置。
背景技術：
近幾年，試製了如電子紙或有機EL顯示裝置類的彎曲可能的、例如具有可撓性的板狀顯示裝置。在這種顯示裝置中，例如在可撓性基板上形成有像素或電晶體等的電子電路。電晶體方面，使用非晶質矽膜、多晶矽膜、單晶矽膜(參照專利文獻1)等的半導體。
特開平9-312349號公報然而，使板狀的顯示裝置彎曲而使用的情況下，例如，平坦狀態的可撓性基板上形成的電晶體，伴隨該基板的彎曲而微小變形。已經判明，由於這種變形，電晶體的特性在變化。如果電晶體的特性變化，則可能產生形成在基板上的電子電路不能正確動作的可能性。
發明內容
因此，本發明的目的在於，提供即使使基板彎曲(變形)，也使電晶體的特性變化少的半導體裝置、電光學裝置、電子儀器。
為了達到上述的目的，本發明的半導體裝置，包括半導體層、使用上述半導體層而形成的第1和第2電晶體；對上述半導體層的彎曲，上述第1和第2電晶體的各電導互補性地變化。
根據有關的構成，即使彎曲形成了半導體裝置的基板，能夠控制因相應彎曲的半導體裝置的特性變化，例如，流過源極/漏極間的漏極電流Id對施加在源極/漏極的電壓Vds的特性(Id對Vds的特性)的變化。由此，例如，在電連接2個部件間的基板的彎曲部分或已經彎曲的顯示體等上也能夠布設電子電路，容易實現裝置的小型化。在此，電導(電導係數)g是g＝ΔId/ΔVds來表示。
優選，對上述半導體層的彎曲，上述第1電晶體的溝道區域在其長度方向上被拉伸或壓縮，上述第2電晶體的溝道區域是在其寬度W方向上被拉伸或壓縮。
由此，通過由半導體層的彎曲引起的第2電晶體的漏極電流的增減來抵消由半導體層的彎曲引起的第1電晶體的漏極電流的增減。在此，半導體層的彎曲，不僅包括半導體層自體(例如，用研磨等已經薄形化的矽基板)的彎曲，還包括基板上已成膜的半導體層(例如，用CVD法的矽層形成、用液體矽的塗敷·乾燥的矽層形成等)伴隨該基板的彎曲而彎曲的情況。基板不限於如樹脂等為材料的所謂的可撓性基板，只要是能彎曲的，還可以包括薄地研磨的基板或由於自重而彎曲的大型基板等。
已經清楚如果通過基板的彎曲，使電晶體的溝道區域在其長度L方向(電流的流動方向/源極/漏極方向)上被拉伸，則漏極電流(的絕對值)減少；如果被壓縮，則漏極電流增加。另外，已經清楚如果通過基板的彎曲，使電晶體的溝道區域在其寬度W方向(電流路的寬度方向)上被拉伸，則漏極電流(的絕對值)減少；如果被壓縮，則漏極電流增加。
作為發生這種現象的理由之一，可以考慮電晶體的溝道區域的變形。電晶體的漏極電流Id與其(實效性的)溝道區域的寬度W成正比，而與(實效性的)溝道區域的長度L成反比。即表示為Id＝g·VD＝(W/L)·f(VD、VG)。在此，g是溝道(電晶體)的電導，VD為漏極電壓，VG為柵極電壓，f為函數。
優選，使上述第1和第2電晶體配置成其相互的柵極的延長方向交叉。由此，可以使第2電晶體的溝道寬度方向存在於第1電晶體的溝道長度方向上。通過對應第1電晶體的溝道長度方向中的溝道區域的增減而使第2電晶體的溝道寬度方向中的溝道區域增減，就能夠抑制電導的變化。
優選，上述的第1和第2電晶體並聯連接，使兩個電晶體的柵極彼此連接。由此，第1和第2電晶體的輸出被合成，可以互相抵消彎曲引起的輸出的電平變化部分(量)。
優選，上述第1和第2電晶體分別由多個電晶體形成。由此，可以獲得彎曲的影響得到補償的、輸出電流更大的電晶體。
優選，使上述第1和第2電晶體各自的構成數量或溝道區域的形狀·大小不同，以便能夠調整溝道長度方向的拉伸·壓縮的影響程度與溝道寬度方向的拉伸·壓縮的影響程度之間的差異。由此，由2組電晶體來進行調整以能夠更正確地抵消對彎曲的影響。
優選，上述半導體層是將在基板上成膜的半導體層或半導體基板進行研磨薄形化而成的半導體層。例如，可以將形成電晶體的矽基板(晶片)從背面進行研磨或蝕刻而薄形化，形成半導體層。即使是矽基板，如果實施薄形化就能彎曲。
另外，本發明的半導體裝置包括在基板上形成的半導體層；隔著(介有)柵極絕緣膜以環狀形成在上述半導體層上的柵極電極；在與上述柵極電極重疊的上述半導體層上以環狀形成的溝道區域；包圍上述溝道區域的一方的源極/漏極區域；被上述溝道區域包圍的另一方的源極/漏極區域。在此，基板上而形成的半導體層，包括研磨半導體基板(例如，矽基板)而薄形化而具有可撓性的半導體層，或在可撓性的絕緣性樹脂基板上，利用CVD法、塗敷法、蒸鍍法等成膜了半導體層的半導體層，在可撓性絕緣基板上粘接薄的半導體層的半導體層。也可以是後面要敘述的利用有機半導體材料的半導體層。
作為環狀的柵極電極的形狀，可以舉出如四邊形、圓形等。作為四邊形的情況下，該形狀的縱性方向的邊和橫向方向的邊作為不同的尺寸，可以調整長度方向和寬度方向的影響的差異。
通過製作成為有關構成，可以將多個電晶體的柵極電極作成共同。
另外，所謂源極/漏極區域是指在溝道區域裡注入電荷的區域，通常，夾住溝道區域，分為源極區域和漏極區域。電流從源極區域經過溝道區域流向漏極區域。可是，也有液晶裝置的像素電晶體等、通過溝道區域的電流方向相反的情況。電流的流向相反時，漏極區域的部分發揮源極區域的功能，源極區域的部分發揮漏極區域的功能。從而，在本說明書中，夾住溝道區域的兩個部分總稱為源極/漏極區域。一方的部分承擔源極區域時，另一方的部分承擔漏極區域的功能，比如雙方的部分不會同時具有源極區域功能。
另外，本發明的半導體裝置包括在基板上形成的半導體層；隔著柵極絕緣膜以環狀形成在上述半導體層上的柵極電極；形成在上述第1柵極電極下的上述半導體層上的第1溝道區域；夾住上述第1溝道區域而形成的第1和第2源極/漏極區域；隔著第2柵極絕緣膜形成在上述半導體層上的第2柵極電極；在上述第2柵極電極下的上述半導體層上形成的第2溝道區域；夾住上述第2溝道區域而形成的第3和第4源極/漏極區域，其中，上述第1和第2溝道區域的延長方向交叉，上述第1和第3的源極/漏極區域互相連接，上述第2和第4的源極/漏極區域互相連接。
通過製作成為有關構成，可以使可撓性基板上形成的第1電晶體的溝道區域的長度方向和第2電晶體的溝道區域的寬度方向在同一方向上一致。由此，能夠抑制因基板的撓曲或彎曲而引起的半導體裝置的特性變動。
優選，還包括，隔著第3柵極絕緣膜相對上述半導體層而形成的第3柵極電極；在與上述第3柵極電極重疊的上述半導體層上形成的第3溝道區域；夾住上述第3溝道區域而形成的第5和第6的源極/漏極區域；其中上述第3的溝道區域的延長方向與上述第1或第2溝道區域的延長方向交叉，上述第5的源極/漏極區域與所述第1和第3的源極/漏極區域連接，上述第6的源極/漏極區域與所述第2和第4的源極/漏極區域連接。由此，即使對第1和第2電晶體相互間彎曲的電晶體特性變化差異大的情況下，通過使用第3電晶體，能夠補償該差異。
優選，本發明的電光學裝置具備上述的半導體裝置。由此，例如，在圖像顯示板端部設置的、進行電連接布線的可撓性基板的彎曲部上，能夠布設(配設)電子電路(半導體裝置)。由此，可以獲得例如窄邊框圖像顯示裝置(LCD(液晶)面板、有機EL面板)。
優選，本發明的電子儀器具備上述的半導體裝置或電光學裝置。由此，能夠獲得具備更小型或窄邊框圖像顯示裝置的個人用電子計算機、攝象機、便攜信息儀器等。
優選，上述的半導體裝置，抑制由彎曲引起的特性變動的電晶體對以及使用該電晶體對的電子電路的基板上的圖案是對稱形的。由此，能夠使基板的彎曲或彎曲程度均勻。
圖1是說明實施例1的立體圖。
圖2是說明實施例1的平面圖。
圖3是說明實施例1的等效電路的電路圖。
圖4是說明由基板的彎曲而引起的P型電晶體的特性變化的曲線。
圖5是說明由基板的彎曲而引起的N型電晶體的特性變化的曲線。
圖6是說明電晶體的放大電路構成的電路圖。
圖7是說明電晶體放大電路的動作特性例構成的曲線。
圖8是說明利用4個電晶體來構成半導體裝置之例的說明圖。
圖9是說明具備L狀柵極的電晶體例的立體圖。
圖10是說明具備L狀柵極的電晶體例的平面圖。
圖11是說明具備環狀的柵極的電晶體例的說明圖。
圖12是表示具備環狀的柵極的電晶體的等效電路的說明圖。
圖13是說明具備環狀的柵極的電晶體的其他例的說明圖。
圖14是說明具備環狀的柵極的電晶體的其他例的說明圖。
圖15是說明利用本發明電晶體的放大器的電路圖案之例的說明圖。
圖16是說明調整電路的構成例的電路圖。
圖17是說明相對電晶體的溝道長度L方向變化的調節器的輸出電壓變化的曲線。
圖18是說明相對電晶體寬度W方向變化的曲線調節器的輸出電壓變化的曲線。
圖19是說明利用本發明電晶體的調節器的電路圖案(部分)之例的說明圖。
圖20是說明差動放大電路構成例的電路圖。
圖21是說明由差動放大電路基板的彎曲而引起的特性變化的曲線。
圖22是說明利用本發明電晶體的差動放大器的電路圖案之例的說明圖。
圖23是說明多個基板之例的說明圖。
圖24是說明本發明的半導體裝置應用於電子儀器之例的說明圖。
圖25是說明本發明的半導體裝置應用於電子儀器之例的說明圖。
圖中11-基板，100、200、300、400-電晶體，101、201-柵極，102、202-漏極，103、104-源極，S-源極，D-漏極，G-柵極，L-溝道長度，W-溝道寬度。
具體實施例方式
下面結合
本發明的實施例。
首先說明本發明的起因。本發明人對形成電晶體的基板實施了薄形化而使其具有可撓性，並使該電晶體彎曲之後，觀察了電晶體特性的變化。在圖4和圖5中表示其結果。
圖4是表示，使P溝道MOS電晶體以曲率半徑(R)30mm被彎曲時的漏極電流Id對漏極電壓Vd的特性(I-V特性)例。在該圖中，白色方塊點曲線表示，由基板的彎曲而引起的MOS電晶體的溝道區域在溝道寬度W方向被壓縮情況下的I-V特性。白色三角形點曲線表示，由相同的彎曲而使溝道區域在溝道長度L方向被拉伸情況下的I-V特性。白色圓形點曲線表示，沒有彎曲情況下的MOS電晶體的I-V特性。×點曲線表示，由於基板的彎曲而使MOS電晶體的溝道區域在溝道寬度W方向被拉伸的情況下的I-V特性。黑圓形點曲線表示，由於基板的彎曲而使MOS電晶體的溝道區域在溝道長度L方向被壓縮情況下的I-V特性。另外，向MOS電晶體的柵極施加了恆定的柵極電壓Vgs＝-3.3[V]。
根據該圖，如果通過基板的彎曲，使拉伸力作用在MOS電晶體的溝道區域的寬度W方向，則和非彎曲時的特性相比，增加漏極電流(絕對值)。通過基板的彎曲，壓縮力作用在溝道區域的長度L方向上時，也增加漏極電流。
另外，如果通過基板的彎曲，使壓縮力作用在MOS電晶體的溝道區域的寬度W方向，則使漏極電流(絕對值)減少。通過基板的彎曲，使拉伸力作用在溝道區域的長度L方向上時，也使漏極電流減少。
圖5是表示，使N溝道MOS電晶體以曲率半徑(R)30mm彎曲時的漏極電流Id與漏極電壓Vd的特性(I-V特性)例。和圖4同樣，在該圖中，白色方塊點曲線表示，通過基板的彎曲，使MOS電晶體的溝道區域在溝道寬度W方向被壓縮情況下的I-V特性。白色三角形點曲線表示，由相同的彎曲而使溝道區域在溝道長度L方向被拉伸的情況下的I-V特性。白色圓形點曲線表示，沒有彎曲情況下的MOS電晶體的I-V特性。×點曲線表示，通過基板的彎曲，使MOS電晶體的溝道區域在溝道寬度W方向被拉伸的情況下的I-V特性。黑圓形點曲線表示，通過基板的彎曲，使MOS電晶體的溝道區域在溝道長度L方向被壓縮的情況下的I-V特性。另外，向MOS電晶體的柵極施加了恆定的柵極電壓Vgs＝-3.3[V]。
根據圖5，如果通過基板的彎曲，使拉伸力作用在MOS電晶體的溝道區域的寬度W方向，則和非彎曲時的特性相比使漏極電流(絕對值)增加。通過基板的彎曲，使壓縮力作用在溝道區域的長度L方向上時，也使漏極電流增加。
另外，如果通過基板的彎曲，使壓縮力作用在MOS電晶體的溝道區域的寬度W方向，則使漏極電流(絕對值)減少。通過基板的彎曲，使拉伸力作用在溝道區域的長度L方向上時，使漏極電流減少。
這樣，知道如果使MOS電晶體彎曲，則I-V特性上發生電平移動。由該電平移動，可以產生對驅動電流(Id)最大20％程度的差異。
這樣的由基板的彎曲而引起的MOS電晶體的電平移動，如下面所說明，使電晶體電路的動作點變化。
圖6表示MOS電晶體的源極接地的放大電路之例。輸入電壓Vin施加在PMOS電晶體MP的柵極G，在其源極S上連接電路電源Vdd(＝5V)，通過30[KΩ]的電阻R1(＝30KΩ)，電路電壓Vss(＝0V)連接在其漏極D。將該漏極的輸出作為電路輸出。
圖7是表示，用電路模擬器HSPICE(註冊商標)進行該電路的輸入電壓Vin對輸出電壓Vout特性的電路模擬的結果。該圖中的實線表示沒有彎曲的基準特性，柵極偏壓Vbp為2.5[V]時，獲得2.5[V]的輸出電壓Vout。
其次，使基板彎曲而使PMOS電晶體的溝道寬度W被拉伸或溝道長度L被壓縮的情況下，如圖7的點劃線所示，以輸出電平增加(特性曲線向右移位)的方式電平移動，並使動作點(偏壓點)移動。另外，使基板彎曲而使PMOS電晶體的溝道寬度W被壓縮或溝道長度L被拉伸的情況下，如圖7的雙點劃線所示，以輸出電平減少(特性曲線向左移位)的方式電平移動，並使動作點移動。
從而，形成了電晶體的基板等在彎曲的情況下，有必要考慮電晶體特性的變化。特別是在配置可撓性布線電路基板(FPC)或將電晶體配置在IC卡的情況下，該基板等有彎曲，所以有必要考慮這些。
實施例1圖1至圖3是表示涉及本發明的半導體裝置的第1實施例。圖1是概略說明半導體裝置的立體圖、圖2是平面圖、圖3是等效電路圖。
如各圖所示，半導體裝置10，在一個基板11上作為第1和第2電晶體備有兩個電晶體100和200。如後面敘述，基板10是在塑料等的可撓性絕緣基板上成膜半導體層而形成電晶體的基板、或利用CMP法(化學性機械性研磨)等來研磨已形成電晶體的矽基板的背面，例如，研磨成10μm左右厚度而使其具有可撓性的基板。電晶體100包括柵極101、漏極102、源極103，在柵極101的電極下面形成溝道區域。電晶體200包括柵極201、漏極202、源極203，在柵極201的電極下面形成溝道區域。
電晶體100和200布設成相互的柵極101和201的各延長方向近似垂直。由此，使兩個電晶體的溝道區域的寬度W方向的中心線彼此或長度L方向的中心線彼此(省略圖示)交叉地布設。因此，在電晶體100的溝道寬度W方向上存在電晶體200的溝道長度L方向，在電晶體100的溝道長度L方向上存在電晶體200的溝道寬度W方向。
另外，如圖3所示，兩個電晶體的漏極102和202彼此在基板11上，或者由省略圖示的布線來電連接的。同樣，兩個電晶體的源極103和203也是電連接的。
如果使這樣構成的半導體裝置10，在其基板11的X方向上向Z方向凸狀彎曲，則電晶體100的溝道區域在其寬度W方向被拉伸。另外，MOS電晶體200的溝道區域在其長度L方向被拉伸。
由此，電晶體100的電導g等效性地變為(W+ΔW)/L，由W/L增大而增加漏極電流Id。在此，ΔW是由彎曲引起的、對溝道寬度的影響部分。另一方面，電晶體200的電導g等效性地變為W/(L+ΔL)，由W/L減少而減少漏極電流Id。在此，ΔL是因彎曲引起的、對溝道長度的影響部分。
這樣，對基板11的凸狀彎曲，電晶體100和200分別互補性地使電導g變化。將MOS電晶體100和200作為雙電晶體，通過合成兩個輸出功率，可以使其發揮不易受基板彎曲影響而變動的一個電晶體的功能。
另外，如果使其在基板11的X方向上、向Z方向凹狀彎曲，則MOS電晶體100的溝道區域在其寬度W方向被壓縮。另外，MOS電晶體200的溝道區域在其長度L方向被壓縮。
由此，電晶體100的電導g等效性地變為(W-ΔW)/L，由W/L減少而減少漏極電流Id。另一方面，電晶體200的電導g等效性地變為W/(L-ΔL)，由W/L增加而增加漏極電流Id。
這樣，電晶體100和200，對基板11的凹狀彎曲也分別使電導g互補性地變化。將MOS電晶體100和200作為雙電晶體，通過合成兩個輸出功率，可以使其發揮不易受因基板彎曲而變動的一個電晶體的功能。
另外，在實施例1中，電晶體100和200是近似L字形狀的配置，但是為了對兩個電晶體給以相同彎曲(曲率)，也可以作為T形狀的配置。
如上所說明，根據本發明的實施例1的半導體裝置，由第1和第2電晶體來構成一個電晶體，使第1電晶體的溝道寬度存在於基板的一個彎曲方向，使第2電晶體的溝道長度存在於該相同彎曲方向，合成兩個電晶體的輸出而作為一個電晶體發揮功能，所以，因基板彎曲引起的電晶體特性變化互相抵消，可以獲得彎曲的影響少的半導體裝置。
實施例2圖8是表示本發明的第2實施例。在該圖中，和圖2相對應的部分附以相同的符號，並省略其有關部分的說明。
在該實施例中，基板11上形成了4個電晶體。即在已經敘述的電晶體100和200之外，還追加了電晶體300和400。4個電晶體在基板上布設成十字型。
通過並聯連接4個電晶體，能夠獲得不易受基板彎曲影響的、輸出更大的半導體裝置。
實施例3圖9是表示本發明的第3實施例。在該圖中，和圖1相對應的部分附以相同的符號，並省略其有關部分的說明。
在該實施例中，基板11上形成有2個電晶體100和200，兩個電晶體的柵極由L字型的一個共同柵極構成。
即使是這樣的構成也能夠獲得不易受基板彎曲影響的半導體裝置。
實施例4圖10是表示本發明的第4實施例。在該圖中，和圖1相對應的部分附以相同的符號，並省略其有關部分的說明。
在該實施例中，上述的2個電晶體100和200在基板11上形成為一體。2個電晶體的柵極由L型的一個共同柵極構成，在此柵極101的兩側分別形成有漏極102和源極103。
即使是這樣的構成也能夠獲得不易受基板彎曲影響的半導體裝置。
實施例5圖11和圖12是表示涉及本發明的第5實施例。在該圖中，和圖1至圖10相對應的部分附以相同的符號，並省略其有關部分的說明。
在該實施例中，4個電晶體100～400在基板11上形成為一體。各電晶體的柵極由四邊形的一個共同柵極101構成，在此環狀的柵極101的內側形成有漏極102。另外，環狀的柵極101的外側形成有漏極103。
即使是這樣的構成，由於電晶體100和300的溝道的寬度方向和電晶體200和400的溝道的長度方向成為相同方向，或者電晶體100和300的溝道的長度方向和電晶體200和400的溝道的寬度方向成為相同方向，所以也能夠獲得不易受基板彎曲影響的半導體裝置。
如圖12所示，使用圖11所示的環狀的柵極的電晶體可以表示為將4個電晶體的各個柵極、各個源極和各個漏極各自共同連接(並聯)的半導體裝置10。通過使用4個電晶體，能夠獲得更大驅動電流(漏極電流)。
實施例6
圖13是表示本發明的第6實施例。在該圖中，和圖11相對應的部分附以相同的符號，並省略其有關部分的說明。
在該實施例中，在基板11上半導體層以十字型地圖案化而形成。並且，4個電晶體100～400在基板11上形成為一體。各電晶體的柵極成為一個共同柵極101那樣，以帶狀形成在半導體層上。該帶狀的柵極101構成為環狀，在該環狀的柵極101的內側，形成有漏極102。另外，在環狀的柵極101的外側，形成有源極103a～103d。
該實施例和圖11所示的實施例的不同點在於，和圖9所示的實施例同樣，四邊形的柵極101的4個角落部分不作為電晶體使用。由此，避免在柵極101的4個角落部分形成了電晶體的情況下，該部分中的作為電晶體的動作的不可靠性(電流分布不可靠性)。
即使是這樣的構成，由於電晶體100和300的溝道的寬度方向和電晶體200和400的溝道的長度方向成為相同方向，或者電晶體100和300的溝道的長度方向和電晶體200和400的溝道的寬度方向成為相同方向，所以能夠獲得不易受基板彎曲影響的半導體裝置。
實施例7圖14是表示本發明的第7實施例。在該圖中，和圖13相對應的部分附以相同的符號，並省略其有關部分的說明。
在這個實施例中4個電晶體100～400在基板11上也形成為一體。各電晶體的柵由四邊形的一個共同柵極101構成，在該環狀的柵極101的內側形成有漏極102。另外，在該環狀的柵極101的外側形成有源極103a～103d。
圖13所示的實施例和該實施例的不同點在於，四邊形的半導體層的區域SEM中，利用掩模進行注入離子，在圖中虛線所示的十字型形狀的區域內形成高濃度雜物區域之後，使其活性化，在環狀的柵極101的內側形成了漏極102，在該柵極101的外側形成了源極103a～103d。
由此，和圖13所示的實施例同樣，在四邊形的柵極101的4個角落部分不形成溝道區域。由此，避免在柵極101的4個角落部分中的作為電晶體的動作的不可靠性(電流分布的不可靠性)。
即使是這樣的構成，由於電晶體100和300的溝道的寬度方向和電晶體200和400的溝道的長度方向成為相同方向，或者電晶體100和300的溝道的長度方向和電晶體200和400的溝道的寬度方向成為相同方向，所以能夠獲得不易受基板彎曲影響的半導體裝置。
實施例8圖15是表示由具有環狀的柵極的電晶體來構成圖6所示的放大電路情況下的，用多層布線膜的電路圖案之例。
如該圖所示，有關實施例的電晶體配置在中央，在該電晶體的左側配置有不和其他電連接的虛設電阻，在該電晶體的右側配置有電阻R1。另外，在電晶體上側，配置有左右方向延伸的電源布線Vdd，在電晶體的下側，配置有左右延伸的電源布線Vss。
上述的電晶體具有已經敘述的環狀的柵極，通過輸入信號布線，對該柵極輸入信號Vin施加。在柵極外側的環狀的源極區域上，以從兩側包圍柵極的方式配置從電源布線Vdd分支的2個源極布線。該源極布線通過多個接觸孔連接在源極。
位於柵極內側的漏極，通過多個接觸孔連接在漏極布線而連接在電阻R1的一端。電阻R1的圖案為鋸齒形，其另一端連接在電源布線Vss。漏極布線被分支，將信號輸出Vout向省略圖示的下一級電路供給。
在該實施例中，使用電晶體的放大電路的圖案構成了近似對稱形，所以具有基板的彎曲容易均勻的優點。由此，容易提高電晶體的彎曲的補償精度。
實施例9圖16至圖19是說明將上述的實施例的電晶體使用於調節器(定電壓)電路之例的圖，圖16是其電路圖，圖17和18說明由基板的彎曲引起的輸出特性的變化的曲線圖，圖19是說明電晶體周圍的電路圖案的電路圖案圖。
如圖16所示，調整電路(regulator circuit)由電平比較器CMP、PMOS電晶體M6、電阻R1(200[KΩ])和R2(250[KΩ])等構成。在電晶體M6源極上，從外部供給3.3[V]的電源Vdd。該電壓由在柵極上施加電壓Vo的電晶體M6調整，從其漏極作為輸出電壓Vout來輸出。輸出電壓Vout的一部分通過被連接於漏極的電阻R2和R1來分壓，作為比較輸入電壓Vi反饋到電平比較器CMP。在電平比較器CMP的基準輸入中施加有比較基準電壓Vref(例如0.89V)。電平比較器CMP，比較基準電壓Vref和輸入電壓Vi，將適應電平差的比較輸出Vo給予電晶體M6，保持電晶體M6的輸出電壓Vout為恆定值。
在基板上形成上述的調整電路，並使用了沒有實施基板彎曲對策的以往的電晶體的情況下，通過基板的彎曲，使調節電路的輸出電壓Vout變動。
圖17表示在電晶體的溝道長度L方向上使基板彎曲的情況下，調整電路的輸出電壓對輸出電流特性之例。在該圖中，用實線表示的特性是沒有使基板彎曲的情況，點劃線表示電晶體的溝道在溝道長度方向上被壓縮的情況，雙點劃線表示電晶體的溝道在溝道長度方向上被拉伸的情況。
如果電晶體的溝道在溝道長度方向上被壓縮，則調整電路的輸出電壓電平增加(向圖的右方向移位)。如果在溝道長度方向上被拉伸，則調整電路的輸出電壓電平減少(向圖的左方向移位)。
圖18是表示在電晶體的溝道寬度W方向上使基板彎曲的情況下，調整電路的輸出電壓對輸出電流特性之例。在該圖中，用實線表示的特性是沒有使基板彎曲的情況，點劃線表示電晶體的溝道在溝道寬度方向上被拉伸的情況，雙點劃線表示電晶體的溝道在溝道寬度方向上被壓縮的情況。
如果電晶體的溝道在溝道寬度方向上被拉伸，則調整電路的輸出電壓電平增加(向圖的右方向移位)。如果在溝道寬度方向上被拉伸，則調整電路的輸出電壓電平減少(向圖的左方向移位)。
這樣，通過基板的彎曲，使調整電路恆定地保持輸出電壓的範圍變化，但是通過使用實施上述的彎曲對策的電晶體，可以避免有關不妥當的現象。
圖19是表示用具有彎曲對策的環狀的柵極的電晶體來構成上述的調整電路的電晶體M6的電路圖案之例(電晶體的附近部分)。適宜加入虛設電路DM而使電路圖案構成為對稱。由此，能夠均勻化基板的彎曲程度(加減彎曲)。
實施例10圖20至22是說明上述實施例的電晶體使用於差動放大器之例的圖，圖20是其電路圖、圖21是說明由基板的彎曲而引起的輸出特性的變化的曲線、圖22是說明電晶體周圍的電路圖案的電路圖案圖。
如圖20所示，差動放大電路由串聯在電路電源Vdd(例如3.3[V])與Vss(接地電壓)之間的恆電流源電晶體，由差動電晶體對和電流密勒電路所構成。
恆電流源電晶體由P型電晶體M11所構成，其源極連接在電路電源Vdd，其漏極連接在差動電晶體對的共同連接點(源極)。差動電晶體對由P型電晶體M12和M13所構成。兩個電晶體的各源極共同連接，各自的漏極分別連接在電流密勒電路的第1和第2電流路。另外，兩個電晶體的柵極上分別施加信號輸入Vpin和Vnin。
電流密勒電路由N型電晶體M14和M15所構成。N型電晶體M14的源極連接在作為第1電流路的電晶體M12的漏極，電晶體M12的源極連接在作為第2電流路的電晶體M13的漏極。N型電晶體M14和M15的柵極彼此共同連接，該柵極和電晶體M14的源極連接。N型電晶體M14和M15的漏極彼此共同連接而連接在電路電源Vss。在此構成中，電晶體M13的漏極連接在電路輸出端，該端子通過電容器CL(例如5pF)而接地。
在有關的構成中，例如，電路電源Vdd為3.3[V]、電路電源Vss接地、電晶體M11的柵極電壓Vb為2.2[V]、電晶體M13的差動輸入端為恆電壓1.65[V]時，如果電壓Vpin施加在電晶體M12的差動輸入端，則可以獲得圖21中的白圓形點曲線所示的差動輸出特性。但是，使基板彎曲的情況下，由於電晶體的特性在變化，該差動放大電路的輸出特性變化。
圖21表示，例如，在圖20中虛線所示的區域內施加局部彎曲時，輸出電壓特性的變化例。
如該圖21所示，使基板彎曲而使電晶體在其溝道寬度W方向壓縮的情況下，如白色四邊形點曲線所示，特性曲線向右方向移位。將電晶體向其溝道長度L方向壓縮的情況下，如黑圓形點曲線所示，輸出飽和而不起差動放大器的功能。將電晶體向其溝道寬度W方向拉伸的情況下，如×點曲線所示，電平向左方移位而不起差動放大器的功能。將電晶體向其溝道長度L方向拉伸的情況下，如三角點曲線所示，變為低輸出狀態而不起差動放大器的功能。
對這樣的不合適的現象，通過使用如上述實施例的電晶體，由於能消除基板彎曲的影響，所以好。
圖22是表示，在上述的差動放大電路的電晶體M11～M15上使用了本發明涉及的電晶體之例的電路圖案。
通過對稱形地形成這樣的電路圖案，能夠使基板的彎曲為均勻的曲率。另外，如上所述，通過在基板上適宜配置虛設圖案，能夠使模型具有對稱性或單位面積的圖案的佔有率在角面上相等，而使基板的彎曲程度均勻。由此，比本申請的由電晶體的彎曲對策更能提高精度。
實施例11如圖23所示，本發明能夠應用於各種電晶體。
圖23(A)是使用整體(bulk)之例，在半導體基板(矽基板)511上形成有源極512、漏極513、柵極514、柵極絕緣膜515、側壁隔板516、溝道517等。從背面一側對這樣的半導體基板實施CMP(化學性機械性研磨)而使基板薄形化，得到具有可撓性的基板。
圖23(B)是表示頂部柵極的電晶體之例。例如，在塑料等的可撓性的絕緣基板531上，形成有半導體層532、源極533、漏極534、柵極535、柵極絕緣膜536、溝道537等。
圖23(C)是表示底部柵極的電晶體之例。例如，在塑料等的可撓性絕緣基板531上，形成有柵極535、柵極絕緣膜536、半導體層532、源極533、漏極534、溝道537等。
另外，構成這些電晶體的半導體層材料，不限於矽等的無機物，也可以是有機物。作為有機半導體材料，例如可以舉出萘、蒽、並四苯、並五苯、並六苯、酞菁、苝、腙、三苯基甲烷、二苯基甲烷、1，2-二苯乙烯、芳基乙烯、吡唑啉、三苯胺、三芳基胺、酞菁或者如這些的衍生物那樣的低分子的有機半導體材料；或聚-N-乙烯基咔唑、聚乙烯基芘、聚乙烯基蒽、聚噻吩、聚己基噻吩、聚(對苯乙烯撐)、聚亞乙炔基乙烯撐(polyethynylene vinylene)、聚芳基胺、芘甲醛樹脂、乙基咔唑甲醛樹脂、芴-並噻吩(fluorene-bithiophene)共聚物、芴芳基胺共聚物或者如這些的衍生物那樣的高分子有機材料；可以組合這些中的1種或2種以上而使用。或者，可以使用包含噻吩、三苯胺、萘、苝、芴等的低聚物。
如上所說明，通過使用涉及本發明實施例的電晶體，能夠提供適應彎曲能力強的半導體裝置成為可能。
(電光學裝置、電子儀器)如上的半導體裝置10可以組裝在液晶裝置、有機EL裝置、電泳裝置等的電光學裝置1。對具備電光學裝置1的本發明的電子儀器進行說明。
圖24和圖24是表示能夠應用上述的電光學裝置1的電子儀器之例的圖。圖24(A)是對行動電話機的應用例，該行動電話機630備有天線部631、聲音輸出部632、聲音輸入部633、操作部634和本發明的電光學裝置1。這樣，涉及本發明的電光學裝置，例如可作為顯示部來利用。
圖24(B)是對便攜型電子書的應用例，電子書750備有標度盤(dial)操作部751、按鈕操作部752、和涉及本發明的電光學裝置1。
圖25(A)是對圖像顯示裝置的應用例，圖像顯示裝置800備有涉及本發明的電光學裝置1。另外，利用於個人計算機等的顯示器裝置也可以同樣應用涉及本發明的電光學裝置1。
圖25(B)是對捲起(roll up)式圖像顯示裝置(電視等)的應用例，該捲起式靜止圖像顯示裝置910備有涉及本發明的電光學裝置1。
以上，根據圖示的實施方式雖然說明了本發明的半導體裝置、電光學裝置和電子儀器，但是本發明不限於這些，各部的構成可以用同樣功能的任意構成來替換。另外，也可以在本發明附加其它任意的構成物。另外，本發明可以組合所述各個實施方式中的任意2個以上的構成(特徵)。
權利要求
1.一種半導體裝置，包括半導體層、和使用所述半導體層而形成的第1和第2電晶體；其中，對所述半導體層的彎曲，使所述第1和第2電晶體的各電導互補性地變化。
2.根據所述權利要求1所述的半導體裝置，其中對所述半導體層的彎曲，所述第1電晶體的溝道區域在其長度方向上被拉伸或壓縮，所述第2電晶體的溝道區域在其寬度方向上被拉伸或壓縮。
3.根據權利要求1或2所述的半導體裝置，其中使所述第1和第2電晶體配置成其相互的柵極的延長方向交叉。
4.根據權利要求1至3的任意一項所述的半導體裝置，其中所述第1和第2電晶體並聯連接，兩個電晶體的柵極彼此連接。
5.根據權利要求1至4的任意一項所述的半導體裝置，其中所述第1和第2電晶體分別由多個電晶體形成。
6.根據權利要求1至5的任意一項所述的半導體裝置，其中所述半導體層是在可撓性基板上成膜的半導體層、或者研磨半導體基板薄膜化而成的半導體層。
7.一種半導體裝置，其中包括在基板上形成的半導體層；隔著柵極絕緣膜以環狀形成在所述半導體層上的柵極電極；在與所述柵極電極重疊的所述半導體層上以環狀形成的溝道區域；包圍所述溝道區域的一方的源極/漏極區域；和被所述溝道區域包圍的另一方的源極/漏極區域。
8.一種半導體裝置，包括基板上形成的半導體層；隔著第1柵極絕緣膜以環狀形成在所述半導體層上的第1柵極電極；在所述第1柵極電極下的所述半導體層上形成的第1溝道區域；夾住所述第1溝道區域而形成的第1和第2源極/漏極區域；隔著第2柵極絕緣膜形成在所述半導體層上的第2柵極電極；在所述第2柵極電極下的所述半導體層上形成的第2溝道區域；夾住所述第2溝道區域而形成的第3和第4源極/漏極區域；其中，所述第1和第2溝道區域的延長方向交叉，所述第1和第3的源極/漏極區域互相連接，所述第2和第4的源極/漏極區域互相連接。
9.根據權利要求8所述的半導體裝置，其中還包括隔著第3柵極絕緣膜相對所述半導體層而形成的第3柵極電極；在與所述第3柵極電極重疊的所述半導體層上形成的第3溝道區域；夾住所述第3溝道區域而形成的第5和第6的源極/漏極區域；其中，所述第3的溝道區域的延長方向，與所述第1或第2溝道區域的延長方向交叉，所述第5的源極/漏極區域與所述第1和第3的源極/漏極區域連接，所述第6的源極/漏極區域與所述第2和第4的源極/漏極區域連接。
10.一種電光學裝置，其中具備權利要求1至9的任意一項所述的半導體裝置。
11.一種電子儀器，其中具備權利要求1至9的任意一項所述的半導體裝置。
全文摘要
本發明提供即使基板彎曲(變形)，但電晶體的特性變化少的半導體裝置、電光學裝置、電子儀器。本發明的半導體裝置，包括半導體層、使用所述半導體層而形成的第1和第2電晶體，對所述半導體層的彎曲，使所述第1和第2電晶體的各電導互補性地變化。即使是基板彎曲，也能夠抑制因該彎曲引起的半導體裝置的特性變化。
文檔編號H01L27/02GK1917205SQ20061011085
公開日2007年2月21日 申請日期2006年8月15日 優先權日2005年8月18日
發明者安食嘉晴 申請人:精工愛普生株式會社