一種Mbus解碼電路的製作方法
2023-05-04 02:22:36 1
一種Mbus解碼電路的製作方法
【專利摘要】本申請公布了一種解碼電路，包括：串聯在Mbus總線正端的取樣電阻、動態動態差分放大單元、移位倒相放大單元、單端解碼單元，取樣電阻上的電壓變化經過兩級放大電路，將Mbus總線上的電壓變化放大，避免了Mbus總線負載電流較小時，解碼單元的輸入端的電壓接近於工作電源電壓而無法解碼的現象，從而提高了解碼靈敏度、降低了誤碼率；而且，通過增加放大電路對Mbus總線上的傳輸信號進行放大，能夠大大減小取樣電阻的阻值，從而加強Mbus總線的帶載能力，同時也降低了取樣電阻的功耗，提高了整機的可靠性。
【專利說明】—種Mbus解碼電路
【技術領域】
[0001]本申請涉及數據解碼【技術領域】，特別是涉及一種解碼電路。
【背景技術】
[0002]Mbus總線是一種專門為消耗測量儀器和計數器傳送信息的數據總線設計的Mbus總線在上傳數據時，採用電流變化方式來實現，《CJ / T188戶用計量儀表數據傳輸技術條件》要求Mbus總線在上傳數據時的電流值比無信號時增加IlmA?20mA。
[0003]請參見圖1和圖2，圖1為傳統的解碼電路的電路結構示意圖，圖2為傳統的解碼電路各關鍵點電流電壓變化波形圖。
[0004]其中，當Vout端上傳數據時，總線上的電流信號如圖2中的1波形，此時電流1在取樣電阻RO的兩端產生電壓降VrO，Vout端的電壓變化具體參見圖2中Vout。電容C2具有儲能作用，由於電容C2的存在，因此，電壓比較器Ul的反相輸入端2腳的電壓信號相對不變，具體參見圖2中V2 ;而同相輸入端3腳的電壓信號與Mbus總線上的電壓信號同步，具體的電壓波形參見圖2中的V3。只有Mbus總線上的電壓變化超過二極體D2的電壓降之後，電壓比較器Ul的輸出端I腳才會產生翻轉變化，即當取樣電阻RO上的電壓降只有超過二極體D2上的電壓降後才能進行有效的解碼，解碼出來的電壓波形參見圖2中的VI。
[0005]由於Mbus總線上傳數據時的電流信號比無信號時增加IImA?20mA，且二極體D2採用鍺二極體，管壓降通常為0.2?0.3V，為了能夠有效解碼上傳的有效信號，取樣電阻RO的阻值必須不小於RO=0.3V / llmA=27歐。
[0006]根據《CJ / T188戶用計量儀表數據傳輸技術條件》的要求，當Mbus總線上傳數據時總線電壓，應比無信號時總線電壓高於10V，在Mbus總線空載上傳數據時的總線電壓為Vcc即15V，由於，取樣電阻為27歐，因此，總線負載不能超過(15V-10V) / 27歐=185mA。
[0007]Mbus總線的工作電源電壓為Mbus總線工作電源，其電壓值Vcc，當Mbus總線上傳數據時，電流流過取樣電阻R0，並在其上產生壓降Vw，在Vout端得到的是Vcc-Vki，如果Mbus總線的靜態負載電流較小，則Vw較小，因此，Vout端的電壓接近於Vcc。
[0008]傳統的解碼電路存在以下缺點:
[0009]在Mbus總線靜態負載電流1較小時，Vout端的電壓接近於Vcc，大於電壓比較器Ul的共模輸入電壓O?(Vcc-1.5) V，因此靜態負載電流1較小時，會出現無法解碼或誤碼現象，導致傳統的解碼電路的誤碼率高。
[0010]由於取樣電阻較大，嚴重影響了 Mbus總線負載能力。
[0011]當總線負載電流達到300mA時，取樣電阻上的功率損耗為2.43W，取樣電阻發熱量大，浪費能源，對整機的散熱要求很高，導致整機的可靠性下降。
[0012]專利內容
[0013]為解決上述技術問題，本申請實施例提供一種解碼電路，解決了總線負載電流較小時，解碼電路解碼靈敏度差、誤碼率高的缺點，同時提高了總線的負載能力、降低了取樣電阻的損耗，技術方案具體如下:[0014]一種Mbus解碼電路，其特徵在於，包括:串聯在Mbus總線的取樣電阻、動態差分放大單元、移位倒相放大單元及單端解碼單元，其中:
[0015]所述動態差分放大單元與Mbus總線相連，用於對Mbus總線上經過所述取樣電阻取樣後的電壓信號變化，進行動態差分放大，提供給所述移位倒相放大單元，且其基準參考電壓為Mbus總線工作電源電壓分壓取得；
[0016]所述移位倒相放大單元與所述動態差分放大單元相連,用於將所述動態差分放大單元輸出的電壓信號移位倒相放大，並提供給所述解碼單元；
[0017]所述解碼單元與所述移位倒相放大單元相連，用於將接收到的電壓信號進行單端解碼處理，得到Mbus總線上傳輸的有效信號。
[0018]優選的,所述動態差分放大單元包括:
[0019]通過第三分壓電阻和第四分壓電阻接地，與所述第四分壓電阻相併聯的第一電容；
[0020]同相輸入端連接於所述第三分壓電阻與第四分壓電阻的公共連接點處；輸出端與反相輸入端之間通過第六反饋電阻連接，正電源端接正電源，負電源端接地端的第一運算放大器；
[0021]陽極與Mbus總線連接，陰極通過第五輸入電阻與所述第一運算放大器的反相輸入端相連的第二二極體。
[0022]優選的，所述移位倒相放大單元包括:
[0023]第二運算放大器，其同相輸入端輸入預設參考電壓，反相輸入端通過第七輸入電阻與所述第一運算放大器的輸出端相連，第二運算放大器的輸出端通過第八反饋電阻與所述反相輸入端相連。
[0024]優選的，所述解碼電路主要包括:第三電壓比較器、第三二極體，以及第二電容。
[0025]所述第三二極體與第十分壓電阻及第十一分壓電阻構成的串聯支路，其中第三二極體的陽極作為該串聯支路的一端與所述第二運算放大器的輸出端相連，該串聯支路的另一端接地；
[0026]所述第三電壓比較器的同相輸入端，通過第九輸入電阻與所述第二運算放大器的輸出端相連，反相輸入端與所述第十分壓電阻及第十一分壓電阻的公共點相連，輸出端通過第三電容連接於反相輸入端，且通過第四電容接地；
[0027]所述第二電容並聯於所述第十一分壓電阻的兩端。
[0028]優選的，所述取樣電阻的阻值不大於10歐。
[0029]優選的，所述取樣電阻的阻值為3.9歐。
[0030]優選的，所述取樣電阻的阻值為3歐。
[0031]優選的，所述取樣電阻的阻值為2歐。
[0032]由以上本申請實施例提供的技術方案可見，該Mbus解碼電路，在傳統的解碼電路前增加了兩級放大電路，即動態差分放大單元和移位倒相放大單元，對Mbus總線上的傳輸信號放大，並進行信號變化匹配，避免了 Mbus總線靜態負載電流較小時，單端解碼單元輸入端的電壓接近於工作電源電壓而無法解碼的現象，從而提高了解碼靈敏度、穩定性、降低了誤碼率；同時，可以大大減小取樣電阻的阻值，因為放大電路可以將取樣電阻上的電壓信號放大到滿足解碼單元的解碼要求，從而加強了 Mbus總線的帶載能力，同時也降低了取樣電阻的功耗，提高了整機的可靠性。此外，由於放大電路的放大倍數可調，使得傳輸給解碼單兀的反映Mbus總線上的傳輸信號變化的電壓信號，可以在不大於電源電壓Vcc範圍內設定，提高了解碼的靈敏度和可靠性，同時，使得該解碼電路能夠適應更寬的上傳數據時的電流變化範圍。
【專利附圖】
【附圖說明】
[0033]為了更清楚地說明本申請實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本申請中記載的一些實施例，對於本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其它的附圖。
[0034]圖1為傳統的解碼電路結構示意圖；
[0035]圖2為傳統的解碼電路各關鍵點的電信號波形圖；
[0036]圖3為本申請實施例的一種解碼電路示意圖；
[0037]圖4為本申請實施例的一種解碼電路的結構示意圖；
[0038]圖5為本申請實施例的一種解碼電路各關鍵點的電信號波形圖。
【具體實施方式】
[0039]為使本申請的上述目的、特徵和優點能夠更加明顯易懂，下面結合附圖和【具體實施方式】對本申請作進一步詳細的說明。
[0040]請參見圖3，圖3為本申請實施例一種解碼電路原理框圖，該解碼電路包括:Mbus總線上的取樣電阻R0、動態差分放大單元1、移位倒相放大單元2，以及單端解碼單元3，其中:
[0041]動態差分放大單元I的兩個輸入端與Mbus總線的Vout端相連,用於對Mbus總線電壓經過取樣電阻RO採樣後的電壓信號進行差分放大，並提供給所述移位倒相放大單元2，其基準參考電壓為Mbus總線的工作電壓Vcc。
[0042]當Mbus總線上有傳輸信號時，Mbus總線上會產生一個電流變化量，該電流信號變化量經取樣電阻進行取樣後得到Mbus總線上的電壓變化量，動態差分放大單元I就是將Mbus總線上的電壓變化量進行移位倒相放大。
[0043]動態差分放大單元I輸出的電壓與Mbus總線上的連接的靜態負載大小無關，僅與Mbus總線上傳輸信號時的電壓變化量有關，能夠自動適應Mbus總線上的靜態負載變化。
[0044]移位倒相放大單元2，用於將動態差分放大單元I輸出的電壓信號移位反相放大，並進行信號匹配後，提供給所述單端解碼單元3。
[0045]由於動態差分放大單元I輸出端得到的電壓信號，是Mbus總線上傳輸的信號的反相放大信號，經過移位倒相放大單元2進行移位倒相放大與信號匹配後，得到與Mbus總線上傳輸的電壓信號變化方向相同，幅值不同的放大信號，並將該電壓信號提供給單端解碼單元3。
[0046]單端解碼單元3，將接收到的電壓信號進行解碼處理，得到Mbus總線上傳輸的有效信號。動態差分放大單元I將Mbus總線上傳信號時產生的電壓變化量反相放大，然後經過移位倒相放大單元2進行反相放大後，提供給解碼單元3，進行解碼處理，得到解碼後的真實數據。
[0047]本實施例提供的Mbus解碼電路中，由於所述動態差分放大單元I是將Mbus總線傳輸有效信號時產生的電壓變化量反相放大，輸出的電壓信號不受Mbus總線上連接的靜態負載大小的影響，因此本申請實施例提供的解碼電路的解碼效果不受Mbus總線上連接的靜態負載變化大小的影響，能夠自動適應Mbus總線上連接的靜態負載的變化。
[0048]本實施例提供的解碼電路，在解碼電路前增加了兩級放大電路，即動態差分放大單元和移位倒相放大單元，對Mbus總線上的傳輸信號進行放大與自動匹配，避免了 Mbus總線靜態負載電流較小時，解碼單元的輸入端的電壓接近於工作電源電壓，避免了無法解碼的現象、降低了誤碼率；而且，通過放大電路對Mbus總線上的傳輸信號進行放大後滿足解碼要求，大大減小了取樣電阻的阻值，從而增強了 Mbus總線的帶載能力，因而也降低了取樣電阻的功耗，提高了整機的可靠性，節約了能源；
[0049]由於兩級放大電路的放大倍數均可調，使得傳輸給解碼單元的電壓信號可以在不大於電源電壓Vcc範圍內設定，從而提高解碼的靈敏度和可靠性，同時，該解碼電路能夠適應更寬的上傳數據時的電流變化範圍，能夠適應上傳數據時電流的變化範圍為8mA?50mAo
[0050]請參見圖4和圖5，圖4為本申請實施例的一種解碼電路的結構示意圖；圖5為所述解碼電路的各關鍵點處的波形圖。
[0051]如圖4所示，動態差分放大單元包括:第一運算放大器U1、第二二極體D2、第三分壓電阻R3、第四分壓電阻R4、第一電容Cl，第五輸入電阻R5，以及第六反饋電阻R6。
[0052]第三分壓電阻R3以及第四分壓電阻R4構成串聯支路，且第三分壓電阻R3與所述Mbus總線的Vout端相連，第四分壓電阻R4 —端與第三分壓電阻R3相連，另一端作為該串聯支路的另一端接地。第一電容Cl並聯於所述第四分壓電阻R4的兩端。
[0053]第一運算放大器Ul的同相輸入端與第三分壓電阻R3和第四分壓電阻R4相連的公共點相連，反相輸入端通過第二二極體D2、第五輸入電阻R5與Mbus總線相連，其中，第二二極體D2的陽極與Mbus總線相連，陰極通過第一輸入電阻R5連接於第一運算放大器Ul的反相輸入端，第六反饋電阻R6連接在輸出端和反相輸入端之間，形成反饋迴路。第一運算放大器Ul的正電源端接連接工作電源Vcc，負電源端接地。
[0054]第一運算放大器Ul的同相輸入端的電壓信號是第一電容Cl上的電壓,故基本不變；Mbus總線在上傳信號時，電流變化如圖5中的1的電壓波形所示，Vout端的電壓波形如圖5中的Vout電壓波形所示，當總線電壓變化時，由於第一運算放大器Ul的同相輸入端基本不變，反相輸入端的電壓信號隨總線電壓變化而變化；單總線電壓變化時，第一運算放大器Ul的同相輸入端與反相輸入端的電壓信號存在差值，第一運算放大器Ul將差值放大，其電壓波形如圖5中的Vl電壓波形所示。
[0055]該動態差分放大單元中第一分壓電阻R3與第二分壓電阻R4之比，同第一輸入電阻R5與第一反饋電阻R6的比例相同，即R4 / R3=R6 / R5=kl，從而保證第一運算放大器Ul線性放大。由於第二二極體D2正嚮導通壓降Vd2大於第一二極體Dl的正嚮導通壓降Vdl, Mbus總線上的傳輸信號沒有發生變化時，第二二極體D2的陰極電壓Vd2k=Vout-Vd2，低於第一二極體Dl的陰極電壓Vdlk = Vout-Vdl,使得第一運算放大器Ul的兩輸入端之間存在一個固定差值，輸出一個穩定的預置值。[0056]從上述可以看出，在Mbus總線上沒有上傳有效信號時,第一運算放大器Ul輸出一個固定值，且該固定值與Mbus總線的輸出端Vout端的電壓Vout無關,也與Mbus總線上的靜態負載在取樣電阻Rl上產生的電壓降無關，即Ul的輸出電壓不受Mbus總線上連接的靜態負載大小的影響，只與第一二極體Dl和第二二極體D2的正嚮導通壓降有關。
[0057]當Mbus總線上傳有效信號產生的電壓信號,存在微小的電壓變化量AVo時,第一運算放大器Ul的同相輸入端的電壓信號為Vdlk=Vout-Vdl，反相輸入端的電壓信號隨Vout端的電壓信號變化而變化。
[0058]從以上分析可以看出，Mbus總線上上傳有效信號產生的電壓信號有一微小的變化Δ Vo時,第一運算放大器Ul的輸出端可以將該變化有效的放大kl倍，由於第一運算放大器Ul兩輸入端間的差值，是Mbus總線上存在微小的電壓變化和固定差值之和，這樣能夠有效放大Vout端變化微小的電壓信號的，防止後面的解碼單元誤解碼，提高了解碼靈敏度。
[0059]移位倒相放大單元主要包括:第二運算放大器U2，其同相輸入端輸入有參考電壓Vj，其反相輸入端通過第七輸入電阻R7與所述動態差分放大單元的輸出端相連，輸出端通過第八反饋電阻R8連接於所述反相輸入端，且假設R8 / R7=k2，其正電源端與工作電源Vcc連接,負電源端接地。
[0060]具體的，所述參考電壓Vj根據所述動態差分放大單元輸出的電壓信號以及後級的解碼單元的輸入電壓要求進行設定。
[0061]以上看出，Mbus總線上沒有信號變化時，即靜態工作狀態時，動態差分放大單元輸出端輸出一個幅值較低的電壓，該電壓的幅值與預設電壓Vj的幅值相差較大，在第二運算放大器U2輸出端輸出一個幅值較高的電壓；Mbus總線上傳輸數據時,動態差分放大單兀輸出端輸出一個幅值較高的電壓，該電壓與預設電壓Vj幅值相差較小，在第二運算放大器U2的輸出端輸出一個幅值較低的電壓，具體波形如圖5中V2波形所示。
[0062]由圖5可以看出，經過反相放大後，其輸出的電壓變化波形與Mbus總線上電壓變化波形一致，但電壓信號的幅值變化增大了，其輸出的電壓幅值可以通過調整第二運算放大器的電壓放大倍數來達到解碼要求。
[0063]解碼單元主要包括:電壓比較器U3、第三二極體D3、第二電容C2，其中:
[0064]電壓比較器U3的同相輸入端，通過第九輸入電阻R9連接於所述移位倒相放大單元的輸出端，輸出端通過第二電容C2連接於同相輸入端，形成正反饋迴路，且該輸出端與上拉電阻R12的一端相連，上拉電阻R12另一端連接直流電源Vcc，同時，該輸出端通過第四電容C4接地。
[0065]第三二極體D3與第十分壓電阻RlO和第十一分壓電阻Rll構成的串聯支路，連接在所述第二運算放大器U2的輸出端和地之間，第三二極體D3的陽極作為該串聯支路的一端與第二運算放大器U2的輸出端相連，第三二極體D3的陰極通過第十分壓電阻RlO和第十一分壓電阻Rll接地。同時，電壓比較器U3的反相輸入端連接於第十分壓電阻RlO和第十一分壓電阻Rll的公共連接點處，第二電容C2並聯在第十一分壓電阻Rll的兩端，利用第十分壓電阻RlO上的電壓為第二電容C2充電，使得第二電容C2上的電壓基本保持不變。
[0066]由於第二電容C2的存在，電壓比較器U3的反相輸入端的電壓信號相對穩定,如圖5中V4所示的電壓波形；電壓比較器U3的同相輸入端的電壓波形如圖5中V3所示的電壓波形，同第二運算放大器U2的輸出端的電壓信號波形相同；電壓比較器U3的輸出端輸出解碼後的Mbus總線上電壓信號，如圖5中Vrx所示的電壓波形，即將Vout的電壓信號放大後得到的與Vout的電壓波形方向相同、電壓幅值不同的電壓信號。
[0067]本申請實施例採用單端動態放大的原理，將Mbus總線傳輸有效信號時總線輸出端的電壓信號的變化量進行放大，以滿足後面的解碼單元的解碼要求，避免了 Mbus總線上靜態負載電流較小時，解碼單元的輸入端的電壓接近Mbus總線的工作電源電壓Vcc，從而避免了無法解碼的現象、降低了誤碼率。
[0068]同時，由於放大電路的存在，使得Mbus總線上的取樣電阻RO大大減小，本實施例中可以使取樣電阻RO減小至2歐，以Mbus總線的工作電源電壓為15V為例，Mbus總線空載上傳信號時的電壓信號，比Mbus總線無傳輸信號時的電壓高10V,此時,Mbus總線的負載電流不能超過(15V-10V) / 2歐=2500mA，遠遠高於使用傳統的解碼電路時的最大負載電流185mA。
[0069]取樣電阻RO的大大減小，降低了取樣電阻消耗的電能，節約了能源，取樣電阻上的發熱量大大減小，對整機的散熱性能的要求降低，從而提高了整機的可靠性。
[0070]由於該電路採用兩級放大電路，將Mbus總線上傳輸有效信號時產生的電壓變化量放大，且兩級放大電路的放大倍數均可調，使得傳輸給解碼單元的Mbus總線上的傳輸信號可以在不大於電源電壓Vcc範圍內設定，從而提高解碼的靈敏度和可靠性，同時，使得該解碼電路能夠適應更寬的上傳數據時的電流變化範圍。
[0071]綜上所述，本實施例提供的解碼電路，採用單端動態放大原理，避免了 Mbus總線上靜態負載電流較小時出現無法解碼的現象，降低了誤碼率，大大提高了 Mbus總線的負載能力，同時降低了取樣電阻的功耗，對整機的散熱性能沒有較高的要求，提高了整機的可靠性，而且解碼效果不受Mbus總線上的靜態負載電流動態變化的影響。本實施例給出了動態差分放大單元、移位倒相放大單元，以及解碼單元的具體的電路結構，這並不能限制本申請的保護範圍，本領域技術人員可以根據本申請的基本原理進行電路中的元件上的改變和增減。
[0072]本領域技術人員可以理解的是，本實施例中的採用的運算放大器、電容、電阻的參數值可以根據具體情況確定，本申請對此並不限定。
[0073]以上所述僅是本申請的【具體實施方式】，應當指出，對於本【技術領域】的普通技術人員來說，在不脫離本申請原理的前提下，還可以做出若干改進和潤飾，這些改進和潤飾也應視為本申請的保護範圍。
【權利要求】
1.一種Mbus解碼電路，其特徵在於，包括:串聯在Mbus總線的取樣電阻、動態差分放大單元、移位倒相放大單元及單端解碼單元，其中: 所述動態差分放大單元與Mbus總線相連，用於對Mbus總線上經過所述取樣電阻電壓信號變化，進行動態差分放大，提供給所述移位倒相放大單元，且其基準參考電壓為所述Mbus總線工作電源電壓值； 所述移位倒相放大單元與所述動態差分放大單元相連,用於將所述動態差分放大單元輸出的電壓信號反相放大並移位，並提供給所述解碼單元； 所述解碼單元與所述移位倒相放大單元相連，用於將接收到的電壓信號進行解碼處理，得到Mbus總線上傳輸的有效信號。
2.根據權利要求1所述的Mbus解碼電路，其特徵在於，所述動態差分放大單元包括: 與所述第三分壓電阻和第四分壓電阻接地； 與所述第四分壓電阻相併聯的第一電容；同相輸入端連接於所述第三分壓電阻與第四分壓電阻的公共連接點處，輸出端與反相輸入端之間通過第六反饋電阻連接，正電源端接正電源，負電源端接地的第一運算放大器； 陽極與Mbus總線連接，陰極通過第五輸入電阻與第一運算放大器的反相輸入端相連的第二二極體。
3.根據權利要求2所述的解碼電路，其特徵在於，所述移位倒相放大單元包括: 第二運算放大器，其同相輸入端輸入預設參考電壓，反相輸入端通過第七輸入電阻與所述第一運算放大器的輸出端相連，第二運算放大器的輸出端通過第八反饋電阻與所述反相輸入端相連。
4.根據權利要求3所述的解碼電路，其特徵在於，所述解碼單元主要包括:第三電壓比較器、第三二極體，以及第二電容； 所述第三二極體與第十分壓電阻及第十一分壓電阻構成的串聯支路，其中第三二極體的陽極作為該串聯支路的一端與所述第二運算放大器的輸出端相連，該串聯支路的另一端接地； 所述第三電壓比較器的同相輸入端，通過第九輸入電阻與所述第二運算放大器的輸出端相連，反相輸入端與所述第十分壓電阻及第十一分壓電阻的公共點相連，輸出端通過第三電容連接於同相輸入端，且通過第四電容接地； 所述第二電容並聯於所述第十一分壓電阻的兩端。
5.根據權利要求1-4任一項所述的解碼電路，其特徵在於，所述取樣電阻的阻值不大於10歐。
6.根據權利要求5所述的解碼電路，其特徵在於，所述取樣電阻的阻值為3.9歐。
7.根據權利要求5所述的解碼電路，其特徵在於，所述取樣電阻的阻值為3歐。
8.根據權利要求5所述的解碼電路，其特徵在於，所述取樣電阻的阻值為2歐。
【文檔編號】H03F3/45GK203445844SQ201320608031
【公開日】2014年2月19日 申請日期:2013年9月29日 優先權日:2013年9月29日
【發明者】盛君偉, 蔣建樑 申請人:杭州宇控科技有限公司