一種CuxO基電阻型存儲器及其製備方法

2023-05-04 01:57:36

專利名稱：一種CuxO基電阻型存儲器及其製備方法
技術領域：
本發明屬於微電子技術領域，具體涉及金屬氧化物不揮發存儲器技術，尤其涉及包括CuxO基存儲介質的電阻型存儲器及其製造方法。
背景技術：
存儲器在半導體市場中佔有重要的地位，由於可攜式電子設備的不斷普及，不揮發存儲器在整個存儲器市場中的份額也越來越大，其中90%以上的份額被FLASH佔據。但是由於存儲電荷的要求，FLASH的浮柵不能隨技術代發展無限制減薄，有報導預測FLASH技術的極限在32nm左右，這就迫使人們尋找性能更為優越的下一代不揮發存儲器。最近電阻轉換存儲器件(resistive switching memory)因為其高密度、低成本、可突破技術代發展限制的特點引起高度關注，所使用的材料有相變材料、摻雜的SrZr03、鐵電材料PbZrTi03、鐵磁材料Pr卜,C Mn03、二元金屬氧化物材料、有機材料等。 電阻型存儲器通過電信號的作用，使存儲介質在高電阻狀態(HighResistanceState，HRS)和低電阻(Low Resistance State,LRS)狀態之間可逆轉換，從而實現存儲功能。電阻型存儲器使用的存儲介質材料可以是各種金屬氧化物材料，其中CuxO(l< x《2)材料作為兩元金屬氧化物中的一種，其優勢更為明顯，因為Cu在互連工藝中廣泛應用，CuxO材料的可以在Cu栓塞或Cu連線上方經過常規手段生成，如等離子體氧化、熱氧化等，只需要額外增加l-2塊光刻板即可，成本低廉，而且可以隨多層互連線一起，實現三維堆疊結構。但在CuxO材料的製備過程中，由於Cu和CuxO材料本身的熱應力係數差異，容易在界面處產生空洞，而且形成的CuxO材料較疏鬆，給器件的可靠性、良率以及存儲特性帶來很大影響。 同時，現有技術中報導，CuxO存儲介質摻入一定的元素材料(Ti、La、Mn等元素)，同樣具有存儲特性，銅材料在摻雜後的存儲介質層中仍然以CuxO形式存在，我們定義這種存儲介質為CuxO基存儲介質。其中CuxO中摻矽後，同樣具有存儲特性，是屬於CuxO基存儲介質的一種。

發明內容
本發明要解決的技術問題是為避免在銅上面直接氧化形成空洞的問題，提供一種以CuxO基作為存儲介質的電阻型存儲器及其製造方法。 為解決上述技術問題，本發明提供的電阻型存儲器，包括上電極、銅下電極，還包括設置在上電極和銅下電極之間的CuxO基存儲介質，所述CuxO基存儲介質是通過對覆蓋在銅下電極上的CuSi化合物緩衝層氧化處理形成，其中，1 < x《2。 作為本發明電阻型存儲器的較佳實施例，其中，所述電阻型存儲器還包括在所述銅下電極上方形成的第一介質層和貫穿所述第一介質層中形成的孔洞，位於所述孔洞底部的CuSi化合物緩衝層。所述CuSi化合物緩衝層的厚度範圍為0. 5nm-500nm。所述CuxO基存儲介質形成於所述孔洞之中。
作為本發明電阻型存儲器的又一較佳實施例，其中，所述電阻型存儲器還包括形成於銅下電極之上、Cux0基存儲介質之下的Cux0層，其中，1 < x《2。
作為本發明電阻型存儲器的再一較佳實施例，其中，所述電阻型存儲器還包括形成於CuxO基存儲介質與上電極之間的Si02薄膜層。 根據本發明所提供的電阻型存儲器，其中，所述矽化處理是在含矽氣體中矽化完
成。所述CuSi化合物緩衝層是通過對銅下電極矽化處理形成。所述矽化處理是在矽等離子
體中矽化中完成、或者在含矽氣體中矽化完成、亦或者通過矽的離子注入方法完成。所述氧
化處理是等離子氧化、熱氧化、離子注入氧化之一。所述CuxO基存儲介質是CuxO中摻Si的
存儲介質，或者是所述CuxO基存儲介質是CuxO與氧化矽的納米複合層，亦或者是CuxO-SiO
納米複合材料與與CuxO材料的堆疊層，所述CuxO基存儲介質的矽元素的質量百分比含量
範圍為0. 001% -60%。所述上電極是TaN、Ta、TiN、Ti、Cu、Al、Ni、Co之一。 根據本發明所提供的電阻型存儲器，其中，所述下電極可以為銅互連工藝中形成
於溝槽中的銅引線，所述CuxO基存儲介質形成於銅栓塞底部。所述銅金屬下電極也可以為
銅互連工藝中的銅栓塞，所述Cux0基存儲介質形成於銅栓塞頂部。 本發明同時提供一種製備該電阻型存儲器的方法，包括步驟 (1)對銅下電極構圖矽化處理生成CuSi化合物緩衝層； (2)對所述CuSi化合物緩衝層氧化，生成Cux0基存儲介質； (3)在所述CuxO基存儲介質上構圖形成上電極。 根據本發明所提供的電阻型存儲器製備方法，其中，在所述第(1)步驟之前還包括步驟(al):開孔暴露銅下電極。在所述第(2)步驟之前還包括步驟(2a):對CuxO基存儲介質進行高溫退火處理。所述矽化處理是在矽等離子體中矽化中完成、或者在含矽氣體中矽化完成、亦或者通過矽的離子注入方法完成。所述氧化是等離子氧化、熱氧化、離子注入氧化之一。 本發明同時提供又一種製備該電阻型存儲器的方法，包括步驟 (l)提供常規的大馬士革銅互連工藝中形成於溝槽中的銅引線作為所述Cu,O電阻
存儲器的下電極； (2)在所述銅引線上方形成第一介質層； (3)在所述第一介質層中欲Cu,O形成電阻存儲器的位置，製作孔洞，； (4)以第一介質層為掩膜將位於所述孔洞底部的銅引線進行矽化處理，形成CuSi
化合物緩衝層； (5)將所述CuSi化合物緩衝層的上表層進行氧化處理，形成Cux0基存儲介質；
(6)沉積金屬材料形成上電極。 根據本發明所提供的電阻型存儲器製備方法，其中，在步驟(6)之後還包括步驟
(6a)採用光刻、刻蝕方法將所述上電極圖形化。
或者在步驟(6)之後還包括步驟 (6b)採用化學機械研磨所述金屬材料，將所述上電極圖形化。
本發明的技術效果是，通過對覆蓋在銅下電極上的CuSi化合物緩衝層氧化處理，形成置於上電極和下電極之間的Cux0基存儲介質，從而使包括該Cux0基存儲介質的電阻型存儲器具有如下優越性能(1)氧化覆蓋CuSi化合物緩衝層的銅形成Cux0基存儲介質時，氧化速率相對緩慢，不會在存儲介質之下產生空洞，從而保證器件的良率以及可靠性； (2) Cux0基存儲介質相對直接氧化形成的CuxO存儲介質緻密，其低阻態的電阻相對較高， 從而存儲器具有相對低功耗的特點。


圖1是本發明提供的電阻型存儲器的結構實施例； 圖2是圖1所示實施例存儲器的存儲特性示意圖； 圖3是本發明提供的電阻型存儲器的結構第二實施例； 圖4是本發明提供的電阻型存儲器的結構第三實施例； 圖5是本發明提供的電阻型存儲器的結構第四實施例； 圖6是開孔暴露銅下電極後的橫截面圖； 圖7是銅下電極矽化形成CuSi矽化物緩衝層後的橫截面圖； 圖8是CuSi化合物緩衝層上氧化形成CuxO基存儲介質後的橫截面圖； 圖9是CuSi化合物緩衝層上氧化形成CuxO基存儲介質後的第二實施例橫截面
圖； 圖10是CuSi化合物緩衝層上氧化形成CuxO基存儲介質後的第三實施例橫截面 圖； 圖11是CuSi化合物緩衝層上氧化形成CuxO基存儲介質後的第四實施例橫截面 圖； 圖12是本發明提供的CuxO基存儲介質形成於銅栓塞底部的電阻型存儲器結構示 意圖； 圖13是在第一層銅引線形成後橫截面圖； 圖14是在第一層銅引線上方沉積SiN蓋帽層後的橫截面圖； 圖15是將蓋帽層打開後的橫截面圖； 圖16是暴露出的銅引線矽化後的橫截面圖； 圖17是將孔洞中銅矽化合物氧化後橫截面圖； 圖18是沉積上電極後橫截面圖； 圖19是把上電極圖形化後的橫截面圖； 圖20是沉積蓋帽層、層間介質、刻蝕阻擋層、層間介質、抗放射層後的橫截面圖； 圖21是形成第二層金屬連線溝槽和通孔後的橫截面圖； 圖22是沉積TaN/Ta擴散阻擋層後的橫截面圖； 圖23是ECP生長Cu後的橫截面圖； 圖24是本發明提供的CuxO基存儲介質形成於銅栓塞頂部的電阻型存儲器結構示 意圖。
具體實施例方式
在下文中結合圖示在參考實施例中更完全地描述本發明，本發明提供優選實施 例，但不應該被認為僅限於在此闡述的實施例。在圖中，為了清楚放大了層和區域的厚度， 但作為示意圖不應該被認為嚴格反映了幾何尺寸的比例關係。
在此參考圖是本發明的理想化實施例的示意圖，本發明所示的實施例不應該被認 為僅限於圖中所示的區域的特定形狀，而是包括所得到的形狀，比如製造引起的偏差。例如 幹法刻蝕得到的曲線通常具有彎曲或圓潤的特點，但在本發明實施例圖示中，均以矩形表 示，圖中的表示是示意性的，但這不應該被認為限制本發明的範圍。 圖1所示為本發明提供的電阻型存儲器的結構實施例。如圖3所示，電阻型存儲 器10包括銅下電極40、 CuSi化合物緩衝層22、 Cux0基存儲介質23、以及上電極30。通過 在銅金屬下電極40上可以形成一層介質層21，介質層21的材料可以為Si02、Si3N4等。孔 洞27形成於介質層21中，用於構圖暴露下電極40，為定義圖形尺寸形成CuSi化合物緩衝 層22作準備；孔洞27可以通過常規的光刻、刻蝕等工藝構圖形成。CuSi化合物緩衝層22 形成於孔洞27底部、下電極40之上，它是通過對暴露銅下電極矽化形成，其矽化的方法主 要有(l)高溫的含矽氣體中矽化(2)高溫矽等離子體下矽化(3)矽的離子注入的方法矽 化。以第(1)中矽化方法為例，通過在一定高溫(200°C -500°C )下，銅下電極局部暴露於 含矽的氣體中，Cu金屬與氣體發生化學反應，矽化生成CuSi化合物緩衝層。在該實施例中， 含矽的氣體可以是S叫、S叫Cl2、Si(CH山等氣體，化學反應的恆定氣壓小於20Torr。生成 的CuSi化合物緩衝層中，CuSi並不代表其化合物的固定化學式，其銅與矽的化學計量比也 不僅限於l : 1，其化學計量比與形成的工藝參數有關，例如氣體流量，溫度、時間等等，並 且CuSi化合物緩衝層中的銅矽比不一定是完全均勻的，在該實施例中，由於表面的Cu更容 易與含矽的氣體結合，CuSi化合物緩衝層中越接近銅下電極，其銅與矽的化學計量比更高。 在該實施例結構中，CuSi化合物緩衝層22厚度範圍為0. 5nm 500nm。由於CuSi化合物 緩衝層是通過Cu下電極矽化形成，Cu與CuSi化合物緩衝層之間一般不會形成空洞，進一 步，CuSi化合物緩衝層22是具有阻擋銅擴散的功能的，因此有利於阻止下電極的Cu向上 電極或者其他地方擴散。該發明中所述的緩衝的概念主要是指在氧化形成CuxO基存儲介 質時減緩氧化的速率。 繼續如圖1所示，CuxO基存儲介質23形成於CuSi化合物緩衝層22上，它是通過 對CuSi化合物緩衝層進行氧化形成的，圖3所示實施例是氧化之前形成的CuSi化合物緩 衝層沒有全部氧化生成CuxO基存儲介質，從而保留了 CuSi化合物緩衝層22。該氧化方法 具有自對準的特點(CuxO基存儲介質的圖像與CuSi化合物緩衝層22對準)。通過將CuSi 化合物緩衝層暴露於氧氣氛中，或者暴露於氧等離子體中，CuSi化合物緩衝層中的Cu會不 斷與0反應生成CuxO存材料，原先的Si元素以矽或氧化矽的形式存在於CuxO材料中形成 CuxO基存儲介質，因此，CuxO基存儲介質根據Si存在形式，可以是CuxO材料中摻Si的存 儲介質，也可以是CuxO基存儲介質是CuxO與氧化矽的納米複合層，也可以是CuxO基存儲 介質是CuxO與氧化矽的納米複合層。CuxO基存儲介質中的矽元素的質量百分比含量範圍 為0. 001 % -60 % ，具體與CuSi層的化學計量比、以及氧化的工藝條件參數有關；並且Si在 CuxO基存儲介質層中的質量百分比分布並不一定是均勻的。例如，有可能是從上表面向下 表面Si元素以質量百分比梯度遞減的形式分布於CuxO基存儲介質層中；也有可能是Si元 素相對集中分布於CuxO基存儲介質的上表面和下表面之間一物理層區域，CuxO基存儲介 質的上表層為CuxO、中間層存在一含矽層的CuxO、下表層為CuxO，但其上表層、中間層、下 表層之間並沒有明確的物理界限，因此都是同為CuxO基存儲介質。因此矽元素在CuxO基 存儲介質中的具體分布形式並不受本發明限制。進一步需要說明的是，CuxO基存儲介質中
7除了包括Si元素外，還可以包括其他摻雜元素，例如，如果在氧化過程中，氧化的氣體中還 通入除氧之外的其他活性氣體如含F的氣體，則CuxO基存儲介質中除含有Si外還摻有F， 具體CuxO基的摻雜成份不受實施例限制，與氧化的工藝條件有關。CuxO基存儲介質中的 x、反應了 Cu與0的平均化學計量比，也即原子比，1 < x《2。在整個CuxO基存儲介質23 中，各個局部位置的x值是不一定相同的，也即CuxO基存儲介質薄膜的化學計量比是有差 異的，由於表層的CuSi更多地接觸氧並與氧反應，因此CuxO基存儲介質越靠近CuSi化合 物緩衝層22，其氧的含量越少，即x越小。在該實施例結構中，即CuxO基存儲介質23的厚 度範圍為0. 5nm 500nm，其厚度小於孔洞27的深度，因此CuxO基存儲介質23是位於孔 洞27之中的。上電極30形成於CuxO基存儲介質23之上，在該實施例中上電極填充了孔 洞27。上電極30材料可以單層結構，其可以是Ta、 TaN、 Ti、 Cu、 Ni、 Al、 Co等金屬材料；也 可以是複合層結構，其可以是Ti/TiN、 Ta/TaN等。 圖2所示為圖1所示實施例存儲器的存儲特性示意圖。其中曲線60為圖1所示實 施例存儲器的電壓掃描轉換特性，曲線60為現有技術的CuxO存儲器的電壓掃描轉換特性。 由於CuxO基存儲介質相對於現有技術的CuxO存儲介質層更加緻密，並且在CuxO基存儲介 質和下電極之間增加了 CuSi化合物緩衝層，因此其低阻態在比用CuxO存儲介質的電阻型 存儲器大1個數量級，因此該存儲器在低阻態時具有小的電流，從而存儲器的功耗更低。
圖3所示為本發明提供的電阻型存儲器的結構第二實施例。在該實施例中，氧化 之前的形成的CuSi化合物緩衝層恰好全部被氧化形成CuxO基存儲介質層23，因此該實施 例與圖l所示實施例的主要區別是不包括CuSi化合物緩衝層22。其中的CuxO基存儲介質 23是通過控制氧化工藝條件(如時間、溫度、壓強等等)使CuSi化合物緩衝層恰好全部氧 化，從而在該電阻型存儲器10中不包括CuSi化合物緩衝層。但是用於氧化形成CuxO基存 儲介質的CuSi化合物緩衝層也同樣是通過矽化暴露的銅下電極形成。
圖4所示為本發明提供的電阻型存儲器的結構第三實施例。在該實施例中，氧化 之前的形成的CuSi化合物緩衝層部被氧化形成CuxO基存儲介質層23並存在過氧化現象， 使銅下電極中的銅部分氧化。因此該實施例與圖1所示實施例的主要區別是不包括CuSi 化合物緩衝層22、但包括由於過氧化生成CuxO層24。結合圖1和圖4所示，其中的CuxO基 存儲介質23也是通過對CuSi化合物緩衝層全部氧化形成的，只是由於氧化CuSi化合物緩 衝時的條件差異，在CuSi化合物緩衝層全部氧化變成CuxO基存儲介質後，由於繼續氧化、 或者在氧化形成CuxO基存儲介質的過程，少量氧擴散到Cu電極上，在一定的工藝條件溫度 下，很容易與CuSi化合物緩衝層下的Cu反應生成CuxO層(1 < x《2) 24， CuxO層24成份 以及厚度視具體工藝條件而確定，但其CuxO基存儲介質的最主要的差異是不存在Si 。在該 實施例中，CuxO層24的厚度範圍是0. 5nm到500nm。 CuxO層24是否有存儲特性不受本發 明的限制，如果具有存儲特性，將於CuxO基存儲介質一起形成複合存儲介質層。
圖5所示為本發明提供的電阻型存儲器的結構第四實施例。該實施例與圖4所示 實施例的主要區別是還包括形成於CuxO基存儲介質23上的Si02層25。由於氧化CuSi化 合物緩衝時的工藝條件差異，會在CuxO基存儲介質表面過氧化而形成Si02層25，該Si02 層一般比較薄(厚度範圍在0. 5nm到20nm)，並有可能不連續分布於CuxO基存儲介質23之 上，並具有增加電阻型存儲器10的存儲電阻的效果，從而使低阻更高，達到進一步降低功 耗的目的。
同時，通過圖6至圖8公開了圖1所示實施例電阻存儲器結構的製造方法過程，以 下結合圖6至圖8、以及圖1詳細說明電阻型存儲器的製造方法。
步驟l，開孔暴露銅下電極。 如圖6所示，在銅下電極40上的介質層21上構圖開孔洞27，用於局部暴露銅下電 極，並定義存儲介質層的單元面積大小。介質層21可以是氧化矽、氮化矽等材料，可以通過 光刻、刻蝕的辦法形成孔洞27。 步驟2，對銅下電極矽化處理，生成CuSi矽化物緩衝層。 如圖7所示，通過對暴露的銅下電極部分矽化，形成一定厚度的CuSi矽化物緩衝 層22a，22a定義為氧化之前的CuSi化合物緩衝層。其矽化的方法主要有(1)高溫的含矽 氣體中矽化(2)高溫矽等離子體下矽化(3)矽的離子注入的方法矽化。以第(1)種矽化方 法為例，通過在一定高溫(200°C-500°C)下，銅下電極局部暴露於含矽的氣體中，Cu金屬與 氣體發生化學反應，矽化生成CuSi化合物緩衝層。在該實施例中，含矽的氣體可以是SiH4、 S叫Cl2、Si(CH山等氣體，化學反應的恆定氣壓小於20Torr。可以在加熱的條件下，在矽烷 (SiH4)氣氛下進行，溫度可以為100-500度，矽烷濃度可以為0.01%-30%。在第(3)種方 法中，矽的離子注入時，介質層21同時起掩模層的作用。
步驟3，對CuSi化合物緩衝層氧化，生成CuxO基存儲介質。 如圖8所示，通過控制氧化的工藝條件(如溫度、壓強、時間等)，對氧化之前的 CuSi化合物緩衝層22a氧化生成CuxO基存儲介質23，在該實施例中，氧化之前的CuSi化 合物緩衝層22a並未完全氧化，還剩下底層部分的CuSi化合物緩衝層22。氧化的方法主要 有等離子氧化和熱氧化，其具體氧化的方法不受本發明限制。 作為較佳實施例，還可以在氧化生成CuxO基存儲介質後，對CuxO基存儲介質進行 高溫退火處理，其退火溫度範圍是20(TC -500°C。
步驟4，在CuxO基存儲介質上形成上電極。 如圖1所示，通過在圖8所示的結構上，PVD沉積金屬導電材料(Ta、 Ti、 TaN等) 作為上電極30，覆蓋CuxO基存儲介質。上電極30的金屬材料種類、沉積方法不受本發明限 制。 至此，圖1所示結構實施例的電阻型存儲器形成。 需要說明的是，圖3、圖4、圖5所示結構實施例的製備方法同樣包括以上所述步驟 1、2、3、4。只是在步驟3中，氧化的工藝參數差異，導致氧化之前的CuSi化合物緩衝22a被 氧化的程度不同。通過步驟3後，可以分別形成與圖8相差異的圖9、圖10、圖11結構，分 別用來形成圖3、圖4、圖5所示實施例電阻型存儲器。 該具體實施例中同時提供圖12和圖24所示實施例電阻型存儲器集成於銅互連工 藝的結構。 圖12為根據本發明以CuSi作為緩衝層的CuxO基電阻型存儲器的實施例的剖面 結構圖。在該實施例中，CuxO基電阻型存儲器與雙大馬士革工藝集成，CuxO基存儲介質形 成於銅栓塞的底部、銅引線之上，如圖12所示，PMD層100形成MOS器件之上，它可以是摻 磷的氧化矽PSG等介質材料，在PMD層100中形成鎢栓塞903，鎢栓塞903連接第一層銅引 線和MOS管源極或者漏極。PMD層100上形成第一層刻蝕終止層201，可以為Si3N4、 SiON、 SiCN ;刻蝕終止層201上形成第一層層間介質層101，它可以為Si02或摻F或C的Si02等低k介質材料。501和502為形成於第一層介質層101溝槽中的銅引線，501為其上表層不需 要圖形氧化形成CuxO基存儲介質的銅引線，502為其上表層需要圖形氧化形成CuxO基存儲 介質的銅引線，需要形成CuxO基存儲介質的銅引線502形成Cu,O存儲器的金屬下電極；銅 引線和第一層層間介質層101之間為防止銅擴散的擴散阻擋層401和402，可以是TaN、Ta/ TaN複合層或是Ti/TiN複合層，或是其它起到同樣作用的導電材料，如TiSiN、 WNX、 WNxCy、 Ru、 TiZr/TiZrN等；銅引線之上為蓋帽層202a，可以為Si3N4、 SiON、 SiCN ;銅引線502上部 為CuSi化合物701 ;其上為Ci^0基存儲介質層700，其中1 <x《2。第一層銅引線501、 502上為蓋帽層202a，蓋帽層202a中存在孔洞300，孔洞300局部暴露銅引線502，從而可 以對銅引線502矽化生成CuSi化合物緩衝層，通過對CuSi化合物緩衝層氧化生成CuxO基 存儲介質層700以及剩餘的CuSi化合物緩衝層701。因此CuSi化合物緩衝層701在銅引 線502之上，銅引線502之上是CuxO基存儲介質層700。 CuxO基存儲介質層700形成於蓋 帽層202a的孔洞300中，蓋帽層202a可以為Si3N4、SiON等介質材料；蓋帽層202a上方為 第二層層間介質層102a，可以為Si02或摻F或C的Si02等低k介質材料；503和504為形 成於第二層層間介質層102a通孔的銅栓塞，503為其上表層不需要氧化形成CuxO基存儲介 質的銅栓塞，504為其上表層需要氧化形成CuxO基存儲介質的銅栓塞。CuxO基存儲介質上 方為上電極801，可以為TaN、 Ta、 TiN、 Ti、 Cu、 Al、 Ni、 Co等導電材料；蓋帽層202a上方是 蓋帽層202b，起上電極的擴散阻擋作用，可以為Si3N4、 SiON等介質材料；蓋帽層202b上方 為第二層層間介質102與103，可以為Si02或摻F或C的Si02等低k介質材料；102與103 之間為刻蝕阻擋層203，可以為Si3N4、 SiON、 SiCN ;第二層金屬連線503和504形成與第二 層層間介質中；在金屬連線與層間介質之間為防止銅擴散的擴散阻擋層403和404，可以是 TaN、Ta/TaN複合層或是Ti/TiN複合層，或是其它起到同樣作用的導電材料，如TiSiN、WNx、 WNxCy、 Ru、 TiZr/TiZrN等。 以CuSi作為緩衝層的CuxO基電阻型存儲器的具體製造方法如圖12至圖23所示 說明。圖13為進行到第一層銅引線CMP製作結後的剖面圖，以此為該實施例的工藝集成步 驟的起始步驟。IOO為PMD層，是指第一層銅引線與MOS器件之間的介質層，它可以是摻磷 的氧化矽PSG等介質材料；903為鎢栓塞，它連接第一層銅引線與M0S器件；PMD層100以下 圖示為前端工藝形成的CMOS邏輯器件。501為第一層銅引線的一部分，其上方不生長存儲 介質，502為第一層銅引線的另一部分，其上方將形成存儲介質；101為層間絕緣介質層；。
進一步參考附圖14， PECVD沉積一層Si3N4蓋帽層，蓋帽層202a厚度範圍為20 2000nm。 進一步參考圖15，通過光刻、刻蝕將蓋帽層202a打開，形成孔洞300，存儲單元的 尺寸即為孔洞300的尺寸。在實際刻蝕過程中，為避免去除光刻膠時的灰化工藝將銅引線 氧化，通常會採用二次刻蝕工藝，具體方法是先光刻出孔洞圖形，然後幹法刻蝕將孔洞處蓋 帽層刻蝕掉一部分，之後用灰化工藝去除光刻膠，此時孔洞處蓋帽層未被全部刻蝕完，保護 了下面的銅引線而未使之氧化，最後經過二次刻蝕，將孔洞完全打開。例如，剛沉積完時，蓋 帽層202a為IOO咖，經過第一次刻蝕，將孔洞打開50nm，然後去除光刻膠進行第二次刻蝕， 將孔洞完全打開，此時蓋帽層202a厚度變為50nm。 進一步參考附圖16，將空洞中暴露的Cu進行Si化處理，可以在加熱的條件下，在 矽烷氣氛下進行，溫度可以為100-500度，矽烷濃度可以為0.01% 30%。
10
進一步參考附圖17，將孔洞中暴露出的CuSi化合物701進行等離子氧化，此時引 線501由於受SiN蓋帽層保護而不會被氧化。 進二步參考附圖18，在Cu,0上沉積上電極材料800，材料種類可以為TaN、Ta、TiN、 Ti、 Cu、 Al、 Ni、 Co等導電材料，製備方法可以通過反應濺射、PECVD、熱蒸發等方式實現。
進一步參考附圖19，對上電極材料800進行圖形化，形成上電極801。先通過光刻 定義出上電極圖形，再通過幹法或溼法刻蝕，實現電極的圖形化。 進一步參考附圖20，在電極801之上依次沉積蓋帽層202b、層間介質102、刻蝕阻 擋層203、層間介質103、抗反射層204。蓋帽層202b可以為SiN、 SiON等材料，層間介質 102U03可以為Si02或摻F或C的Si02等低k介質材料，刻蝕阻擋層可以為SiN、 SiON等 材料，抗反射層204可以為SiON等材料。 進一步參考附圖21，通過光刻刻蝕，形成第二層金屬連線溝槽和通孔601和602。
進一步參考附圖22，先通過Ar離子進行預濺射，去除銅引線501表層及存儲單元 上電極801表面的自然氧化層，以增強其與擴散層的粘附能力，然後CVD或PVD沉積TaN/Ta 擴散阻擋層403和404。 進一步參考附圖23，先PVD生長一籽晶層Cu，使之後ECP銅生長沿111擇優取向， 從而降低銅連線電阻率，然後ECP生長Cu填滿溝槽和通孔，再200度退火，以增大銅的晶 粒。 進一步參考附圖12，CMP去除多餘的銅引線層，形成銅栓塞及第二層銅引線503和 504。 至此，以CuSi作為緩衝層的CuxO基電阻型存儲器基本形成。 本發明進一步提供CuxO基存儲介質形成於銅栓塞頂部的電阻型存儲器結構實施 例。圖24所示為本發明提供的CuxO基存儲介質形成於銅栓塞頂部的電阻型存儲器結構示 意圖。如圖24所示，在該實施例中，CuxO基電阻型存儲器與雙大馬士革工藝集成，CuxO基 存儲介質形成於銅栓塞的底部、銅引線之上，如圖24所示，PMD層100形成MOS器件之上， 它可以是摻磷的氧化矽PSG等介質材料，在PMD層100中形成鎢栓塞903，鎢栓塞903連接 第一層銅引線和MOS管源極或者漏極。PMD層100上形成第一層刻蝕終止層201，可以為 Si3N4、SiON、SiCN ;刻蝕終止層201上形成第一層層間介質層IOI，它可以為Si02或摻F或C 的Si02等低k介質材料。503為形成於第一層介質層101溝槽中的銅引線；銅引線和第一層 層間介質層101之間為防止銅擴散的擴散阻擋層402，可以是TaN、 Ta/TaN複合層或是Ti/ TiN複合層，或是其它起到同樣作用的導電材料，如TiSiN、 WNX、 WNxCy、 Ru、 TiZr/TiZrN等； 銅引線之上為蓋帽層202，可以為Si3N4、 SiON、 SiCN ;蓋帽層202上方為第二層層間介質層 102和103，可以為Si02或摻F或C的Si02等低k介質材料；504為形成於第二層層間介質 層102中的銅栓塞，其頂端先被矽化、然後被氧化形成Cu,O基存儲介質700，剩餘的CuSi化 合物緩衝層701位於銅栓塞504和CuxO基存儲介質700之間，銅栓塞504用作該存儲器的 下電極。Ci^O基存儲介質700之上形成上電極801，可以為TaN、Ta、TiN、Ti、Cu、Al、Ni、Co 等導電材料。第二層銅引線601覆蓋上電極801。 505為形成於第二層層間介質層102和 103中的銅栓塞，其頂端也將先被矽化、然後被氧化形成CUxO基存儲介質700，剩餘的CuSi 化合物緩衝層701位於銅栓塞505和CuxO基存儲介質700之間，銅栓塞505用作該存儲器 的下電極。銅栓塞505之上並沒有第二層銅線，其存儲器的上電極801覆蓋CuxO基存儲介質700並形成於第三蓋帽層505中。 在不偏離本發明的精神和範圍的情況下還可以構成許多有很大差別的實施例。應 當理解，除了如所附的權利要求所限定的，本發明不限於在說明書中所述的具體實施例。
權利要求
一種電阻型存儲器，包括上電極、銅下電極，其特徵在於，還包括設置在上電極和銅下電極之間的CuxO基存儲介質，所述CuxO基存儲介質是通過對覆蓋在銅下電極上的CuSi化合物緩衝層氧化處理形成，其中，1＜x≤2。
2. 根據權利要求1所述的電阻型存儲器，其特徵在於，所述電阻型存儲器還包括在所 述銅下電極上方形成的第一介質層和貫穿所述第一介質層中形成的孔洞，位於所述孔洞底 部的CuSi化合物緩衝層。
3. 根據權利要求1所述的電阻型存儲器，其特徵在於，所述電阻型存儲器還包括形成 於銅下電極之上、CuxO基存儲介質之下的CuxO層，其中，l < x《2。
4. 根據權利要求1所述的電阻型存儲器，其特徵在於，所述電阻型存儲器還包括形成 於CuxO基存儲介質與上電極之間的Si02薄膜層。
5. 根據權利要求1所述的電阻型存儲器，其特徵在於，所述CuSi化合物緩衝層是通過 對銅下電極矽化處理形成。
6. 根據權利要求5所述的電阻型存儲器，其特徵在於，所述矽化處理是在含矽氣體中 矽化完成。
7. 根據權利要求5所述的電阻型存儲器，其特徵在於，所述矽化處理是在矽等離子體 中矽化中完成。
8. 根據權利要求5所述的電阻型存儲器，其特徵在於，所述矽化處理是通過矽的離子 注入方法完成。
9. 根據權利要求2所述的電阻型存儲器，其特徵在於，所述CuSi化合物緩衝層的厚度 範圍為0. 5nm-500nm。
10. 根據權利要求2所述的電阻型存儲器，其特徵在於，所述CuxO基存儲介質形成於所 述孔洞之中。
11. 根據權利要求1所述的電阻型存儲器，其特徵在於，所述氧化處理是等離子氧化、 熱氧化、離子注入氧化之一。
12. 根據權利要求1所述的電阻存儲器，其特徵在於，所述下電極為銅互連工藝中形成 於溝槽中的銅引線，所述CuxO基存儲介質形成於銅栓塞底部。
13. 根據權利要求1所述的電阻型存儲器，其特徵在於，所述銅金屬下電極是銅互連工 藝中的銅栓塞，所述CuxO基存儲介質形成於銅栓塞頂部。
14. 根據權利要求1所述的電阻型存儲器，其特徵在於，所述CuxO基存儲介質是CuxO 中摻Si的存儲介質。
15. 根據權利要求1所述的電阻型存儲器，其特徵在於，所述CuxO基存儲介質是CuxO 與氧化矽的納米複合層。
16. 根據權利要求1所述的電阻型存儲器，其特徵在於，所述CuxO基存儲介質是 CuxO-SiO納米複合材料與CuxO材料的堆疊層。
17. 根據權利要求14或15或16所述的電阻型存儲器，其特徵在於，所述CuxO基存儲 介質的矽元素的質量百分比含量範圍為O. 001% -60%。
18. 根據權利要求1至13任意一所述的電阻存儲器，其特徵在於，所述上電極是TaN、 Ta、TiN、Ti、Cu、Al、Ni、Co之一。
19. 一種如權利要求1所述的電阻型存儲器的製備方法，其特徵在於包括步驟(1) 對銅下電極構圖矽化處理生成CuSi化合物緩衝層；(2) 對所述CuSi化合物緩衝層氧化，生成Cux0基存儲介質；(3) 在所述CuxO基存儲介質上構圖形成上電極。
20. 根據權利要求19所述的製備方法，其特徵在於，在所述第(1)步驟之前還包括步驟 (al):開孔暴露銅下電極。
21. 根據權利要求19所述的製備方法，其特徵在於，在所述第(2)步驟之前還包括步驟 (2a):對CuxO基存儲介質進行高溫退火處理。
22. 根據權利要求19所述的製備方法，其特徵在於，所述矽化處理是在含矽氣體中矽 化完成。
23. 根據權利要求19所述的製備方法，其特徵在於，所述矽化處理是在矽等離子體中 矽化中完成。
24. 根據權利要求19所述的製備方法，其特徵在於，所述矽化處理是通過矽的離子注 入方法完成。
25. 根據權利要求19所述的製備方法，其特徵在於，所述氧化是等離子氧化、熱氧化、 離子注入氧化之一。
26. —種如權利要求1所述的電阻型存儲器的製備方法，其特徵在於，包括以下步驟(1) 提供常規的大馬士革銅互連工藝中形成於溝槽中的銅引線作為所述Cu,O電阻存儲 器的下電極；(2) 在所述銅引線上方形成第一介質層；(3) 在所述第一介質層中欲Cu,O形成電阻存儲器的位置，製作孔洞；(4) 以第一介質層為掩膜將位於所述孔洞底部的銅引線進行矽化處理，形成CuSi化合 物緩衝層；(5) 將所述CuSi化合物緩衝層的上表層進行氧化處理，形成CuxO基存儲介質；(6) 沉積金屬材料形成上電極。
27. 根據權利26所述的製備方法，其特徵在於，在步驟(6)之後還包括步驟 (6a)採用光刻、刻蝕方法將所述上電極圖形化。
28. 根據權利26所述的製備方法，其特徵在於，在步驟(6)之後還包括步驟 (6b)採用化學機械研磨所述金屬材料，將所述上電極圖形化。
全文摘要
本發明屬於金屬氧化物不揮發存儲器技術領域，涉及一種CuxO基電阻型存儲器及其製備方法，該CuxO基電阻型存儲器包括上電極、銅下電極、以及設置在上電極和銅下電極之間的CuxO基存儲介質，所述CuxO基存儲介質是通過對覆蓋在銅下電極上的CuSi化合物緩衝層氧化處理形成，其中，1＜x≤2。該發明提供的電阻型存儲器能避免存儲介質之下產生空洞，從而保證器件的良率以及可靠性，同時具有相對低功耗的特點。
文檔編號H01L21/70GK101740717SQ20091014569
公開日2010年6月16日 申請日期2009年5月15日 優先權日2009年5月15日
發明者呂杭炳, 周鵬, 林殷茵, 王明 申請人:復旦大學