Usb3.0總線與高速智能統一總線的直接接口方法
2023-04-22 22:34:46 2
專利名稱：Usb3.0總線與高速智能統一總線的直接接口方法
技術領域：
本發明涉及一種總線接口方法，特別涉及一種USB3.0總線與高速智能統一總線 的直接接口方法。
背景技術：
USB 接口技術在經過了 USB1.0 版、USB1.1 版、USB2.0 版後，2008 年 USB3.0 組織發布了 USB3.0正式標準白皮書。USB3.0版在以往幾個版本的基礎上，提出了更為 先進的標準和更為廣泛的應用領域。USB3.0技術的目標是採用與現有USB相同的架構 設計實現比目前的USB2.0接口快10倍以上的傳輸速度(其傳輸速率可達5Gbps)，併兼 具傳統USB技術的易用性和即插即用功能。新標準對USB3.0規格進行優化以實現更低 的能耗和更高的協議效率，並能支持銅和光纖兩種線纜。使用光纖連接的速度可以達到 USB2.0的20倍甚至30倍，其應用領域包括個人計算機、消費及移動類產品的快速同步 即時傳輸。
隨著航空電子系統的發展，系統的集成規模越來越大，各子系統的分工協作集 中體現在總線接口通信和功能運算上，從而要求海量傳感器信息、圖像信息能夠通過高 速智能統一總線實現信息的高速共享，則迫切要求USB3.0總線與萬兆位的高速智能統一 總線能夠實現信息共享，而目前USB3.0總線本身無法直接與高速統一智能總線相連接。
公開發表的文獻中，沒有文獻對USB3.0總線與其他總線形式的接口轉換方法進 行研究。根據USB協議，USB3.0設備可以後向兼容USB1.0、USB1.1和USB2.0標準， 雖然可以將USB3.0協議的數據流轉換成USB2.0標準，再通過USB2.0總線與其他總線形 式的接口間接實現USB3.0接口的轉換，但是這樣USB3.0傳輸速度的優勢將大大削弱， 而且數據周轉次數的增多必定降低傳輸的可靠性和完整性；若強制性統一傳輸介質，將 會導致信號的信噪比的衰弱，惡化信息的共享。發明內容
為了克服現有的USB3.0總線與其他總線傳輸速率低的不足，本發明提出了 一種USB3.0總線與高速智能統一總線的直接接口方法，通過設計USB3.0控制器實現 對USB3.0標準的解析，正確完整的接收USB3.0總線上的有效數據，通過高速收發器 SerDes利用光纖通道實現對智能總線數據的高速收發；通過高速緩衝存儲器實現雙向數 據的緩衝存儲；通過時鐘控制模塊實現不同速率總線的時鐘切換，可以實現兩種總線數 據的高速可靠有效傳輸。
本發明解決其技術問題所採用的技術方案一種USB3.0總線與高速智能統一總 線的直接接口方法，其特點是包括以下步驟
(a)以存儲轉發機制為基礎，通過緩衝區的讀寫時鐘切換實現兩種不同傳輸速率 總線的互聯。在高速邏輯陣列內部開闢收發緩存，根據數據來源自動切換收發緩存的讀 寫時鐘；通過設置不同優先級對USB 3.0和高速智能總線資源進行管理，規定從總線接收數據的優先級高於寫數據的優先級，當USB3.0總線有數據到達時，總線調度器中狀 態寄存器USB3.0標誌位置位，屏蔽對該端總線的發送數據請求；此時，從高速收發器 SerDes接收到的數據將全部存入USB3.0發送緩衝區，USB3.0總線空閒，標誌位清零。 反之亦然。從而有效避免了總線衝突和數據丟失現象的發生。
(b)USB3.0單元向智能總線發送時，通過智能總線編碼單元將本部件地址及待 發送的信號按照總線編碼規則進行編碼，然後在低頻同步信號控制下將發送信息送入雙 向存貯器等待發送；接收到向總線發送指令後通過選擇開關關閉低頻同步信號而開通高 頻同步信號，通過數據並轉串及控制向智能總線發送地址和信號。
(c)USB3.0單元通過高速邏輯陣列連續自動接收並判斷來自智能總線的允許發 送信號和來至其它單元的地址信號，以判定向總線發送信號或者從總線讀取USB3.0所需 的信息；若向總線發送信號，則按照(b)的流程發送；若需要讀取總線信號，則在總線 同步信號控制下寫入雙向存貯器，保存所需總線信號；接收完後，通過選擇開關關閉總 線同步信號而開通低頻同步信號，將讀取的總線信號送入智能解碼單元進行解碼，存貯 數據以備使用。
(d)設計幀格式實現總線ID識別、數據路由、屏蔽接收。
(e)採用大容量雙埠高速存儲器以避免高速智能總線向USB3.0總線傳輸數據 量大數據丟失的情況，並實現對存儲器的讀寫雙工操作；高速邏輯陣列內部模塊採用並 行塊、流水線設計，使得USB3.0總線與智能總線的數據傳輸的延時最小化。
本發明的有益效果是實現了 USB3.0總線與智能總線的接口，通過智能總線接 口可以實現USB3.0總線與其他總線形式的有效可靠互聯；採用時鐘切換和數據接收發送 的優先級設置，並充分利用了高速邏輯陣列並行性可重構性的特點，實現了低速USB3.0 總線和高速智能總線的雙向數據交互，提高了 USB3.0總線的數據傳輸速度；只是在與總 線相接的存貯單元、並轉串、選擇開關和高速邏輯陣列使用甚高頻器件，而其餘部分只 需要能滿足本單元要求的器件即可，從而降低了對接口硬體性能的要求，增加了數據傳 輸的可靠度，並且降低了成本。
下面結合附圖和實施例對本發明作詳細說明。
圖1是本發明USB3.0總線與高速智能統一總線的直接接口方法接口圖。
圖2是本發明總線仲裁機構通信控制圖。
圖3是本發明雙端總線雙向通信的狀態機原理圖。
圖4是本發明USB3.0數據發送流程圖。
圖5是本發明USB3.0數據接收流程圖。
圖6是本發明智能總線數據幀格式圖。
具體實施方式
參照圖1 6，詳細說明本發明。
本發明為一種USB3.0總線與智能總線的接口方法，實現了 USB3.0設備通過高 速智能總線進行高速光纖發送和高速光纖數據基於USB3.0總線進行數據接收。本發明的硬體結構包括USB3.0總線控制器、智能總線控制器、中央總線仲裁控制器和高速大容量 存儲器。
本實施例中兩種總線的調度和接口控制主要在高速邏輯陣列FPGA中完成， FPGA採用美國Altera公司的Cyclone系列的EP1C12晶片。該晶片密集度達12060個LE 單元，完全能夠滿足圖像處理算法和系統邏輯控制的需要；169個用戶可用I/O埠滿足 系統實現圖像採集和存儲的多個晶片連接要求。USB3.0協議解碼與數據幀封裝採用NEC 公司的UPD720200晶片，該晶片為全球首顆USB3.0主控晶片；高速收發器SerDes採用 BCM8152，可達到萬兆位的數據收發速度；高速雙口 RAM採用型號為IDT70V3079的芯 片，其讀寫速度最快可達到4ns。FPGA主要進行數據的雙向緩衝和調度、總線仲裁和時 鍾切換的工作，以實現兩種總線的雙工通信，最大化利用總線的通信能力並避免數據的 丟失。
USB3.0總線的傳輸速率低於高速智能總線，從USB3.0發送的數據，首先在 高速緩衝區中緩存，當緩衝到一定量時，總線調度器向高速智能總線發送請求數據發送 信號，並分配發送數據的時間片，同時控制時鐘切換模塊切換存儲器同步時鐘；此時， 高速智能總線控制器發出讀緩衝區信號，並對從緩衝區讀取的信號以智能總線數據幀編 碼，編碼後數據幀投遞到高速收發器SerDes的發送緩存，並在時鐘沿到來時高速發送出 去。經光纖通道傳入高速收發器SerDes的數據，同樣在智能總線接收緩衝區中緩存， 總線調度器檢測到有數據到達時進行總線仲裁，當USB3.0總線空閒時立即向其發送請求 發送信號，分配發送數據的時間片，同時控制時鐘切換模塊將存儲器讀寫切換到低速模 式；此時，USB3.0控制器發出讀緩衝區信號，讀出的數據經過USB3.0編碼後發出。
本實例在總線管理上採用基於優先級的控制管理的方法。當緩衝區中有數據等 待發送，同時也有數據到達，此時總線仲裁機構讓數據發送進入等待狀態，讓出總線進 行數據的接收工作，當接收完畢後喚醒數據發送進程，恢復數據的發送。
USB3.0總線與智能總線的接口的實現，使得每個掛接在智能總線上低速總線獨 享該總線最大帶寬。基於本發明可實現USB3.0總線與其他總線的互聯，且總線數據的路 由具有智能性。智能總線上具有多個低速總線接口，因此基於智能總線實現的USB3.0與 其他總線的互聯具有體積小、成本低、功耗小，傳輸高速可靠等優點。
權利要求
1. 一種USB3.0總線與高速智能統一總線的直接接口方法，其特徵在於包括以下步驟(a)以存儲轉發機制為基礎，通過緩衝區的讀寫時鐘切換實現兩種不同傳輸速率總線 的互聯；在高速邏輯陣列內部開闢收發緩存，根據數據來源自動切換收發緩存的讀寫時 鍾；通過設置不同優先級對USB 3.0和高速智能總線資源進行管理，規定從總線接收數 據的優先級高於寫數據的優先級，當USB3.0總線有數據到達時，總線調度器中狀態寄存 器USB3.0標誌位置位，屏蔽對該端總線的發送數據請求；此時，從高速收發器SerDes 接收到的數據將全部存入USB3.0發送緩衝區，USB3.0總線空閒，標誌位清零；反之亦 然；從而有效避免了總線衝突和數據丟失現象的發生；(b)USB3.0單元向智能總線發送時，通過智能總線編碼單元將本部件地址及待發送 的信號按照總線編碼規則進行編碼，然後在低頻同步信號控制下將發送信息送入雙向存 貯器等待發送；接收到向總線發送指令後通過選擇開關關閉低頻同步信號而開通高頻同 步信號，通過數據並轉串及控制向智能總線發送地址和信號；(c)USB3.0單元通過高速邏輯陣列連續自動接收並判斷來自智能總線的允許發送信 號和來至其它單元的地址信號，以判定向總線發送信號或者從總線讀取USB3.0所需的信 息；若向總線發送信號，則按照(b)的流程發送；若需要讀取總線信號，則在總線同步 信號控制下寫入雙向存貯器，保存所需總線信號；接收完後，通過選擇開關關閉總線同 步信號而開通低頻同步信號，將讀取的總線信號送入智能解碼單元進行解碼，存貯數據 以備使用；(d)設計幀格式實現總線ID識別、數據路由、屏蔽接收；(e)採用大容量雙埠高速存儲器以避免高速智能總線向USB3.0總線傳輸數據量 大數據丟失的情況，並實現對存儲器的讀寫雙工操作；高速邏輯陣列內部模塊採用並行 塊、流水線設計，使得USB3.0總線與智能總線的數據傳輸的延時最小化。
全文摘要
本發明公開了一種USB3.0總線與高速智能統一總線的直接接口方法，用於解決現有的USB3.0總線與其他總線互聯速率低的技術問題。技術方案是通過設計USB3.0控制器實現對USB3.0標準的解析，正確完整的接收USB3.0總線上的有效數據，通過高速收發器SerDes利用光纖通道實現對智能總線數據的高速收發；通過高速緩衝存儲器實現雙向數據的緩衝存儲；通過時鐘控制模塊實現不同速率總線的時鐘切換，實現了兩種總線數據的高速可靠有效傳輸。
文檔編號G06F13/38GK102023948SQ201010577960
公開日2011年4月20日 申請日期2010年12月2日 優先權日2010年12月2日
發明者史忠科, 王闖, 賀瑩 申請人:西北工業大學