具有階梯型氧化埋層的soi結構的製作方法
2023-04-23 00:45:26 3
專利名稱：具有階梯型氧化埋層的soi結構的製作方法
技術領域：
本發明涉及半導體製造領域，尤其涉及具有階梯型氧化埋層的SOI結構。
背景技術：
在SOI(silicon-on-insulator)材料中，因頂矽膜與襯底矽之間存在絕緣埋層 (一般為二氧化矽埋層，簡稱氧化埋層)，使SOI技術具有諸多超越傳統體矽技術的優勢，例如與傳統體矽的CMOS相比，使用SOI材料製造的CMOS具有速度高、功耗低、源漏寄生電容小的特點，同時避免了體矽CMOS中的閂鎖效應。圖1所示為現有技術中的具有氧化埋層的SOI結構，該結構包括半導體襯底10、 形成在襯底10上的柵極絕緣層14以及柵極15，該柵極絕緣層14以及柵極15的側邊形成有絕緣側壁16，襯底內形成有對應柵極15的源區12與漏區13、具有兩個厚度的氧化埋層 11 ；其中，較厚的氧化埋層11位於源區12與漏區13的下方，較薄的氧化埋層11位於源區 12與漏區13之間的溝道下方。由於氧化埋層11具有兩個厚度，一般是通過兩步氧化掩埋 (Double Step Buried Oxide,DSB0)形成的，因此，圖1所示的具有兩個厚度的氧化埋層11 簡稱DSBO S0I。此外，位於源區12與漏區13的下方為較厚的氧化埋層11，位於源區12與漏區13之間的溝道下方的為較薄的氧化埋層11，整體氧化埋層11猶如階梯型，因此，圖1 所示的DSBO SOI也稱具有階梯型氧化埋層的SOI結構。以長度為0. 15um，較厚的氧化埋層11厚度為lOOnm，較薄的氧化埋層11厚度為20nm為例，具有單一厚度IOOnm氧化埋層的 SOI結構與具有階梯型氧化埋層的SOI結構的晶格溫度對比圖如圖2所示；其中，峰值溫度為42 的曲線為具有單一厚度IOOnm氧化埋層的SOI結構在SOI器件不同長度處對應的晶格溫度，峰值溫度為31 的曲線為具有階梯型氧化埋層的SOI結構在SOI器件不同長度處對應的晶格溫度，可以看出，較薄的氧化埋層11可以起到散熱作用，從而較好抑制了傳統SOI結構中由於自加熱效應導致載流子遷移率退化的問題。然而，這種具有階梯型氧化埋層的SOI結構隨著尺寸小型化，具體地，溝道長度變短，會出現嚴重的短溝道效應。短溝道效應具體地表現為(1)閾值電壓隨著溝道長度變短不斷變小；( 隨著溝道長度變短，使得漏區與源區的耗盡層非常靠近，在源區與漏區施加偏壓時，溝道中的電場線可以從漏區穿越到源區，並導致源區端勢壘高度降低，結果導致 SOI結構處於關態時，即Ves未達到開啟電壓時，洩漏電流增加，這不利於SOI結構器件的性能。有鑑於此，實有必要提出一種新的具有階梯型氧化埋層的SOI結構，解決現有的 SOI結構出現的短溝道效應。
發明內容
本發明解決的問題是提出一種新的具有階梯型氧化埋層的SOI結構，解決現有的 SOI結構出現的短溝道效應。為解決上述問題，本發明提供兩種具有階梯型氧化埋層的SOI結構，第一種SOI結構包括P型半導體襯底，所述半導體襯底上形成有N型源區、N型漏區、以及N型源區、N 型漏區及P型溝道下方的階梯型氧化層；其中，位於N型源區與N型漏區的氧化層厚度分別大於位於P型溝道下方的氧化層的厚度；形成於P型溝道上方的柵極絕緣層；位於柵極絕緣層上的柵極；覆蓋柵極及柵極絕緣層側邊的側壁；其中，靠近N型漏區一側的側牆下方對應的較薄氧化層的下方的P型半導體襯底內設置有P型元素重摻雜區。可選地，靠近N型源區一側的側牆下方對應的較薄氧化層的下方的P型半導體襯底內設置有P型元素重摻雜區。可選地，P型元素重摻雜區中的P型元素與其它區域的P型半導體襯底中P型元素相同。可選地，P型元素重摻雜區中的P型元素為硼元素。可選地，P型元素重摻雜區中的P型元素濃度為位於其它區域的P型元素的濃度的1000倍到10000倍。本發明提供的另外一種具有階梯型氧化埋層的SOI結構，包括P型半導體襯底，所述半導體襯底的頂層為N型摻雜區，所述N型摻雜區形成有P 型源區、P型漏區、以及N型溝道，所述半導體襯底內的N型摻雜區下方形成有階梯型氧化層；其中，P型源區與P型漏區下方對應的氧化層厚度分別大於與N型溝道下方對應的氧化層的厚度；形成於N型溝道上方的柵極絕緣層；位於柵極絕緣層上的柵極；覆蓋柵極及柵極絕緣層側邊的側壁；其中，靠近P型漏區一側的側牆下方對應的較薄氧化層的下方的P型半導體襯底內設置有P型元素重摻雜區。可選地，靠近P型漏區一側的側牆下方對應的較薄氧化層的下方的P型半導體襯底內也設置有P型元素重摻雜區。可選地，P型元素重摻雜區中的P型元素與P型源區、P型漏區中P型元素相同。可選地，P型元素重摻雜區中的P型元素為硼元素。可選地，P型元素重摻雜區中的P型元素濃度範圍為IO18-IO19個原子每立方釐米。與現有技術相比，本發明具有以下優點採用在現有的DSBO SOI基礎上靠近N型漏區一側的側牆下方對應的較薄氧化層的下方的P型半導體襯底內設置有P型元素重摻雜區，利用了 P型元素重摻雜區電勢最低，將從漏區引出的電場線終止在P型元素重摻雜區， 從而避免現有的DSBO SOI結構中漏區引出的電場線部分終止在源區，以及由此導致的源區端勢壘高度降低，進而導致源區注入到溝道的電子數量增加問題，從而有效抑制DSBO SOI 器件的閾值電壓減小，且使得SOI結構在關閉狀態時，洩漏電流減小，提高了 SOI結構器件的性能；進一步地，靠近N型源區一側的側牆下方對應的較薄氧化層的下方的P型半導體襯底內也設置有P型元素重摻雜區，使得沒有被終止在漏區一側的側牆下方對應的P型元素重摻雜區的電場線終止在源區一側的側牆下方對應的P型元素重摻雜區，進一步減小洩漏電流；本發明提供的另外一種採用在現有的DSBO SOI基礎上的改進結構，在靠近P型漏區一側的側牆下方對應的較薄氧化層的下方的P型半導體襯底內設置有P型元素重摻雜區，同樣利用了 P型元素重摻雜區電勢最低，將從漏區引出的電場線終止在P型元素重摻雜區，從而避免現有的DSBO SOI結構中漏區引出的電場線部分終止在源區，以及由此導致的源區端勢壘高度降低，進而導致源區注入到溝道的電子數量增加問題，從而有效抑制DSBO SOI器件的閾值電壓減小，且使得SOI結構在關閉狀態時，洩漏電流減小，也提高了 SOI結構器件的性能；進一步地，靠近P型源區一側的側牆下方對應的較薄氧化層的下方的P型半導體襯底內也設置有P型元素重摻雜區，使得沒有被終止在漏區一側的側牆下方對應的P型元素重摻雜區的電場線終止在源區一側的側牆下方對應的P型元素重摻雜區，也進一步減小了洩漏電流。
圖1是現有技術中的具有氧化埋層的SOI結構；圖2是具有單一厚度氧化埋層的SOI結構與具有階梯型氧化埋層的SOI結構的晶格溫度對比圖；圖3是實施例一提供的PGP DSBO SOI結構示意圖；圖4是現有技術中的具有氧化埋層的SOI結構在源極與襯底接地，漏極施加IV 時，該結構對應的電勢線分布示意圖；圖5是在圖4所示的結構上設置了 P型元素重摻雜區，並在源極與襯底接地，漏極施加IV時，該結構對應的電勢線分布示意圖；圖6是具有不同溝道長度的圖4與圖5所示結構對應的閾值電壓與溝道長度關係示意圖；圖7是具有不同溝道長度的圖4與圖5所示結構對應的漏區所加電壓每下降 0. IV，閾值電壓下降程度與溝道長度關係示意圖；圖8是具有不同溝道長度的圖4與圖5所示結構對應的洩漏電流與溝道長度關係示意圖；圖9是實施例一提供的PGP DSBO SOI結構的製作方法流程圖；圖10-圖19是圖9所示製作方法形成的中間結構示意圖；圖20-圖22是實施例一提供的另外一種製作方法形成的中間結構示意圖；圖23是實施例二提供的PGP DSBO SOI結構示意圖。
具體實施例方式正如背景技術中所述，現有的SOI結構在關態時經常出現洩漏電流很大問題，本發明的發明人提出採用在現有的DSBO SOI基礎上在靠近N型漏區一側的側牆下方對應的較薄氧化層的下方的P型半導體襯底內設置有P型元素重摻雜區，利用了 P型元素重摻雜區電勢最低，將從漏區引出的電場線終止在P型元素重摻雜區，從而避免現有的DSBO SOI 結構中漏區引出的電場線部分終止在源區，以及由此導致的源區端勢壘高度降低，進而導致的源區電子容易越過該勢壘進入到漏區問題，提高了 SOI結構的閾值電壓，使得SOI結構在關閉狀態時，洩漏電流減小，提高了 SOI結構器件的性能。為使本發明的上述目的、特徵和優點能夠更加明顯易懂，下面結合附圖對本發明的具體實施方式
做詳細的說明。由於重在說明本發明的原理，因此，未按比例製圖。第一實施例本實施例一提供的SOI 結構一 PGP DSBO SOI (Partially Ground Plane Double Step Buried Oxide SOI)，如圖 3 所示，包括:P型半導體襯底20，所述半導體襯底上形成有N型源區22、N型漏區23、以及N型源區22、N型漏區23及P型溝道下方的階梯型氧化層21 ；其中，位於N型源區22與N型漏區23的氧化層21厚度分別大於位於P型溝道下方的氧化層21的厚度；形成於P型溝道上方的柵極絕緣層24 ；位於柵極絕緣層上的柵極25 ；覆蓋柵極25及柵極絕緣層M側邊的側壁沈；其中，靠近N型漏區23 —側的側牆沈下方對應的較薄氧化層21的下方的P型半導體襯底20內設置有P型元素重摻雜區27。通過在漏區23下方對應位置設置P型元素重摻雜區27，利用了 P型元素重摻雜區電勢最低，將從漏區23引出的電場線終止在P型元素重摻雜區27。在具體實施過程中，為避免漏區23引出的部分電場線逃脫終止在P型元素重摻雜區27，在靠近N型源區22 —側的側牆沈下方對應的較薄氧化層21的下方的P型半導體襯底20內設置有P型元素重摻雜區觀，進一步保證將漏區23引出的所有電場線都終止在P 型元素重摻雜區。在具體實施過程中，半導體襯底20中P型元素一般為硼族元素，例如硼，P型元素重摻雜區27、28中的P型元素與半導體襯底20中的其它區域的P型相同，也為硼，當然也可以根據需要設置為不同的硼族元素。進一步地，位於半導體襯底20中其它區域的P型元素的濃度一般為IO15個原子每立方釐米量級，P型元素重摻雜區27、28中的P型元素濃度一般為IO18-IO19個原子每立方釐米，因此，P型元素重摻雜區27、28中的P型元素濃度為位於半導體襯底20中其它區域的P型元素的濃度的1000倍到10000倍。為了驗證本實施例一提供的技術方案的效果，本發明的發明人對DSB0S0I結構與 PGP DSBO SOI結構進行了對比模擬試驗，採用的SOI結構都為長0. 15微米，高0.6微米(寬為1微米)，較薄氧化層21厚度20納米，較厚氧化層21厚度100納米，沒有設置P型元素重摻雜區的DSBO SOI結構如圖4中虛線所示，設置P型元素重摻雜區27、28的PGP DSBO SOI結構如圖5中虛線所示。其中，對比模擬的條件都為P型半導體襯底20與源區22分別接地，漏區23施加IV電壓。DSBO SOI結構的電勢線如圖4中細實線所示(橫縱座標刻度標線除外)，電場線如粗實線所示，箭頭方向代表電勢降低的方向，即電場方向。PGP DSBO SOI結構的電勢線如圖5中細實線所示(橫縱座標刻度標線除外)，電場線如粗實線所示， 箭頭方向代表電勢降低的方向，即電場方向。結合圖4與圖5，可以看出，DSBO SOI結構中漏區引出的電場線部分終止在源區，這會導致源區端勢壘高度降低，進而導致源區電子容易越過該勢壘進入到漏區的問題，而PGP DSBO SOI結構通過在漏區23下方對應位置設置 P型元素重摻雜區27，源區22下方對應位置設置P型元素重摻雜區觀，利用了 P型元素重摻雜區電勢最低，將從漏區23引出的電場線終止在P型元素重摻雜區27、28。對於源區22電子是否容易越過該勢壘進入到漏區可以由閾值電壓(Vth)的大小來衡量。為了驗證通過設置P型元素重摻雜區27、觀可以提高閾值電壓，本發明的發明人模擬了對於不同溝道長度的PGP DSBO SOI結構與DSB0S0I結構，兩者的閾值電壓(Vth)分別與溝道長度的對應關係，如圖6所示，其中源區與漏區長度都為0. 05微米，高度都為0. 6微米，寬度都為1微米。可以看出，同樣的溝道長度，PGP DSBO SOI結構的閾值電壓大於DSBO SOI結構的閾值電壓，說明設置了 P型元素重摻雜區27、28的PGP DSBO SOI結構提高了閾值電壓。圖4與圖5所示結構的溝道長度都為0. 05微米，對應的閾值電壓分別為0. 45V與 0. 6V左右。此外，本發明人還模擬了對於不同溝道長度的PGP DSBO SOI結構與DSBO SOI結構，分別施加在兩種結構的漏區的電壓每下降0. IV，對應的閾值電壓下降程度與溝道長度的關係，如圖7所示。可以看出，對於同樣的溝道長度，PGP DSBO SOI結構的閾值電壓下降程度小於DSBO SOI結構的閾值電壓下降程度，也說明設置了 P型元素重摻雜區27、28的 PGP DSBO SOI結構提高了閾值電壓。PGP DSBO SOI結構還可以使得SOI結構在關閉狀態時，洩漏電流減小，本發明人模擬了具有不同的溝道長度的PGP DSBO SOI結構與DSBO SOI結構，兩者的洩漏電流(I。ff)分別與溝道長度的對應關係，如圖8所示。其中，模擬條件都為源區22接地，柵極25不加電壓，漏區23上施加IV電壓。從圖8可以看出，對於同樣的溝道長度，PGP DSBO SOI結構的洩漏電流小於DSBO SOI結構的洩漏電流，說明設置了 P型元素重摻雜區27、28的PGPDSB0 SOI結構提高了 SOI結構器件的性能。圖4與圖5所示結構的溝道長度都為0. 05微米，對應的洩漏電流分別為KT14A與KT13A量級。本發明同時提供了實施例一中的具有階梯型氧化埋層的SOI結構的製作方法，該製作方法流程如圖9所示。以下結合圖10-圖19對該方法進行具體描述。 首先，執行步驟Sl 1，提供具有BOX層的P型半導體襯底，所述P型半導體襯底包括用於形成源區的第一區域、用於形成柵極的第二區域、用於形成漏區的第三區域，所述第二區域上形成有柵極、柵極絕緣層及硬掩膜層。本步驟在具體實施過程中，可以包括以下步驟S111-S114。步驟S111，提供P型半導體襯底20，結構如圖10所示，所述半導體襯底20包括用於形成源區的第一區域(未標示)、用於形成柵極的第二區域(未標示)、用於形成漏區的第三區域(未標示)。步驟Sl 12，經所述半導體襯底20的表面201對半導體襯底20進行氧離子注入，高溫退火形成BOX層202，形成結構如圖11所示；所述表面201可以為半導體襯底20的上表面；所述氧離子注入形成BOX層工藝為本領域公知技術，在此不再贅述。步驟Sl 13，在所述半導體襯底20的表面201依次澱積第一絕緣層24、多晶矽層25 及硬掩膜層四，形成結構如圖12所示；本步驟中，第一絕緣層M材質可以為二氧化矽，硬掩膜層四可以為氧化物-氮化物-氧化物的三層結構。
步驟Sl 14，選擇性蝕刻所述硬掩膜層四、多晶矽層及25第一絕緣層24，以保留第二區域上的柵極25、柵極絕緣層M及硬掩膜層四，形成結構如圖13所示。所述選擇性蝕刻工藝為本領域公知技術，在此不再贅述。需要說明的是，由於第二區域上的柵極25、柵極絕緣層M及硬掩膜層四為多晶矽層25、第一絕緣層M及硬掩膜層四的部分，因此採用同一標號標識。圖13所示結構也可以由現有技術提供。接著執行步驟S12，經所述P型半導體襯底20的表面201對第三區域BOX層202 相鄰下方區域的半導體襯底20進行P型離子注入，以形成BOX層202下漏區對應的P型元素重摻雜區27，形成結構如圖14所示。半導體襯底20中P型元素一般為硼族元素，例如硼，離子注入過程中，形成P型元素重摻雜區27中的P型元素與半導體襯底20中的其它區域的P型可以相同，也為硼，當然也可以根據需要設置為不同的硼族元素。此外，離子注入的深度與注入離子的能量相關，離子注入的濃度與離子注入的劑量相關，位於半導體襯底 20中其它區域的P型元素的濃度一般為IO15個原子每立方釐米量級，P型元素重摻雜區27 中的P型元素濃度一般為IO18-IO19個原子每立方釐米，因此，離子注入時，P型元素濃度為位於半導體襯底20中其它區域的P型元素的濃度的1000倍到10000倍。本步驟執行過程中，還可以包括對第一區域BOX層202相鄰下方區域的半導體襯底20進行P型離子注入，以形成BOX層202下源區對應的P型元素重摻雜區觀，形成結構如圖15所示。接著執行步驟S13，在所述硬掩膜層四及第一區域與第三區域的半導體襯底20上澱積第二絕緣層(未圖示)，回蝕以形成覆蓋所述硬掩膜層四、柵極25及柵極絕緣層M側邊的側壁26 ；所述側壁立於第一區域與第三區域，形成結構如圖16所示。第二絕緣層材質可以為二氧化矽，澱積及回蝕工藝為本領域公知技術，在此不再贅述。然後執行步驟S14，幹法刻蝕去除硬掩膜層四側邊的側壁沈，形成結構如圖17所
7J\ ο接著執行步驟S15，經所述半導體襯底20的表面201對除側壁沈外的位於第一區域與第三區域對應的BOX層202下方的半導體襯底20進行氧離子注入，形成氧離子注入區 203，形成結構如圖18所示。執行步驟S16，經所述P型半導體襯底20的表面201對位於BOX層202上的第一區域及第三區域的半導體襯底20進行N型離子注入，以形成源區22與漏區23，形成結構如圖19所示；本步驟離子注入工藝為本領域公知技術，在此不再贅述。執行步驟S17，去除硬掩膜層四；所述硬掩膜層的去除方法為本領域公知技術，在此不再贅述。步驟S18，高溫退火後，氧離子注入區203與BOX層202 —起形成了具有階梯型的氧化層 21，如此完成PGP DSBO SOI (Partially Ground Plane Double Step Buried Oxide SOI)結構的製作，形成結構如圖3所示。需要說明的是，步驟S15與步驟S16的執行順序，也可以為先執行步驟S16，再執行步驟S15，即先形成源區22與漏區23，再形成氧離子注入區203。由於氧離子注入過程中會通過源區22與漏區23，可能會對源區22與漏區23形成缺陷，因此優選先執行步驟S15， 再執行步驟S16。可選地，本實施例一的步驟S14中，幹法刻蝕去除硬掩膜層四側邊的側壁沈，由於幹法刻蝕為向下「吃」的過程，因此，位於柵極25及柵極絕緣層M側邊的側壁在第一區域與第三區域的尺寸也比較短，之後執行步驟S15過程，即氧離子注入步驟中，形成的較厚氧化層寬度尺寸也比較大，進而造成P型元素重摻雜區27、28的寬度尺寸變小。為了形成寬度尺寸比較長的P型元素重摻雜區27、28，可以採取在步驟S13執行完形成的圖16所示結構基礎上，接著執行步驟S15，經所述半導體襯底20的表面201對除側壁沈外的位於第一區域與第三區域對應的BOX層202下方的半導體襯底20進行氧離子注入，形成氧離子注入區203，形成結構如圖20所示。執行步驟S16，經所述P型半導體襯底20的表面201對位於BOX層202上的第一區域及第三區域的半導體襯底20進行N型離子注入，以形成源區22與漏區23，形成結構如圖21所示；本步驟離子注入工藝為本領域公知技術，在此不再贅述。然後執行步驟S14，幹法刻蝕去除硬掩膜層四側邊的側壁沈，接著執行步驟S17, 去除硬掩膜層四；形成的結構如圖22所示。可以理解的是，圖22所示結構經過步驟S18，高溫退火後，氧離子注入區203與 BOX層202 —起形成階梯型氧化層21後，如此完成PGP DSBO SOI結構的P型元素重摻雜區 27,28的寬度尺寸比圖3中P型元素重摻雜區27、28的寬度尺寸要大。所述大尺寸的P型元素重摻雜區27J8對解決現有的DSBO SOI結構中漏區引出的電場線部分終止在源區的問題時，達到的效果更好。第二實施例如果稱第一實施例提供的SOI結構為NM0S，與第一實施例不同的是，本實施例二提供的SOI結構為PM0S，可以理解的是，不論NMOS還是PM0S，P型元素重摻雜區都為電勢最低的區域，因此，在PMOS的SOI結構中設置P型元素重摻雜區也可以起到避免現有的DSBO SOI結構中漏區引出的電場線部分終止在源區，以及由此導致的源區端勢壘高度降低，進而導致的源區電子容易越過該勢壘進入到漏區問題，提高了 SOI結構的閾值電壓，使得SOI結構在關閉狀態時，洩漏電流減小，提高了 SOI結構器件的性能。具體地，本發明的第二實施例提供的另外一種具有階梯型氧化埋層的SOI結構， 如圖23所示，包括P型半導體襯底20，所述半導體襯底20的頂層為N型摻雜區30，所述N型摻雜區 30形成有P型源區22』、P型漏區23』、以及N型溝道，所述半導體襯底20內的N型摻雜區 30下方形成有階梯型氧化層；其中，與P型源區22』與P型漏區23』下方對應的氧化層厚度分別大於與N型溝道下方對應的氧化層的厚度；形成於N型溝道上方的柵極絕緣層24 ；位於柵極絕緣層M上的柵極25 ；覆蓋柵極25及柵極M絕緣層側邊的側壁沈；其中，靠近P型漏區23』一側的側牆沈下方對應的較薄氧化層的下方的P型半導體襯底20內設置有P型元素重摻雜區27。與第一實施例類似地，靠近P源區22』一側的側牆28下方對應的較薄氧化層的下方的P型半導體襯底20內設置有P型元素重摻雜區觀。進一步地，P型元素重摻雜區中的P型元素與P型源區22』，P型漏區23，中P型元素相同，都為硼族元素，例如硼。
進一步地，P型元素重摻雜區27、28中的P型元素濃度範圍為IO18-IO19個原子每立方釐米。結合實施例一提供的流程9，本發明也提供了第二種具有階梯型氧化埋層的 SOI結構的製作方法，與第一實施例不同的是(1)步驟Sll中提供的具有BOX層的P型半導體襯底，所述半導體襯底20的頂層為N型摻雜區30 (參見圖23所示)，所述N型摻雜區30包括用於形成源區的第一區域、用於形成柵極的第二區域、用於形成漏區的第三區域，所述第二區域上形成有柵極、柵極絕緣層及硬掩膜層。本步驟中，N型摻雜區30可以通過在半導體襯底20的上表面201對半導體襯底 20的頂層進行N型離子注入。本實施例二中，半導體襯底20的上表面201與N型摻雜區 30的頂層表面201為同一表面，因此，採用同一標識。所述離子類型為氮族元素，例如氮或磷，所述N型離子注入的目的是形成N型頂層襯底。(2)步驟S12，經所述N型摻雜區30的頂層表面201對第三區域下方對應的半導體襯底20進行P型離子注入，以形成BOX層202下漏區對應的P型元素重摻雜區27。本步驟執行過程，還可以包括對第一區域下方對應的半導體襯底20進行P型離子注入，以形成 BOX層下源區對應的P型元素重摻雜區28。(3)步驟S13，澱積的第二絕緣層是形成在N型摻雜區30的頂層表面201。(4)步驟S15，進行氧離子注入的表面為所述N型摻雜區30的頂層表面201。(5)步驟S16，經所述N型摻雜區30的頂層表面201對位於BOX層202上的第一區域及第三區域的N型摻雜區30進行P型離子注入，以形成源區22』與漏區23』。需要說明的是，第二實施例中，為了形成PMOS的SOI結構，步驟S15與步驟S16的執行順序也可以為先執行步驟S16，再執行S15，即先形成源區22』與漏區23』，再形成氧離子注入區203。類似地，由於氧離子注入過程中會通過源區22』與漏區23』，可能會對源區22』與漏區23』形成缺陷，因此優選先執行步驟S15，再執行步驟S16。可選地，本實施例二的步驟S14中，幹法刻蝕去除硬掩膜層四側邊的側壁沈，由於幹法刻蝕為向下「吃」的過程，因此，位於柵極25及柵極絕緣層M側邊的側壁在第一區域與第三區域的尺寸也比較短，之後執行步驟S15過程，即氧離子注入步驟中，形成的較厚氧化層21寬度尺寸也比較大，進而造成P型元素重摻雜區27、28的寬度尺寸變小。與第一實施例類似地，為了更好地將從漏區引出的電場線終止在P型元素重摻雜區27、28，可以形成寬度尺寸比較長的P型元素重摻雜區27、28，所述形成方法可以採取在步驟S13執行完形成的結構基礎上，接著執行步驟S15，經N型摻雜區30的頂層表面201對除側壁沈外的位於第一區域與第三區域對應的BOX層202下方的半導體襯底20進行氧離子注入，形成氧離子注入區203。執行步驟S16，經所述N型摻雜區30的頂層表面201對位於BOX層202上的第一區域及第三區域的半導體襯底20進行P型離子注入，以形成源區22』與漏區23』。然後執行步驟S14，幹法刻蝕去除硬掩膜層四側邊的側壁沈，接著執行步驟S17, 去除硬掩膜層四。可以理解的是，再經過步驟S18，高溫退火後，氧離子注入區203與BOX層202 —起形成階梯型氧化層21後，如此完成PGP DSBO SOI結構的P型元素重摻雜區27、28的寬度尺寸可以實現比圖23中P型元素重摻雜區27、28的寬度尺寸要大的目的。與現有技術相比，本發明都採用在現有的DSBO SOI基礎上靠近N/P型漏區一側的側牆下方對應的較薄氧化層的下方的P型半導體襯底內設置有P型元素重摻雜區，利用了 P型元素重摻雜區電勢最低，將從漏區引出的電場線終止在P型元素重摻雜區，從而避免現有的DSBO SOI結構中漏區引出的電場線部分終止在源區，以及由此導致的源區端勢壘高度降低，進而導致源區注入到溝道的電子數量增加問題，從而有效抑制DSBO SOI器件的閾值電壓減小，且使得SOI結構在關閉狀態時，洩漏電流減小，提高了 SOI結構器件的性能。進一步地，靠近N/P型源區一側的側牆下方對應的較薄氧化層的下方的P型半導體襯底內也設置有P型元素重摻雜區，使得沒有被終止在漏區一側的側牆下方對應的P型元素重摻雜區的電場線終止在源區一側的側牆下方對應的P型元素重摻雜區，進一步減小洩漏電流。進一步地，先進行氧離子注入步驟，再幹法刻蝕去除硬掩膜層側邊的側壁，利用所述側壁阻擋影響氧離子注入形成的氧離子注入區的寬度，使得高溫退火後，形成的較厚氧化層寬度尺寸也比較小，從而使得P型元素重摻雜區的寬度尺寸較大，可以更好地將從漏區引出的電場線終止在P型元素重摻雜區。雖然本發明已以較佳實施例披露如上，但本發明並非限定於此。任何本領域技術人員，在不脫離本發明的精神和範圍內，均可作各種更動與修改，因此本發明的保護範圍應當以權利要求所限定的範圍為準。
權利要求
1.一種具有階梯型氧化埋層的SOI結構，包括P型半導體襯底，所述P型半導體襯底上形成有N型源區、N型漏區、以及N型源區、N 型漏區及P型溝道下方的階梯型氧化層；其中，位於N型源區與N型漏區的氧化層厚度分別大於位於P型溝道下方的氧化層的厚度；形成於P型溝道上方的柵極絕緣層；位於柵極絕緣層上的柵極；覆蓋柵極及柵極絕緣層側邊的側壁；其特徵在於，靠近N型漏區一側的側牆下方對應的較薄氧化層的下方的P型半導體襯底內設置有P型元素重摻雜區。
2.根據權利要求1所述的SOI結構，其特徵在於，靠近N型源區一側的側牆下方對應的較薄氧化層的下方的P型半導體襯底內也設置有P型元素重摻雜區。
3.根據權利要求1或2所述的SOI結構，其特徵在於，P型元素重摻雜區中的P型元素與其它區域的P型半導體襯底中P型元素相同。
4.根據權利要求1或2所述的SOI結構，其特徵在於，P型元素重摻雜區中的P型元素為硼元素。
5.根據權利要求1或2所述的SOI結構，其特徵在於，P型元素重摻雜區中的P型元素濃度為位於其它區域的P型元素的濃度的1000倍到10000倍。
6.一種具有階梯型氧化埋層的SOI結構，包括P型半導體襯底，所述半導體襯底的頂層為N型摻雜區，所述N型摻雜區形成有P型源區、P型漏區、以及N型溝道，所述半導體襯底內的N型摻雜區下方形成有階梯型氧化層；其中，P型源區與P型漏區下方對應的氧化層厚度分別大於與N型溝道下方對應的氧化層的厚度；形成於N型溝道上方的柵極絕緣層；位於柵極絕緣層上的柵極；覆蓋柵極及柵極絕緣層側邊的側壁；其特徵在於，靠近P型漏區一側的側牆下方對應的較薄氧化層的下方的P型半導體襯底內設置有P型元素重摻雜區。
7.根據權利要求6所述的SOI結構，其特徵在於，靠近P型源區一側的側牆下方對應的較薄氧化層的下方的P型半導體襯底內也設置有P型元素重摻雜區。
8.根據權利要求6或7所述的SOI結構，其特徵在於，P型元素重摻雜區中的P型元素與P型源區、P型漏區中P型元素相同。
9.根據權利要求6或7所述的SOI結構，其特徵在於，P型元素重摻雜區中的P型元素為硼元素。
10.根據權利要求9所述的SOI結構，其特徵在於，P型元素重摻雜區中的P型元素濃度範圍為IO18-IOw個原子每立方釐米。
全文摘要
本發明提供兩種具有階梯型氧化埋層的SOI結構，第一種包括P型半導體襯底，所述半導體襯底上形成有N型源區、N型漏區、以及N型源區、N型漏區及P型溝道下方的階梯型氧化層；形成於P型溝道上方的柵極絕緣層；位於柵極絕緣層上的柵極；覆蓋柵極及柵極絕緣層側邊的側壁；其中，位於N型源區與N型漏區的氧化層厚度分別大於位於P型溝道下方的氧化層的厚度，靠近N型漏區一側的側牆下方對應的較薄氧化層的下方的P型半導體襯底內設置有P型元素重摻雜區。第二種結構與第一種結構區別在於襯底頂層為N型摻雜區，源區與漏區為P型。採用本發明的技術方案，可以解決現有的SOI結構出現的短溝道效應。
文檔編號H01L21/762GK102354678SQ20111030046
公開日2012年2月15日 申請日期2011年9月28日 優先權日2011年9月28日
發明者苟鴻雁 申請人:上海宏力半導體製造有限公司