高頻封裝結構的製作方法
2023-04-22 18:05:11 1
本發明涉及一種高頻封裝結構，尤其涉及一種可降低高頻損耗的高頻封裝結構。
背景技術：
行動通訊系統及衛星通訊系統常需進行高頻操作，而傳統封裝結構並未針對高頻操作進行設計，因此傳統封裝結構在高頻產生嚴重的損耗而使傳統封裝結構的高頻效能下降。詳細來說，傳統封裝結構通常透過一打線接合(Wire Bonding)製程，利用接合線(Bonding Wires)將一晶粒(Die)以及一引腳(Lead)相互接合，接著透過一模封(Molding)製程，將晶粒以及引腳以一模封塑料(Molding Compound)包覆而成。然而，模封塑料通常由高損耗的材質所製成，因此會產生電感效應而導致高頻損耗惡化。
舉例來說，請參考圖1A至圖1C，圖1A至圖1C分別為現有一封裝結構10的剖面圖、俯視圖及仰視圖。封裝結構10包含有一晶粒100，晶粒100黏著於一晶粒座(Die Pad)102，並透過接合線106連接至引腳104。封裝結構10在經過一模封製程之後，接合線106及引腳104均會由模封塑料所覆蓋，因此於接合線106及引腳104附近會產生電感效應。需注意的是，晶粒100與其周圍的引腳104具有高度差(即晶粒100的一頂面與其周圍的引腳104的一頂面之間並未相互共平面)，接合線106的長度必須夠長始能連接晶粒100與引腳104，然而，接合線106的長度越長，其所造成電感效應越大，導致高頻損耗也更加嚴重。
因此，現有技術實有改善的必要。
技術實現要素：
因此，本發明的主要目的即在於提供一種可降低高頻損耗的高頻封裝結構，以改善現有技術的缺點。
本發明揭露一種高頻封裝，包含有一接地引腳，耦接於一晶粒；以及一訊號引腳，耦接於該晶粒，該訊號引腳包含至少一突出部，該至少一突出部突出自該訊號引腳的一中央部；其中，該接地引腳及該訊號引腳形成一傳輸線，該至少一突出部形成該傳輸線的電容效應。
【附圖說明】
圖1A、1B、1C分別為現有一封裝結構的剖面圖、俯視圖及仰視圖。
圖2為一電路模型的示意圖。
圖3A及圖3B圖分別為本發明實施例一高頻封裝結構的俯視圖及剖面圖。
圖4為圖3A的高頻封裝結構的插入損耗的頻率響應圖。
圖5A、5B、5C、5D、5E、5F、5G、5H為本發明實施例的訊號引腳與其相應的接地引腳的示意圖。
10、30 高頻封裝結構
100、300 晶粒
102、302 晶粒座
104 引腳
106、306 接合線
308 凹槽
320、324 頂面
340、342 接地引腳分段
344 接地引腳
346 訊號引腳
3460 中央部
3462、3464 突出部
L1、L2 電感
S1 側邊
A-A』 線
【具體實施方式】
關於接合線及引腳附近所產生的電感效應請參考圖2，圖2為一封裝結構的一電路模型示意圖。於圖2中，一電感L1代表接合線附近所產生的電感效應，而一電感L2代表引腳附近所產生的電感效應。無論是降低電感L1或電感L2，皆可減輕封裝結構的高頻損耗，進而提升封裝結構的高頻效能。
為了補償電感L1及電感L2所代表的電感效應，高頻封裝結構的引腳可經適當設計而形成為傳輸線。請參考圖3A及圖3B圖，圖3A及圖3B圖分別為本發明實施例一高頻封裝結構30的俯視圖及剖面圖，其中，圖3B圖系繪示高頻封裝結構30沿一A-A』線(繪示於圖3A)的剖面圖。高頻封裝結構30包含有一訊號引腳346及一接地引腳344，訊號引腳346及接地引腳344可經設計而形成為傳輸線(Transmission Line)而設置於高頻封裝結構30的一側邊S1。接地引腳344佔據高頻封裝結構30的側邊S1，其包含有接地引腳分段340、342，接地引腳344形成有一中空區域，接地引腳分段340、342相隔該中空區域而彼此相互分離，訊號引腳346設置於該中空區域中。訊號引腳346包含有一中央部3460及突出部3462、3464，突出部3462、3464突出自訊號引腳346的中央部3460。該中空區域的一形狀可隨著訊號引腳346的一形狀而相應變化，而使得接地引腳344與訊號引腳346分離。在此情形下，突出部3462、3464形成傳輸線的一電容效應，而突出部3462、3464所形成的電容效應可用來補償電感L1及電感L2所代表的電感效應，同時將訊號引腳346及接地引腳344設計而形成為傳輸線可有效降低引腳附近的電感L2，進而提升高頻封裝結構30的高頻效能。
另外，訊號引腳346透過接合線306連接於一晶粒300，用來傳遞晶粒300的一高頻訊號，同時接地引腳344亦透過接合線306連接於晶粒300的一接地部。需注意的是，連接於晶粒300接地部的接地引腳344的電位維持在一固定接地電位，而訊號引腳346傳遞晶粒300的高頻訊號，在接地引腳344環繞訊號引腳346(如圖3A所示)的情況下，接地引腳344及訊號引腳346形成一接地－訊號－接地(Ground-Signal-Ground，GSG)結構。較佳地，接地引腳344的一頂面及訊號引腳346的一頂面位於相同的水平位準(或位於相同的高度)，即接地引腳344的頂面與訊號引腳346的頂面共平面(或相戶對齊)，因此可提升高頻封裝結構30的高頻效能。另外，連接晶粒300與訊號引腳346的接合線306設置於連接晶粒300與接地引腳344的接合線306之中，即接合線306亦形成一接地－訊號－接地結構，可進一步地提升高頻封裝結構30的高頻效能。
由上述可知，將訊號引腳346及接地引腳344設計而形成傳輸線可有效降低引腳附近的電感L2，另外，利用訊號引腳346的突出部3462、3464形成傳輸線的電容效應，可補償電感L1及電感L2所代表的電感效應，可提升高頻封裝結構30的高頻效能。
另外，降低接合線附近的電感L1可進一步提升高頻封裝結構30的高頻效能。藉由降低晶粒300的一頂面，可縮短接合線306的長度，進而降低接合線306附近的電感L1。舉例來說，如圖3A及圖3B圖所示，高頻封裝結構30的一晶粒座302可形成有一凹槽308，當晶粒300黏著於晶粒座302的凹槽308中時，晶粒300的一頂面320大致與其相鄰引腳的頂面324相互對齊，其中相鄰引腳可為訊號引腳346或接地引腳344。一般來說，晶粒300的頂面320與相鄰引腳的頂面324之間於水平位準上之一差距可小於晶粒300的一厚度的60％。較佳地，頂面320與頂面324相互共平面(或相互對齊)。如此一來，可縮短接合線306的長度，降低接合線306附近的電感L1。
高頻封裝結構30的高頻效能的改善情形可由比較封裝結構10與高頻封裝結構30的插入損耗(Insertion Loss，即散射參數S21)的頻率響應而得，如圖4所示。於圖4中，虛線代表封裝結構10的插入損耗的頻率響應，實線代表高頻封裝結構30的插入損耗的頻率響應。由圖4可知，封裝結構10的一特性頻率(當插入損耗為1dB時的頻率)僅26GHz，相較之下，高頻封裝結構30藉由突出部3462、3464形成傳輸線的電容以補償電感效應，以及縮短接合線306的長度，如此一來，高頻封裝結構30的一特性頻率可提升至38GHz。另外，相較於封裝結構10，高頻封裝結構30於低於特性頻率處具有較輕微的漣波(Ripple)現象，即高頻封裝結構30具有較佳的操作性能。
需注意的是，前述實施例系用以說明本發明的概念，本領域具通常知識者當可據以做不同的修飾，而不限於此。舉例來說，形成凹槽的方式並未有所限，凹槽可利用正面蝕刻(TopsideEtching)或背面蝕刻(BacksideEtching)的方式製成，而不限於此。另外，訊號引腳及接地引腳可利用微帶線(Microstrip Line)或是共平面波導(Coplanar Waveguide，CPW)的方式實現，而不限於此。
另外，本發明的高頻封裝結構不限於利用形成凹槽的方式使晶粒座的表面下降，亦可利用一晶粒座下沉設置(Die Pad Downset)技術使晶粒座的表面下降，只要晶粒座的表面低於引腳的頂面，而使得晶粒的頂面大致與引腳的頂面相互對齊或相互共平面，即滿足本發明的要求。
再者，訊號引腳的形狀並未有所限，訊號引腳的形狀可是實際狀況而變化。舉例來說，請參考圖5A至圖5H，圖5A至圖5H為本發明實施例的不同訊號引腳與其相應的接地引腳的示意圖。如圖5A至圖5H所示，訊號引腳的突出部的形狀可為半圓形、矩形、三角形、梯形等，且突出部可突出自中央部的單邊或雙邊，另外，突出部可以對稱或非對稱的方式自中央部突出，而不在此限，只要接地引腳環繞訊號引腳，且接地引腳與訊號引腳相互分離，即屬於本發明的範疇。
綜上所述，本發明的訊號引腳包含突出部，形成電容效應，以補償電感L1及電感L2所代表的電感效應。另外，本發明利用形成於晶粒座的凹槽，使得晶粒的頂面大致與引腳的頂面可相互對齊，縮短接合線的長度且降低接合線附近的電感L1，進而提升高頻封裝結構的高頻效能。
以上所述僅為本發明的較佳實施例，凡依本發明申請專利範圍所做的均等變化與修飾，皆應屬本發明的涵蓋範圍。