一種用於智慧卡測試的邊界掃描模塊、邊界掃描系統的製作方法
2023-04-23 11:29:06
專利名稱：一種用於智慧卡測試的邊界掃描模塊、邊界掃描系統的製作方法
技術領域：
本發明涉及智慧卡測試技術領域，尤其涉及一種用於智慧卡測試的邊界掃描模塊、邊界掃描系統。
背景技術：
邊界掃描技術是為解決數字電路(特別是超大規模集成電路)的可測試性問題而設計的一種技術。邊界掃描技術的基本原理是通過邊界掃描器件周圍的邊界掃描單元實現對晶片管腳狀態的串行設定和讀取，提供晶片級、電路板級乃至系統級的標準測試框架。邊界掃描技術是由美國的MIPS公司制定的規範，根據IEEE 1149. 1協議的基本構造和功能擴展而來，支持片上調試。
目前，邊界掃描技術在智慧卡晶片上的應用主要限於智慧卡晶片32位CPU的邊界掃描技術。如圖1所示，給出了智慧卡晶片32位CPU的邊界掃描框圖。在智慧卡晶片32位 CPU的邊界掃描應用中，主要是在處理器內部嵌入額外的控制模塊，當滿足了一定的觸發條件時進入某種特殊狀態。在該特殊狀態下，被調試程序停止運行，主機的調試器可以通過處理器外部特設的通信接口訪問各種資源如寄存器、存儲器等，並執行指令。為了實現宿主機通信埠與目標機調試通信接口各引腳信號的匹配，二者通過一塊簡單的信號轉換電路板 (即調試卡)，連接主機與邊界掃描接口。
但對於智慧卡晶片專用16位CPU的邊界掃描技術，則沒有較佳的解決方案。因此， 基於邊界掃描技術，如何利用邊界掃描技術實現對智慧卡晶片專用16位CPU的測試，成為當前需要解決的一個問題。發明內容
本發明所要解決的技術問題在於，提供一種針對智慧卡晶片專用16位CPU的邊界掃描模塊及邊界掃描系統，解決如何利用邊界掃描技術實現對智慧卡晶片專用16位CPU的測試的問題。
為了解決上述問題，本發明提出了一種用於智慧卡測試的邊界掃描系統，包括邊界掃描模塊、一個或多個智慧卡晶片專用16位CPU、地址數據總線和一個或多個存儲器，
所述邊界掃描模塊與智慧卡晶片專用16位CPU連接，用於通過選擇信號和中斷信號控制智慧卡晶片專用16位CPU，通過智慧卡晶片專用16位CPU與存儲器進行數據交互；所述邊界掃描模塊還通過地址/數據總線與存儲器相連，用於直接與存儲器進行數據交互。
進一步地，所述邊界掃描模塊是通過配置選擇信號選定16位CPU，在選定後，通過對選定的16位CPU發出中斷信號暫停其工作並對其進行檢測；
所述邊界掃描模塊是通過串行輸入埠，將檢測指令通過16位CPU發送給存儲器；所述16位CPU在存儲器接收到檢測指令後恢復正常工作狀態，所述邊界掃描模塊自動被屏蔽；
處於正常工作狀態的被選定的16位CPU是通過讀取存儲器指令並執行所讀取到的指令後，再將其數據送至存儲器中進行存儲；
所述邊界掃描模塊是在存儲器存儲結束後自動解除屏蔽，重新開始工作，從存儲器中讀取數據，並從邊界掃描模塊的串行輸出埠以串行的形式輸出測試結果。
進一步地，所述邊界掃描模塊包括指令寄存器、基本寄存器單元、狀態機、解碼器和寄存器堆；其中
指令寄存器，用於接收並存放指令，輸出指令至基本寄存器單元及解碼器；
基本寄存器單元，用於將串行輸入轉換為並行數據發送給所述指令寄存器以及將寄存器堆輸出的並行數據轉換成串行的數據輸出；
狀態機，用於對邊界掃描模塊的數據和指令進行狀態控制；
解碼器，用於對從指令寄存器發出的中斷指令、單步執行指令、CPU選擇指令和對各種存儲器的讀寫指令進行解碼；
寄存器堆，用於直接與16位CPU相連接，負責與16位CPU進行數據的交互，用於執行對16位CPU的訪問，測試智慧卡晶片中的各個寄存器。
進一步地，所述狀態機，若接收到人工輸入的狀態輸入信號是指令，則進入 capture_IR狀態，狀態機將指令寄存器中的內容傳送到指令寄存器中的指令移位寄存器中；指令移位寄存器接收信號後，狀態機進入shiftJR狀態；
所述狀態機進入ShiftJR狀態時，指令寄存器中指令信號在時鐘信號的配合下進行右移，並將數據輸出到移位寄存器中；同時將指令寄存器中的串行輸入數據移入；
當狀態機的ShiftJR狀態結束後，移位寄存器中的指令信號接收也已經完成；狀態機此時處在UpDataJR狀態下，狀態機又將指令移位寄存器中的指令並行輸出到指令鎖存器。
進一步地，所述狀態機，若接收到的人工輸入的狀態輸入信號是數據，則狀態機進入CaptUre_DR狀態，狀態機將數據寄存器中的信號輸出到數據移位寄存器中，狀態機完成數據寄存器中的信號輸出後，狀態機將進入shift_DR狀態；
所述狀態機進入shift_DR狀態時，數據寄存器中的信號在時鐘信號的配合下進行右移，並將數據輸出到數據移位寄存器中；同時將數據寄存器中的串行輸入數據移入；
當狀態機的shift_DR狀態結束後，數據移位寄存器中的數據接收也已經完成；狀態機此時處在upData_DR狀態下，狀態機將數據移位寄存器中的數據並行輸出到數據鎖存ο
進一步地，所述邊界掃描模塊，用於在邊界掃描模塊控制16位CPU的工作過程中執行單步執行指令和中斷指令，其中
如果單步執行指令有效，則16位CPU可自動從Flash存儲器中讀取一條指令，16 位CPU執行所讀取的指令，再將該指令執行的結果送到存儲器中存儲，邊界掃描模塊再從存儲器中讀取數據，由邊界掃描模塊的串行輸出埠以串行的形式輸出存儲器中數據，直到16位CPU所有指令執行結束；
如果中斷指令有效，將致使16位CPU暫停工作。
本發明還提供一種用於測試的邊界掃描模塊包括指令寄存器、基本寄存器單元、 狀態機、解碼器和寄存器堆；其中
指令寄存器，用於接收並存放指令，輸出指令至基本寄存器單元及解碼器；
基本寄存器單元，用於將串行輸入轉換為並行數據發送給所述指令寄存器以及將寄存器堆輸出的並行數據轉換成串行的數據輸出；
狀態機，用於對邊界掃描模塊的數據和指令進行狀態控制；
解碼器，用於對從指令寄存器發出的中斷指令、單步執行指令、CPU選擇指令和對各種存儲器的讀寫指令進行解碼；
寄存器堆，用於直接與16位CPU相連接，負責與16位CPU進行數據的交互，用於執行對16位CPU的訪問，測試智慧卡晶片中的各個寄存器。
進一步地，所述狀態機，若接收到人工輸入的狀態輸入信號是指令，則進入 capture_IR狀態，狀態機將指令寄存器中的內容傳送到指令寄存器中的指令移位寄存器中；指令移位寄存器接收信號後，狀態機進入shiftJR狀態；
所述狀態機進入ShiftJR狀態時，指令寄存器中指令信號在時鐘信號的配合下進行右移，並將數據輸出到移位寄存器中；同時將指令寄存器中的串行輸入數據移入；
當狀態機的ShiftJR狀態結束後，移位寄存器中的指令信號接收也已經完成；狀態機此時處在UpDataJR狀態下，狀態機又將指令移位寄存器中的指令並行輸出到指令鎖存器。
進一步地，所述狀態機，若接收到的人工輸入的狀態輸入信號是數據，則狀態機進入CaptUre_DR狀態，狀態機將數據寄存器中的信號輸出到數據移位寄存器中，狀態機完成數據寄存器中的信號輸出後，狀態機將進入shift_DR狀態；
所述狀態機進入shift_DR狀態時，數據寄存器中的信號在時鐘信號的配合下進行右移，並將數據輸出到數據移位寄存器中；同時將數據寄存器中的串行輸入數據移入；
當狀態機的shift_DR狀態結束後，數據移位寄存器中的數據接收也已經完成；狀態機此時處在upData_DR狀態下，狀態機將數據移位寄存器中的數據並行輸出到數據鎖存ο
進一步地，所述邊界掃描模塊的寄存器堆，用於在邊界掃描模塊控制16位CPU的工作過程中執行單步執行指令和中斷指令，其中
若寄存器堆輸出單步執行指令有效，則16位CPU可自動從Flash存儲器中讀取一條指令，16位CPU執行所讀取的指令，再將該指令執行的結果送到存儲器中存儲，寄存器堆再從存儲器中讀取數據，由寄存器堆通過串行輸出埠以串行的形式輸出存儲器中數據， 直到16位CPU所有指令執行結束；
若寄存器堆輸出中斷指令有效，將致使16位CPU暫停工作。
本發明的智慧卡晶片專用16位CPU的邊界掃描系統，基於智慧卡晶片專用16位 CPU的邊界掃描模塊而設計，可向多個存儲器發出測試信號，並接收存儲器反饋回來的測試結果信號，因而可以同時檢測智慧卡晶片專用16位CPU內部各種存儲器，且具有高安全性； 並且可以直接控制CPU ；檢測CPU各條指令；支持單步執行和斷點測試。
圖1是智慧卡晶片32位CPU的邊界掃描的系統框圖2是智慧卡晶片專用16位CPU的邊界掃描系統示意圖3是智慧卡晶片專用16位CPU的邊界掃描系統的邊界掃描模塊結構圖4是邊界掃描模塊中狀態機的狀態轉移示意圖。
具體實施方式
為使本發明的目的、技術方案和優點更加清楚，以下結合附圖對本發明作進一步地詳細說明。
為實現針對智慧卡晶片專用16位CPU的邊界掃描測試，本發明的邊界掃描系統， 是以邊界掃描模塊為依託，完成智慧卡晶片專用16位CPU的邊界掃描測試工作，可實現對多個存儲器的檢測。
如圖2所示，智慧卡晶片專用16位CPU的邊界掃描系統，包括邊界掃描模塊、一個或多個智慧卡晶片專用16位CPU、地址數據總線和存儲器。
所述邊界掃描模塊與智慧卡晶片專用16位CPU連接，該邊界掃描模塊通過選擇信號和中斷信號直接控制智慧卡晶片專用16位CPU。該邊界掃描模塊還通過地址/數據總線與一個或多個存儲器相連。
邊界掃描模塊開始對16位CPU控制時，首先要配置16位CPU選擇信號，利用所配置的選擇信號來選擇對某個16位CPU進行操作；當某個16位CPU被選定後，邊界掃描模塊中的人為設定的中斷信號使被選定的16位CPU暫停工作，此時邊界掃描模塊可直接控制通過選擇信號所選定的16位CPU，並完成對選定的這個16位CPU的檢測。
邊界掃描模塊與16位CPU連接的目的，是利用邊界掃描模塊來測試16位CPU的各條指令。所述邊界掃描模塊控制16位CPU，實現對16位CPU各條指令檢測的工作原理如下
通過邊界掃描模塊的串行輸入埠，將各條指令通過16位CPU發送給存儲器(例如Flash存儲器)。該串行輸入埠是測試時人為輸入指令埠。
存儲器接收到人為輸入的指令後，邊界掃描模塊自動被屏蔽，使原來受控制的16 位CPU處於正常工作狀態。
這時，處於正常工作狀態的這個被選定的16位CPU通過存儲器讀取指令，並執行所讀取到的指令；這個被選定的16位CPU在執行指令結束後，再將其數據送至存儲器中進行存儲。
數據在存儲器(例如Flash存儲器)中存儲結束後，邊界掃描模塊自動解除屏蔽， 重新開始工作，從存儲器中讀取數據，並從邊界掃描模塊的串行輸出埠以串行(或0，或 1)的形式輸出。
在邊界掃描模塊控制16位CPU的工作過程中，邊界掃描模塊可執行單步執行指令和中斷指令。
如果單步執行指令有效，則16位CPU可以自動從存儲器(例如Flash存儲器) 中讀取一條指令，16位CPU執行所讀取的指令，再將該指令執行的結果送到存儲器(例如 Flash存儲器)中存儲，邊界掃描模塊再從存儲器(例如Flash存儲器)中讀取數據，由邊界掃描模塊的串行輸出埠以串行的形式輸出存儲器中數據，直到16位CPU所有指令執行結束。
如果中斷指令有效，將致使16位CPU暫停工作。
如圖3所示，給出了基於智慧卡晶片專用16位CPU的邊界掃描方案總體示意圖， 所述邊界掃描模塊包括指令寄存器、基本寄存器單元、狀態機、解碼器和寄存器堆。下面對邊界掃描模塊的各個模塊進行詳細描述。
(1)指令寄存器
所述指令寄存器是一個用於存放指令的模塊，該指令寄存器具有7個輸入信號和 1個輸出信號。其中
所述指令寄存器的7個輸入信號分別是時鐘信號、復位信號、串行輸入信號、指令捕獲信號、指令移位信號、指令更新信號和指令復位信號。
所述指令寄存器的1個輸出信號是一個傳給解碼器的指令信號。
在所述的7個輸入信號中，時鐘信號是由智慧卡晶片內的時鐘源給出的信號；復位信號和串行輸入信號是人為輸入的信號；指令捕獲信號、指令移位信號、指令更新信號和指令復位信號是由狀態機給出，用於更新輸入的指令。
(2)基本寄存器單元
基本寄存器單元是指令寄存器的一個子模塊，具有二個功能一個功能是用於將串行輸入的序列以一種並行的傳輸方式傳送到指令寄存器的數據輸入端；另一個功能是用於將寄存器堆輸出的並行數據轉換成串行的數據輸出給外圍設備，如顯示器、示波器。
(3)狀態機
狀態機，用於對邊界掃描模塊的數據和指令進行狀態控制。
所述狀態機具有3個輸入信號和7個輸出信號。其中，所述的3個輸入信號分別是時鐘信號、復位信號和狀態輸入信號。所述的7個輸出信號分別是指令移位信號、指令捕獲信號、指令更新信號、指令復位信號、數據捕獲信號、數據移位信號和數據更新信號。
在所述的3個輸入信號中，時鐘信號來源於智慧卡晶片內的時鐘源；復位信號和狀態輸入信號是人為給出，狀態輸入信號用於為狀態機提供給一個狀態轉移信息。
在所述的7個輸出信號中，狀態機輸出的指令移位信號、指令捕獲信號、指令更新信號和指令復位信號，又是指令寄存器的輸入信號。狀態機輸出數據捕獲信號、數據移位信號和數據更新信號，這些信號也是寄存器堆模塊的輸入信號，為寄存器堆模塊提供數據信肩、ο
如圖4所示，給出了狀態機的狀態轉移圖。狀態轉移圖中對人為給出的狀態輸入信號是指令還是數據，進行了明確的區分。其中
針對指令
如果人為給出的狀態輸入信號是指令，則狀態機進入captureJR狀態。進入 captureJR狀態時，狀態機將指令寄存器中的內容傳送到指令寄存器模塊中指令移位寄存器中；指令移位寄存器接收信號後，狀態機進入shiftJR狀態。
進入ShiftJR狀態時，指令寄存器中指令信號在時鐘信號的配合下進行右移，並將數據輸出到移位寄存器中；同時將指令寄存器中的串行輸入數據移入。
當狀態機的ShiftJR狀態結束後，移位寄存器中的指令信號接收也已經完成。狀態機此時處在UpDataJR狀態下，狀態機又將指令移位寄存器中的指令並行輸出到指令鎖存器。
針對數據
如果人為給出的狀態輸入信號是數據，則狀態機進入CaptUre_DR狀態。進入 CaptUre_DR狀態時，狀態機將數據寄存器中的信號輸出到數據移位寄存器中。狀態機完成數據寄存器中的信號輸出後，狀態機將進入shift_DR狀態。
進入shift_DR狀態時，數據寄存器中的信號在時鐘信號的配合下進行右移，並將數據輸出到數據移位寄存器中；同時將數據寄存器中的串行輸入數據移入。
當狀態機的shift_DR狀態結束後，數據移位寄存器中的數據接收也已經完成。狀態機此時處在upData_DR狀態下，狀態機將數據移位寄存器中的數據並行輸出到數據鎖存ο
(4)解碼器
解碼器，用於對從指令寄存器發出的中斷指令、單步執行指令、CPU選擇指令和對各種存儲器的讀寫指令進行解碼。解碼器將輸入的指令以熱獨碼的形式解析。解碼後，解碼器向寄存器堆發出控制指令，完成對寄存器堆的控制。
解碼器具有1個輸入信號和3個輸出信號。
所述1個輸入信號是從指令寄存器輸出的指令信號；
所述3個輸出信號分別是選擇信號、冷啟動信號和熱啟動信號，這三個輸出信號同時傳給寄存器堆。其中，所述選擇信號，用於通知寄存器堆要進行的讀寫操作；所述冷啟動信號是開機啟動信號，用於通知寄存器堆在晶片通電後啟動；所述熱啟動信號，用於在晶片通電後的情況下指示重新啟動寄存器堆，使寄存器堆恢復原始設置。
(5)寄存器堆
所述寄存器堆是智慧卡晶片專用16位CPU的邊界掃描技術的核心，寄存器堆直接與16位CPU相連接，負責與16位CPU進行數據的交互，是最直接的接口模塊。所述寄存器堆，用於執行對16位CPU的訪問和測試智慧卡晶片中的各個寄存器。
所述寄存器堆具有13個輸入信號和M個輸出信號。其中
所述13個輸入信號分別是時鐘信號、復位信號、指令選擇信號、熱啟動信號、冷啟動信號、數據捕獲信號、數據移位信號、數據更新信號和其它五個存儲器返回的信號。
其中，時鐘信號由智慧卡晶片內的時鐘源給出的信號；復位信號是人工輸入的信號。指令選擇信號、熱啟動信號和冷啟動信號是由解碼器給出的信號，用於給寄存器堆要執行的指令。
數據捕獲信號、數據移位信號和數據更新信號由狀態機給出，用於給寄存器堆模塊進行指令操作時配合的數據及地址信息。
所述M個輸出信號分別是輸出信號、中斷信號、單步執行信號、CPU選擇信號和二十個與各個存儲器相連信號。寄存器堆的輸出信號是以並行信號的形式輸入到基本寄存器中，再由基本寄存器轉換成串行的數據。中斷信號、單步執行信號和CPU選擇信號分別控制CPU動作過程。中斷信號用於中斷正在運行的CPU，使邊界掃描模塊獲得對CPU的控制權；單步執行信號用於控制CPU每次只執行一步操作；CPU選擇信號則是當智慧卡晶片中出現兩個或者多個CPU時，選擇對哪個CPU進行測試。剩下的二十一個輸出信號分別為各個存儲器的輸入信號，致使各個存儲器可以根據具體工作需求，是通過CPU或不通過CPU，完成對智慧卡晶片中的各個存儲器的間接檢測或直接檢測。
本發明以邊界掃描模塊為依託，實現了對智慧卡晶片專用16位CPU的邊界掃描測試工作。利用基於智慧卡晶片專用16位CPU的邊界掃描技術，可以同時檢測智慧卡晶片專用16位CPU內部各種存儲器，且具有高安全性；並且可以直接控制CPU ；檢測CPU各條指令； 支持單步執行和斷點測試。
以上所述僅為本發明的實施例而已，並不用於限制本發明，對於本領域的技術人員來說，本發明可以有各種更改和變化。凡在本發明的精神和原則之內，所作的任何修改、 等同替換、改進等，均應包含在本發明的權利要求範圍之內。
權利要求
1.一種用於智慧卡測試的邊界掃描系統，包括邊界掃描模塊、一個或多個智慧卡晶片專用16位CPU、地址數據總線和一個或多個存儲器，所述邊界掃描模塊與智慧卡晶片專用16位CPU連接，用於通過選擇信號和中斷信號控制智慧卡晶片專用16位CPU，通過智慧卡晶片專用16位CPU與存儲器進行數據交互；所述邊界掃描模塊還通過地址/數據總線與存儲器相連，用於直接與存儲器進行數據交互。
2.如權利要求1所述的邊界掃描系統，其特徵在於，所述邊界掃描模塊是通過配置選擇信號選定16位CPU，在選定後，通過對選定的16位 CPU發出中斷信號暫停其工作並對其進行檢測；所述邊界掃描模塊是通過串行輸入埠，將檢測指令通過16位CPU發送給存儲器；所述16位CPU在存儲器接收到檢測指令後恢復正常工作狀態，所述邊界掃描模塊自動被屏蔽；處於正常工作狀態的被選定的16位CPU是通過讀取存儲器指令並執行所讀取到的指令後，再將其數據送至存儲器中進行存儲；所述邊界掃描模塊是在存儲器存儲結束後自動解除屏蔽，重新開始工作，從存儲器中讀取數據，並從邊界掃描模塊的串行輸出埠以串行的形式輸出測試結果。
3.如權利要求1或2所述的邊界掃描系統，其特徵在於，所述邊界掃描模塊包括指令寄存器、基本寄存器單元、狀態機、解碼器和寄存器堆；其中指令寄存器，用於接收並存放指令，輸出指令至基本寄存器單元及解碼器； 基本寄存器單元，用於將串行輸入轉換為並行數據發送給所述指令寄存器以及將寄存器堆輸出的並行數據轉換成串行的數據輸出；狀態機，用於對邊界掃描模塊的數據和指令進行狀態控制；解碼器，用於對從指令寄存器發出的中斷指令、單步執行指令、CPU選擇指令和對各種存儲器的讀寫指令進行解碼；寄存器堆，用於直接與16位CPU相連接，負責與16位CPU進行數據的交互，用於執行對16位CPU的訪問，測試智慧卡晶片中的各個寄存器。
4.如權利要求3所述的邊界掃描系統，其特徵在於，所述狀態機，若接收到人工輸入的狀態輸入信號是指令，則進入captureJR狀態，狀態機將指令寄存器中的內容傳送到指令寄存器中的指令移位寄存器中；指令移位寄存器接收信號後，狀態機進入shiftJR狀態；所述狀態機進入shiftJR狀態時，指令寄存器中指令信號在時鐘信號的配合下進行右移，並將數據輸出到移位寄存器中；同時將指令寄存器中的串行輸入數據移入；當狀態機的shiftJR狀態結束後，移位寄存器中的指令信號接收也已經完成；狀態機此時處在UpDataJR狀態下，狀態機又將指令移位寄存器中的指令並行輸出到指令鎖存器。
5.如權利要求3所述的邊界掃描系統，其特徵在於，所述狀態機，若接收到的人工輸入的狀態輸入信號是數據，則狀態機進入Capture_DR 狀態，狀態機將數據寄存器中的信號輸出到數據移位寄存器中，狀態機完成數據寄存器中的信號輸出後，狀態機將進入shift_DR狀態；所述狀態機進入shift_DR狀態時，數據寄存器中的信號在時鐘信號的配合下進行右移，並將數據輸出到數據移位寄存器中；同時將數據寄存器中的串行輸入數據移入；當狀態機的shift_DR狀態結束後，數據移位寄存器中的數據接收也已經完成；狀態機此時處在upData_DR狀態下，狀態機將數據移位寄存器中的數據並行輸出到數據鎖存器。
6.如權利要求2所述的邊界掃描系統，其特徵在於，所述邊界掃描模塊，用於在邊界掃描模塊控制16位CPU的工作過程中執行單步執行指令和中斷指令，其中如果單步執行指令有效，則16位CPU可自動從Flash存儲器中讀取一條指令，16位CPU 執行所讀取的指令，再將該指令執行的結果送到存儲器中存儲，邊界掃描模塊再從存儲器中讀取數據，由邊界掃描模塊的串行輸出埠以串行的形式輸出存儲器中數據，直到16位 CPU所有指令執行結束；如果中斷指令有效，將致使16位CPU暫停工作。
7.一種用於測試的邊界掃描模塊包括指令寄存器、基本寄存器單元、狀態機、解碼器和寄存器堆；其中指令寄存器，用於接收並存放指令，輸出指令至基本寄存器單元及解碼器； 基本寄存器單元，用於將串行輸入轉換為並行數據發送給所述指令寄存器以及將寄存器堆輸出的並行數據轉換成串行的數據輸出；狀態機，用於對邊界掃描模塊的數據和指令進行狀態控制；解碼器，用於對從指令寄存器發出的中斷指令、單步執行指令、CPU選擇指令和對各種存儲器的讀寫指令進行解碼；寄存器堆，用於直接與16位CPU相連接，負責與16位CPU進行數據的交互，用於執行對16位CPU的訪問，測試智慧卡晶片中的各個寄存器。
8.如權利要求7所述的邊界掃描模塊，其特徵在於，所述狀態機，若接收到人工輸入的狀態輸入信號是指令，則進入captureJR狀態，狀態機將指令寄存器中的內容傳送到指令寄存器中的指令移位寄存器中；指令移位寄存器接收信號後，狀態機進入shiftJR狀態；所述狀態機進入shift_IR狀態時，指令寄存器中指令信號在時鐘信號的配合下進行右移，並將數據輸出到移位寄存器中；同時將指令寄存器中的串行輸入數據移入；當狀態機的shiftJR狀態結束後，移位寄存器中的指令信號接收也已經完成；狀態機此時處在UpDataJR狀態下，狀態機又將指令移位寄存器中的指令並行輸出到指令鎖存ο
9.如權利要求7或8所述的邊界掃描模塊，其特徵在於，所述狀態機，若接收到的人工輸入的狀態輸入信號是數據，則狀態機進入Capture_DR 狀態，狀態機將數據寄存器中的信號輸出到數據移位寄存器中，狀態機完成數據寄存器中的信號輸出後，狀態機將進入shift_DR狀態；所述狀態機進入shift_DR狀態時，數據寄存器中的信號在時鐘信號的配合下進行右移，並將數據輸出到數據移位寄存器中；同時將數據寄存器中的串行輸入數據移入；當狀態機的shift_DR狀態結束後，數據移位寄存器中的數據接收也已經完成；狀態機此時處在upData_DR狀態下，狀態機將數據移位寄存器中的數據並行輸出到數據鎖存器。
10.如權利要求7所述的邊界掃描模塊，其特徵在於，所述邊界掃描模塊的寄存器堆，用於在邊界掃描模塊控制16位CPU的工作過程中執行單步執行指令和中斷指令，其中若寄存器堆輸出單步執行指令有效，則16位CPU可自動從Flash存儲器中讀取一條指令，16位CPU執行所讀取的指令，再將該指令執行的結果送到存儲器中存儲，寄存器堆再從存儲器中讀取數據，由寄存器堆通過串行輸出埠以串行的形式輸出存儲器中數據，直到 16位CPU所有指令執行結束；若寄存器堆輸出中斷指令有效，將致使16位CPU暫停工作。
全文摘要
本發明公開了一種用於智慧卡測試的邊界掃描系統及邊界掃描模塊，邊界掃描系統包括邊界掃描模塊、一個或多個智慧卡晶片專用16位CPU、地址數據總線和一個或多個存儲器，所述邊界掃描模塊與智慧卡晶片專用16位CPU連接，用於通過選擇信號和中斷信號控制智慧卡晶片專用16位CPU，通過智慧卡晶片專用16位CPU與存儲器進行數據交互；所述邊界掃描模塊還通過地址/數據總線與存儲器相連，用於直接與存儲器進行數據交互。本發明可同時檢測智慧卡晶片專用16位CPU內部各種存儲器，且具有高安全性；可以直接控制CPU，檢測CPU各條指令，支持單步執行和斷點測試。
文檔編號G01R31/3185GK102520344SQ20111042332
公開日2012年6月27日 申請日期2011年12月16日 優先權日2011年12月16日
發明者張瑩, 郝曉東 申請人:大唐微電子技術有限公司