功率放大器內核的製作方法
2023-04-23 07:47:41
專利名稱：功率放大器內核的製作方法
技術領域：
本發明一般涉及功率放大器，更特別地，涉及在功率放大器中利用場效應電晶體的微波單片集成電路。
背景技術：
在各種電信系統中都有功率放大器，其中典型地，它們是在用天線發送信號以前對RF信號進行放大。功率放大器包括一個或者多個用於放大信號的半導體器件。典型地，傳統系統提供了一個放大的RF信號，該被放大的RF信號的輸出電壓是被該半導體器件的最大電壓能力所限制。所以，為了增加功率放大器的輸出功率，就增加了輸出電流。將功率放大器連接到天線的電纜的大小直接與RF信號輸出電流相關。大的電流需要大尺寸的電纜，而大電纜就導致電纜的成本就更高，連接器更大，電纜的支撐座就更多，電纜布線的體積就更大。所以，需要減小一個功率放大器的輸出電流。
在一個單片微波集成電路(MMIC)功率放大器設計中的其它目的包括使電源電流最小，降低在功率放大器和其它系統器件之間的阻抗不匹配。被提供到功率放大器的電流與功率輸出，功率消耗，和功率放大器的工作電壓相關。放大器所需要的輸出功率和功率消耗增加，就導致被提供到這個器件的DC電流相應地增加，導致在半導體器件之間的互連線的寬度增加，並且需要改變襯底以能夠容納更多的供電電流。線寬度增加就降低了功率放大器的功率密度，並且增加了與互連線相關的寄生電容。所以，就需要降低功率放大器的供電電流。
在功率放大器和其它系統部件之間的不匹配導致漏電極效率降低，並且帶寬變窄。典型的功率放大器的輸出溝道阻抗大約為3歐姆，這個輸出溝道阻抗必須被進行組合以實現幾倍的輸出阻抗。例如，如果4個FET被組合，對50歐姆的組合匹配就導致200歐姆。這樣，變換比例是200/3＝67∶1。所以，就需要降低在功率放大器和其它系統部件之間的不匹配。
為了更好地理解本發明，它的目的和優點，可以參考下面的描述和附圖。
圖1A是現有技術功率放大器系統的一個框圖；圖1B是利用根據本發明原理的核心放大器的一個功率放大器系統的一個框圖；圖2是本發明優選實施方式的一個詳細示意圖；圖3是本發明優選實施方式的一個核心布局圖；圖4是本發明優選實施方式和一個標準FET之間的增益特性的差異；和圖5是利用了根據本發明原理的核心放大器的一個功率放大器電路的一個框圖。
具體實施例方式
圖1A顯示了放大RF信號的一個典型現有技術功率放大器系統。一個AC-DC轉換器20位於一個建築物內，將線電壓，例如115VAC，60Hz轉換為45VDC。這個AC-DC轉換器20的輸出被提供到位於這個建築物的屋頂上的一個功率放大器22。這個功率放大器22包括一個DC-DC轉換器24和一個核心放大器26，另外，還包括對該領域內的技術人員來說是眾所周知的其它系統部件。這個DC-DC轉換器24將45VDC電源轉換為可以被核心放大器26所使用的一個電壓。一般來說，提供的電壓是在9VDC到15VDC之間，因為在這個進行放大的核心放大器中所利用的FET的最大漏電極-源極擊穿電壓就在這個範圍內。
參考圖1B，利用根據本發明的一個核心放大器32的一個功率放大器系統28被顯示了。這個功率放大器系統28與現有技術的系統的不同點在於AC-DC轉換器20的輸出被提供到核心放大器，而不需要DC-DC轉換器。該優選實施方式的核心放大器32能夠在比現有技術系統的工作電壓高的工作電壓下工作。在功率放大器系統28中不需要DC-DC轉換器24就改進了系統功率的效率，減少了系統體積，並且降低了系統成本。
參考圖2，顯示了根據本發明的一個N層，M-並行功率內核41。這個優選實施方式是一個3層，2-並行的功率內核。這個M-並行的功率內核41包括兩個並行放大器內核40來對通過輸入口42而輸入的RF信號進行放大。雖然在優選實施方式中僅並行連接了兩個放大器內核40，但是本發明的原理可以被很容易地擴展到並行連接比兩個多的放大器內核40。在這個優選實施方式中，RF信號在26GHz到31GHz的範圍內，但是，對於在600MHz到50GHz內的RF信號也屬於本發明的範圍。使用一個4mil GaAs襯底的一個PHEMT處理將被利用來構造本發明的優選實施方式。但是，本發明的原理不局限於這個處理，也不局限於被利用來構造這個器件的襯底材料。每一個放大器內核40包括被連接在輸入埠42和一串3個FET單元46之間的一個偏置網絡44。但是，本發明的優選實施方式利用了串聯的3個FET單元46，可以這樣設想，兩個或者更多的FET單元可以被串聯。FET單元46從一單個接地點47延伸到一個輸出埠48。在M-並行功率內核41的每一端僅需要一個接地點47改進了性能，因為內核尺寸不會受到與溝道側相關的相位問題的限制。偏置網絡44將RF信號AC耦合到每一個FET單元46。被放大的RF信號被從每一個放大器內核40連接到單個輸出埠48。通常與輸出埠相關的相位問題被降低到最小，這是因為在優選實施方式中僅利用了單個輸出埠48。
偏置網絡44包括向每一個FET單元46提供一個DC偏置點的一串電阻。這串電阻包括一個上電阻56，兩個偏置電阻54，和一個下電阻52。這串電阻被選擇，以使一個-0.2V的DC偏置Vgs被提供到這串FET單元的每一個FET單元46的柵極-源極結上。另外，這串電阻的值被選擇以使電阻串的阻抗不會降低FET單元46的柵極-源極的負載。但是，這個電阻串中電阻值的上限受到限制電阻尺寸的影響。在優選實施方式中，每一個FET在RF工作頻率的輸入阻抗的實數部分大約是10到15歐姆。所以，偏置電阻54的電阻值被選擇成優選在5k歐姆到15k歐姆的範圍內，並且最好是10k歐姆。上電阻和下電阻52和56的值根據偏置電阻54的電阻值來進行選擇。下電阻52和上電阻56的最佳值是通過下面的方程來決定的R下＝R偏置+Vgs*(N+1)*R偏置/(Vdd-Vgg)R上＝R偏置-Vgs*(N+1)*R偏置/(Vdd-Vgg)設置Vgg＝-1*Vdd/N其中Vgs是希望被提供給FET柵極-源極結的DC電壓，N是這個串中的FET單元46的數目，Vdd是輸出埠的電壓，Vgg是被施加到下電阻52上的電壓。在這個優選實施方式中，N是3，Vdd是15V，Vgg被設置為-5V。所產生的、上電阻和下電阻56和52的最佳值是10.4k歐姆和9.6k歐姆。優選地，上電阻和下電阻56和52的電阻值被選擇為計算出來的最佳值，但是，它們也可以在最佳值的±30％的幅度內進行變化而仍在本發明的範圍內。選擇不是最佳的上電阻和下電阻56和52的電阻值將導致一個不平衡的DC偏置被施加到FET單元串46。隨著DC偏置中的誤差增加，在FET單元46的結中出現的發熱點可能導致FET單元46被破壞。在增加輸出功率電平時，施加到FET單元的較小的DC偏置誤差也會出現發熱點。所以，在低輸出功率電平時，就可以使用較大的DC偏置誤差來進行工作，而不會產生破壞性的發熱點。
偏置網絡44也包括與每一個FET單元46相應的一個偏置電容50。這個偏置電容50濾波出RF信號中的直流部分，並且將所產生的AC分量提供到這個電阻串和相應的FET單元46。優選地，偏置電容50的值被選擇成在最低發送頻率下大約是2歐姆的電抗。但是，偏置電容50的值可以有一個比較寬的範圍。電容值的上限是受到限制偏置電容50的物理尺寸的限制的。較大電容值的電容需要電容50有一個表面面積較大的極板。電容值的下限是受到可接受RF信號的衰減量的限制。在這個優選實施方式中，RF信號的衰減量比0.5dB小。但是，取決於為獲得所希望的幅度和相位而要求的設計不匹配，可將偏置電容選擇或會導致較高衰減值的電容值而仍屬於本發明的範圍。
參考圖3，顯示了M-並行功率內核41的優選實施方式的一個核心布局58。該領域內的技術人員將認識到，核心布局58是可以很容易被輸入到一個Cadence計算機系統的一個形式。RF輸入信號通過輸入埠42被輸入到偏置電容50，該偏置電容50與每一個FET單元46相應。每一個偏置電容50連接到相應FET單元46的柵極，連接到包括一個上電阻56，一個下電阻52，和兩個偏置電阻54的一個電阻串。被放大的RF信號從FET單元46被連接到輸出埠48。
再次參考圖2，優選實施方式的工作如下一個DC偏置通過用包括上電阻56，一個下電阻52，和兩個偏置電阻54的一個電阻串來分輸出電壓，而被提供到每一個FET單元46。被施加到每一個FET單元46的DC偏置是這樣的，每一個FET單元46的工作點被設置到大約是相同的值。被輸入到輸入埠42的一個RF信號通過兩個放大器內核40中的每一個偏置電容50被進行AC耦合。所產生的RF信號的AC分量然後被增加到由電阻串所提供的DC偏置上，並且然後，被偏置的RF信號被施加到與偏置電容50相應的FET單元46上。因為，在FET單元串中的每一個FET單元46被設置到相同的工作點，它們被打開到基本上相同的程度，促使電流流過FET單元46串。另外，在輸出埠48上的負載電壓通過每一個FET單元46被進行均分。通過每一個FET單元46而消耗的功率基本上相等，因為同一個電流流過了每一個FET單元46，並且每一個FET單元46的漏電極-源極電壓基本上相等。這個電流從輸出埠48通過每一個放大器內核40的FET單元46流到相應的接地點47。
通過串聯FET單元46和提供將漏電極-源極電壓均勻地分到每一個FET單元46的裝置，就可以承受是傳統工作電壓的N倍的一個工作電壓(其中N是串聯連接的FET單元的數目)。使用一個更高的工作電壓能夠導致FET單元溝道電流成比例地降低，而使功率內核具有相同的功率輸出。更低的溝道電流允許使用成比例縮小的、用於連接FET單元46的走線的寬度。線寬度的縮小能夠更密集地封裝放大器內核，並且減少與走線相關的寄生電容。另外，當工作電壓增加了N倍時，溝道電流降低N倍，而真正的溝道阻抗增加N2倍。另外，每一個功率放大器核心的寄生輸出電容減少了1/N倍，因為堆疊了FET單元，由此使與M-並行功率內核41的輸出相關的相位匹配問題變為最小。
參考圖4，是顯示與一個傳統功率內核相比的優選實施方式的小信號增益和穩定性特性。傳統的功率內核利用了並行連接的6個FET單元，而優選實施方式是一個雙3層FET單元的結構。傳統的功率內核增益特性60緩慢地從1GHz處的22dB降低到15GHz的10.5dB。在從1GHz到15GHz的頻率範圍內，優選實施方式的增益特性64大約比傳統的功率內核增益小1.5dB。雖然在小信號增益上稍微有點降低，但是，將優選實施方式的穩定性特性66與傳統的功率內核穩定性特性62相比，就可以發現，優選實施方式的穩定性增加了。
圖5顯示了包括根據本發明的一個M-並行功率內核41的一個功率放大器70。到功率放大器70的一個PA輸入72將一個RF信號耦合到一個輸入分離器76。這個輸入分離器74將RF信號分成6個RF輸入信號，它們被耦合到相應的輸入匹配電路76的輸入。輸入匹配電路的輸出76被連接到4個相應功率核心41的輸入埠42。雖然，這個實施方式使用了獨立的輸入匹配電路76，但是，根據本發明的範圍，也可以使用眾所周知的設計技術來將每一個輸入匹配電路76與相關功率核心41的偏置網絡組合在一起。雙3層功率內核被用於這個實施方式，但是，本發明的原理可以被擴展到其它功率核心結構，例如雙5層功率核心。每一個功率內核41對相應的RF輸入信號進行放大。然後，被放大的RF信號通過輸出匹配電路78和一個輸出組合器80被組合在一起。所產生的PA輸出82被連接到功率放大器負載(沒有顯示)。
功率放大器70提供了一個組合多個功率核心41的裝置，來提供一個可以對RF信號進行可伸縮放大的信號。功率內核41的阻抗增加導致了漏電極的效率和帶寬，這是因為功率內核輸出的阻抗匹配被改善了。另外，使用一個更高的工作電壓導致工作電流變小，而這導致在功率放大器和DC電源之間的互連電纜和相關部件的尺寸變小。
這樣，從上面的描述可以理解，作為本發明的結果，提供了一個核心放大器，它不僅實現了其它的目的，而且也完全實現了其主要目的。同樣很明顯的是，並且也可以設想出來，可以對所說明的實施方式進行修改和/或者改變，而不會偏離本發明的範圍。所以，可以很清楚地理解，前面所描述的描述和附圖僅僅是優選實施方式的說明，而不具有任何限制，本發明的真正精神和範圍僅僅被所附權利要求書和它們的合法等效所定義。
權利要求
1.一個功率放大器內核，具有一個輸入埠和一個輸出埠，用於放大一個RF信號，包括一第一FET單元串，用於放大RF信號，包括與輸出埠串聯的至少兩個FET單元；和一個偏置網絡，被連接在輸入埠和該至少兩個FET單元之間，用於將RF信號耦合到該至少兩個FET單元，其中該偏置網絡向該至少兩個FET單元提供了一個DC偏置，並且將RF信號AC耦合到該至少兩個FET單元，只要DC偏置是這樣的以致第一FET單元串放大該RF信號。
2.如權利要求1的功率放大器內核，其中這個偏置網絡包括一個偏置電容，被連接到輸入埠，用於將RF信號AC耦合到一個相關的FET單元；和一個電阻網絡，被從該偏置電容連接到相關的FET單元，用於向相關的FET單元提供DC偏置，其中這樣來選擇DC偏置，以使相關的FET單元對通過偏置電容而耦合的RF信號進行放大。
3.如權利要求2的這個功率放大器內核，其中這樣來選擇偏置網絡，以使該至少兩個FET單元中的每一個將RF信號放大到基本上相同的程度。
4.如權利要求2的這個功率放大器內核，其中該至少兩個FET單元中的每一個具有一個輸入阻抗，電阻網絡具有一個輸出阻抗，該輸出阻抗這樣被選擇以使電阻網絡對相關FET單元的輸入阻抗的降低的比例比10％小。
5.如權利要求4的功率放大器內核，其中電阻網絡包括從輸出埠連接到一個偏置電阻串的一個上電阻，從偏置電阻串連接到一個偏置電壓埠的一個下電阻，包括與該至少兩個FET單元中的每一個相關的一個偏置電阻的偏置電阻串。
6.如權利要求2的功率放大器內核，進一步具有一個最低的發送頻率，其中這樣來選擇偏置電容的電容值以使偏置電容在一個最低發送頻率的電抗在0.2到20歐姆的範圍內。
7.如權利要求2的功率放大器內核，其中這樣來選擇偏置電容的電容值以使偏置電容在一個最低發送頻率的電抗優選為大約2歐姆。
8.如權利要求2的功率放大器內核，進一步包括一第二FET單元串，它與第一FET單元串並行連接。
9.如權利要求2的功率放大器內核，進一步具有一個最低發送頻率，該功率放大器內核進一步包括一第二FET單元串，被與第一FET單元串並行連接；其中，這樣來選擇偏置電容的電容值，以使偏置電容在一個最低發送頻率的電抗在0.2到20歐姆的範圍內；和其中該至少兩個FET單元中的每一個具有具有一個輸入阻抗，電阻網絡具有一個輸出阻抗，該輸出阻抗這樣被選擇以使電阻網絡對相關FET單元的輸入阻抗的降低的比例比10％小。
10.一個功率放大器內核，具有一個輸入埠和一個輸出埠，用於放大一個RF信號，包括至少兩個FET單元串，被並行連接以放大RF信號，所述至少兩個FET單元串中的每一個包括至少兩個FET單元，被與輸出埠串聯，和一個偏置網絡，被連接在輸入埠和該至少兩個FET單元之間，用於將RF信號耦合到該至少兩個FET單元，該偏置網絡包括一個偏置電容，被連接到輸入埠，以將RF信號AC耦合到一個相關的FET單元；和一個電阻網絡，從該偏置電容被耦合到相關的FET單元，以向相關的FET單元提供一個DC偏置，其中這樣來選擇DC偏置以使相關的FET單元放大通過偏置電容而耦合來的RF信號。
11.如權利要求10的功率放大器內核，其中這樣來選擇偏置網絡，以使該至少兩個FET單元中的每一個將RF信號放大到基本上相同的程度。
12.如權利要求10的功率放大器內核，進一步具有一個最低的發送頻率其中這樣來選擇偏置電容的電容值以使偏置電容在一個最低發送頻率的電抗在0.2到20歐姆的範圍內；和其中該至少兩個FET單元中的每一個具有具有一個輸入阻抗，電阻網絡具有一個輸出阻抗，該輸出阻抗這樣被選擇以使電阻網絡對相關FET單元的輸入阻抗的降低的比例比10％小。
13.一個功率放大器，用於放大一個RF信號，包括至少一個核心放大器，具有一個輸入埠和一個輸出埠，用於放大RF信號，包括至少一個FET單元串，用於放大RF信號，所述至少一個FET單元串包括與輸出埠串聯的至少兩個FET單元；和一個偏置網絡，被連接在輸入埠和該至少兩個FET單元之間，用於將RF信號耦合到至少兩個FET單元，這個偏置網絡包括一個偏置電容，被連接到輸入埠，以將RF信號AC耦合到一個相關的FET單元；和一個電阻網絡，被從該偏置電容耦合到相關的FET單元，以向相關的FET單元提供一個DC偏置，其中這樣來選擇DC偏置，以使相關的FET單元放大通過偏置電容而耦合來的RF信號；一個輸入分離器，用於將同相位的RF信號提供到所述至少一個核心放大器；和一個輸出組合器，用於將所述至少一個核心放大器的輸出進行組合。
14.如權利要求13的功率放大器，其中這個功率放大器進一步包括一個輸入匹配電路，被連接到輸入分離器；和一個輸出匹配網絡，被從輸出埠連接到輸出組合器。
15.如權利要求14的功率放大器，其中這樣來選擇偏置網絡，以使該至少兩個FET單元中的每一個將RF信號放大到基本上相同的程度。
16.如權利要求14的功率放大器，其中該至少兩個FET單元中的每一個具有一個輸入阻抗，電阻網絡具有一個輸出阻抗，該輸出阻抗這樣被選擇，以使電阻網絡能對關FET單元的輸入阻抗的降低的比例比10％小。
17.如權利要求14的這個功率放大器，其中電阻網絡包括被從輸出埠連接到一個偏置電阻串的一個上電阻，被從偏置電阻串連接到一個偏置電壓埠的一個下電阻，包括與所述至少兩個FET單元中的每一個相關的一個偏置電阻的偏置電阻串；和這個功率放大器具有一個最低的發送頻率，其中這樣來選擇偏置電容的電容值，以使偏置電容在一個最低發送頻率的電抗在0.2到20歐姆的範圍內。
18.如權利要求14的功率放大器，進一步具有一個最低的發送頻率，其中這樣來選擇偏置電容的電容值，以使偏置電容在一個最低發送頻率的電抗在0.2到20歐姆的範圍內。
全文摘要
一個功率放大器內核(40)，用於放大一個RF信號。這個功率放大器內核(40)包括用於放大RF信號的一第一FET單元串(46)。這個FET單元串包括與放大器內核的一個輸出埠(48)串聯的至少兩個FET單元(46)。一個偏置網絡(44)，被連接在一個放大器內核輸入埠(42)和FET單元(46)之間，用於將RF信號耦合到FET單元(46)。這個偏置網絡(44)包括一個偏置電容(50)和一個電阻網絡。這個偏置電容(50)被連接到輸入埠(42)，以將RF信號AC耦合到FET單元串中的一個相關FET單元(46)。這個電阻網絡被從偏置電容(50)耦合到相關的FET單元(46)，以向該相關的FET單元(46)提供一個DC偏置。
文檔編號H03F1/02GK1391724SQ00816038
公開日2003年1月15日 申請日期2000年10月17日 優先權日1999年12月10日
發明者沃倫·L·希利, 羅納德·F·基耶爾梅爾, 邁克·L·弗拉瑟 申請人:摩託羅拉公司