功率集成電路的製作方法
2023-04-23 10:48:31
專利名稱：功率集成電路的製作方法
技術領域：
本發明涉及半導體元件領域，在下文中半導體元件被稱之為功率元件，這種功率元件能耐高壓和/或傳輸高功率。這些元件豎立地安裝在整塊半導體晶層組成的低摻雜襯底上方，致使這些元件有高的擊穿電壓。
按常規，像閘流管、三端雙向可控矽開關元件、雙極電晶體、功率MOS電晶體、絕緣柵雙極電晶體(IGBTs)等都是功率元件。
這些設計成控制高的電功率的元件耗熱。因而，使這些元件的底表面金屬化並安裝在散熱器上。如果希望在同一蕊片上形成若干個功率元件，那麼只有在這些不同的元件具有一個共同終端時才可能。
本發明的目的是製造功率集成電路，也就是在同一襯底上聚集縱向元件，這些縱向元件至少含有由襯底的低摻雜部分構成的一層晶層。使襯底的底表面金屬化以能焊接或以另一種適當的方式連接在散熱器上。
為了達到這個目的和其他一些目的，本發明提供了在整片第一種導電類型的低摻雜半導體薄片上單片式安裝縱向功率半導體元件的方法。薄片底表面用金屬鍍層均勻地覆蓋。至少幾個元件，所謂「獨立」元件，在襯底的隔離區域內形成。這些「隔離區域」，其側面被第二種導電類型的擴散牆隔離而其底部由於在襯底底表面和底表面的金屬鍍層之間插入介電(絕緣)層而被隔離。
當獨立元件底表面的半導體區域是第一種導電類型時，在襯底底表面上形成第一種導電類型的過量摻雜區域和在至少是部分底表面過量摻雜區域之上的襯底上表面裡形成第一導電類型的過量摻雜區域，從這個區域引出一個接點。
當獨立元件底表面的半導體區域是第二種導電類型時，該區域橫向延伸到隔離牆，從隔離牆的上表面再引出一個接點，介電層在隔離牆的下基底下面延伸。
在至少一個隔離區域內能夠形成邏輯元件。
本發明也應用於製造單片二極體電橋，在第一導電類型襯底中包含，兩個第一縱向二極體，其共同的陰極相當於底表面的金屬鍍層，和在襯底的隔離區域(由第二種導電類型的隔離牆使隔離區域和襯底的其餘部分分離)內包含，兩個第二縱向二極體，其共同的陽極相當於在底表面上形成的第二導電類型的一層晶層，該晶層通過隔離牆從隔離牆上表面引出接點，這兩個二極體的底表面被插入半導體薄片和底表面金屬鍍層之間的隔離薄層覆蓋。
本發明也應用於組成單相整流電橋的元件，包括安裝在交流電源終端之間第一對和第二對頭對尾連接的二極體，每對二極體內的二極體中間的連接點構成直流電源的一個端子；兩個與第一對二極體內的二極體成反並聯的頭對尾的肖克萊(Shockley)二極體。肖克萊二極體和第一對二極體豎立地安裝在半導體襯底內，襯底上表面包含組成交流電源端子的兩層第一金屬鍍層，以及襯底下表面包含組成交流電源端子的第三金屬鍍層，相當於第一對兩個二極體的連接點。第二對二極體是被安裝在形成一個直流電源端子的第四金屬鍍層和形成交流電源端子的每一層金屬鍍層之間的隔離區域內。
根據本發明的優點，許多縱向元件能在同一片半導體襯底上形成，第一縱向元件具有由底表面金屬鍍層構成的一個共同電極，而第二元件是獨立元件，也就是其電極能夠獨立地與其他元件的各種連接端或者與外部連接端連接，這些電極中沒有一個電極是由底表面的金屬鍍層構成。
此外，由於獨立元件的底表面用例如氧化矽層之類的薄隔離層保護，隔離薄層本身也用底表面金屬鍍層覆蓋所以獲得良好的散熱性，即使元件的底表面含有的薄層是電絕緣的但是保留了導熱性。
雖然在下面描述僅僅是能安裝成功率集成電路而且有可能與邏輯電路和某些應用有聯繫的一些特殊元件但是本發明不受這些特殊情況限制。精通技術的人會注意到，與本發明相應的獨立元件和雙極集成電路的各個元件之間的相似性。實際上在雙極集成電路中大部分集成電路元件是在外延層內形成，但是個別元件是用對外延層深擴散的方法互相隔離而其底部是用另一種導電類型的埋層隔離。根據本發明，整片襯底相當於外延層而底部結隔離(埋層)可以用插入在襯底底表面和底表面金屬鍍層之間的隔離薄層代替。這些精通技術的人們可以利用這種相似性去探索本發明的進一步的變更和應用。
根據下面結合附圖對本發明所作的詳細描述，發明的上述目的及其他一些目的、特點、狀況和優點將更明顯。
圖1A和1B分別為根據本發明能被集成的各種類型二極體的橫截剖視圖和示意圖2A和2B分別為根據本發明能被集成的各種類型的閘流管的橫截剖視圖和示意圖；圖3A和3B分別為根據本發明能被集成的各種類型的NPN電晶體的橫截剖視圖和示意圖；圖4A和4B分別為根據本發明能被集成的各種類型的PNP電晶體的橫截剖視圖和示意圖；圖5表示根據本發明能夠單片集成的IGBT獨立電晶體的典型橫截剖視圖；圖6、7、8和9為概括表示根據本發明能夠單片集成的各種類型的元件；圖10A表示二極體電橋；圖10B和10C分別為與本發明相應的如二極體電橋這種實施例的橫截剖視圖和示意頂視圖；和圖11A、11B、11C、12A、12B、13B、14A、14B、和14C說明本發明的為保護整流電橋以防過電壓和過電流的一種應用。
根據在集成電路中慣用表示法，注意到各種附圖是不按比例描繪，特別是在橫截剖視圖中不同薄層的相應厚度是任意描繪。並且在橫截剖視圖中各種擴散區域象徵性地繪成矩形。此外，在所有的情況下精通技術的人能根據所要求的元件的功率性能修正各個區域的相應的表面。
對於精通技術的人來說是很清楚的，本發明僅僅描述元件的基礎結構，而且在實際上為了滿足特殊要求的性能可以改進和修改這些元件中的每一個。例如在大多數圖中只表示閘流管而不表示三端雙向可控矽開關元件，並且沒有表明這些閘流管的陽極隱接或陰極隱接。
圖1A表示的各種類型二極體10到14可以組裝在同一片N型半導體薄片上。圖1B用符號表示圖1A中每一個二極體。用低摻雜襯底1組成構架。在上表面形成P型擴散區2以及高摻雜擴散區3。在底表面形成高摻雜N型擴散區4和高摻雜P型擴散區5。此外，從上表面擴散區和對面的底表面擴散區起形成P型隔離牆6。整個底表面用金屬鍍層M覆蓋。在元件的底表面和金屬鍍層之間的一些部位上介入隔離薄層7。隔離薄層7和金屬鍍層M可以用半導體元件製造中慣用的一些合適的材料或複合材料組成。
在下文中把側面被第二種導電類型的隔離牆隔離而底部被隔離薄層7隔離的所選定的矽薄片部分記作「隔離區域」二極體10和11是功率元件中通用的二極體。二極體10豎直地從頂到底包含一個P型區域、襯底的一部分和一個N型區域；上表面金屬鍍層相當於其陽極10A而底表面金屬鍍層相當於其陰極10K。二極體11豎直地從頂到底包含一個高摻雜的N型區域、襯底的一部分和一個高摻雜的P型區域；上表面金屬鍍層相當於它的陰極而金屬鍍層M相當於它的陽極。
二極體10和11的常規使用方法是使這些二極體具有一個共同的連接端。而且，例如在電橋中斜對的二極體不具有共同連接端，用這樣的二極體組成單片二極體電橋是不可能的。
在與本發明相應的隔離區域內形成的二極體12和13是「獨立」二極體，具有豎直操作和含有的陽極和陰極不需要和電路中其他元件共用電極的優點。
二極體12豎直地從頂到底包含，一個相當於其陽極的P型區域，一個襯底部分、和一個相當於其陰極的高摻雜N型區域。因而二極體12是一個縱向二極體。此外，在上表面上形成連接陰極金屬鍍層12K的N型區域。
二極體13豎直地從頂到底包含一個相當於它的陰極13K的N型區域、一個襯底部分和一個從襯底底表面擴散成的P型區域。陽極金屬鍍層13A是在隔離牆的上表面上形成，隔離牆勾劃了隔離區域的外形，二極體13在隔離區域內形成。
圖1的右邊部分還表示了一個橫向二極體14，也是在一個隔離區域內形成。二極體14包含在襯底中擴散成的並連接陽極金屬鍍層14A的P型勢阱內形成一個連接陰極金屬鍍層14K的N型區域。由於二極體14橫向操作並且能用作在同一蕊片上與一個或一個以上的功率元件有關聯的邏輯電路的元件，所以不是功率元件。本發明的一種情況是把邏輯電路也安裝在隔離區域內，因為根據實際情況，當功率結構包含四層元件時由於不可避免出現縱向閘流管，所以把這樣的邏輯元件集成於電力結構是不可能的。
注意到四層元件(閘流管型)的聚集已引起集成於同一蕊片內的許多元件的運行問題。實際上，構成假閘流管的其他一些薄層和集成的二極體或集成的閘流管一起形成，通過橫向耦合從而隨著觸發這種假閘流管，結構可以被短路，所以集成的二極體或集成的閘流管將達不到所要求的性能。在本發明中橫向隔離和底部隔離能防止這些假閘流管，使閘流管元件和其他邏輯或功率元件能安全地集成。
圖2A和2B說明根據本發明能夠採用的各種閘流管的結構。
圖2A的左邊部分說明通用的閘流管20和21相應的陽極和陰極連接於底表面金屬鍍層。
閘流管20包含一個相當於其陰極20K的豎向N型區域、一個P型區域、從P型區域引出一個柵極結點20G、一個襯底部分和一個與金屬鍍層M相連接的相當於閘流管陽極的P型陽極區域。而且圖2A和2B表示了這種閘流管的豎向隔離牆，然而在這種特殊情況中這種隔離牆不具有隔離功能，而是用來形成能耐高壓的勢阱型閘流管。
閘流管21是一種如已向申請人授權的美國專利5365086中所述並已轉讓應用的複合式元件，重提該元件是為了清楚地表明，本發明使這種複合式元件實際上任何已知的基本元件安裝在單功率電路中是可能的。
圖2A的右邊部分表示在隔離區域內形成的「獨立」閘流管22和23 。
閘流管22是一種縱向功率閘流管，從頂到底包含，一個N型區域、從N型區域引出陰極金屬鍍層22K、一個P型區域、N型襯底一部分和從底表面起形成的並與隔離牆6接觸的P型區域，在隔離牆的上表面上做陽極金屬鍍層22A。
閘流管23是橫向閘流管，可以作邏輯電路的元件。閘流管23包含，在P型區域內形成的並與金屬鍍層23連接的N型陰極區域，從P型區域引出柵極結點，這個P型區域是在襯底內形成。在同一襯底中形成與陽極金屬鍍層23A連接的P型區域。在薄片的隔離區域中安裝這樣的橫向閘流管的優點是構成這種閘流管的薄層不會由此與結構中其他元件構成假元件。
圖3A表示根據本發明製造的三個典型的NPN電晶體30、31、32。
電晶體30是一種通用的縱向電晶體，包含與發射極金屬鍍層30E連接的N型區域 與基極金屬鍍層30B連接的P型區域。這P型區域是在襯底部分中形成以及在底表面形成與底表面M連接的高摻雜N型區域，相當於集電極。
電晶體30和31是在襯底的隔離區域內形成。
電晶體31與電晶體30相似，只是還包含在襯底上表面，面向下表面的一部分N型區域的一個附加高摻雜N型區域，這附加N型區域與集電極金屬鍍層31C連接。
電晶體32是一種橫向電晶體並包含，在P勢阱中分別與發射極金屬鍍層32E和集電極金屬層32C連接的N型區域和與基極金屬鍍層32B連接的P型區域。閘流管32構成與一個或一個以上的功率元件有關聯的邏輯電路的元件。
同樣地，圖4A表示能根據本發明製造的三種類型的PNP電晶體40、41、42。
PNP電晶體40是一種底表面相當於金屬鍍層M的通用的功率電晶體，並且在襯底的上表面上包含，一個與發射極金屬鍍層40E連接的P型區域和一個與基極金屬鍍層40B連接的N型區域。連接襯底的P型區域是在底表面上形成，最好這個P型區域與隔離牆連接。
電晶體41是在隔離區域內形成，其結構一般來說與電晶體40一樣，但是集電極結點41C是從縱向隔離牆的上表面引出。
電晶體42也是在隔離區域內形成，是一種與上述豎向電晶體NPN32互補的PNP縱向電晶體。
圖1-4中說明的元件表示功率元件或者邏輯元件單元庫中的基本元件，能夠按照所希望的設計把這些基本元件安裝在同一晶層上。
形成具有一個共同電極的功率元件或者在一個或一個以上的隔離區域內形成其電極與在同一蕊片上其他元件的電極不同的獨立元件，隨所希望的要求而定。
當然，圖1-4中的元件僅僅是能夠使用的典型的基本元件。在與本發明相應的單片集成功率結構中能有效地應用任何通用的功率元件。例如精通技術的人能容易地把如圖2所表示的閘流管結構變換成三端雙向可控矽開關結構，並且也能夠使用或是陽極—柵極閘流管或是陰極—柵極閘流管。
為了簡化起見，所有可供選擇的方案沒有被提出來進行描述。特別是，參閱圖2A，能夠看到中間的低摻雜N晶層沒有被充分使用；實際上在該處能連接一個附加的所謂「陽極柵極」電極。由於這層晶層在上表面上外形隨意所以製造工藝並不更複雜。於是，通過其陰極柵極(未示出)或這種陽極柵極(未示出)能夠控制每個閘流管。
故意簡化了上面的敘述。有時候把不同的元件安裝在同一勢阱(具有或沒有底表面底表面隔離)中是可能的也是所希望的。舉例來說，二極體11能安裝在與閘流管21同一勢阱中。
以同樣的規則，無源元件例如電阻和電容也能夠裝入與本發明相應的集成電路。
此外，主要目的是提供與散熱器良好的熱連接的元件的底表面金屬鍍層不需要與外部連接端連接而只能構成功率集成電路的基本元件的內部連接點。該金屬鍍層也可以與散熱器結構電絕緣。
為了清楚地表明本發明的廣泛應用範圍，舉例來說，圖5表示根據本發明製造的在半導體薄片的隔離區域中呈獨立元件形式的IGBT電晶體。
圖5還表示IGBT電晶體的通用結構，在襯底1上表面包含，一個P型區域，在P型區域內形成N型區域，N型區域延伸接近P型區域的邊緣以劃定可以形成溝道的範圍。在這些範圍的上表面被隔離並覆蓋有柵極金屬鍍層G。集電極金屬鍍層C與N型區域及P型區域的中央的過摻雜部分連接。P型區域5也從襯底的底表面起形成。在通用的結構中P型區域5與底表面襯底的金屬鍍層M接觸，構成其發射極。其中，為了使元件成為獨立，在P型區域和金屬鍍層M之間形成隔離層7，並且元件被隔離牆6圍著。從隔離牆6的上表面引出發射極結點E。
因此應該注意到，根據本發明可以把MOS型的元件和雙極型的元件結合在同一功率集成電路中。
在綜合概念上來說，圖6-9說明能根據本發明單片式地製造和安裝各種類型的元件。
如圖6所示，通用縱向元件能在N型襯底1中直接形成，元件底表面被相當於這些縱向元件的共同電極的金屬鍍層覆蓋。
如圖7所示，第一種獨立元件能在襯底中的隔離區域中形成，這些元件在其底表面具有與襯底相同導電類型的有源晶層4而且比襯底有更重的摻雜。隔離薄層7使這層晶層與底表面金屬鍍層M分離，通過在襯底上表面上形成與襯底同樣的導電類型並且面向至少一部分晶層4的附加高摻雜區域3，設立與這層晶層4連接的結點。當然，在這種情況中由於區域3和區域4之間的襯底厚度會有一個電阻；所以這種類型的結構最好用作易於耐高壓而不指望耐高電流密度的元件。
如圖8A所示，第二種獨立元件能夠在襯底的隔離區域中形成。這些元件在底表面具有與襯底導電類型相反的導電類型的有源晶層。在這種情況中結點是通過隔離牆6引出。由於這些隔離牆可以有相對比較高的摻雜，所以這樣的元件能用作高功率元件。在這種情況裡，隔離薄層7應平放在元件底表面以下並延伸到隔離牆的外部界限。
圖8B表示一個變換的實施例，其內，下表面的P區域是相對比較厚的區域，大體上佔有襯底的一半厚度，並連接從上表面起形成的隔離牆6。
如圖9所示，第三種獨立元件能夠在襯底的隔離區域中形成。目的是使這些元件構成在具有與襯底導電類型相反導電類型的勢阱10中形成的邏輯電路元件。
在下文中敘述根據本發明功率元件單片式地安裝模式的一種與二極體電橋有關的典型應用。在圖10A中所示的二極體電橋包含四個二極體D1-D4。二極體D2和D4的共同陽極構成負的電橋端子T-；二極體D1和D3的共同陰極構成正的電橋端子T+；二極體D1-D2和D3-D4的連接點分別構成電橋的電源端子T1和T2。
圖10B是與本發明年應的實施例圖10A的二極體電橋的橫截剖視10C是二極體電橋的頂視圖。圖10B是沿圖10C中的B-B線的橫截剖視圖。
如圖10B和10C所示，陰極互聯的二極體D1和D3是通用的縱向二極體，在低摻雜襯底1的上表面上包含一個P型區域P1和在底表面包含與下面金屬鍍層M(為圖10A中的金屬鍍層T+)接觸的N+型區域N2。二極體D2和D4是在用P型隔離牆P3與襯底其餘部分分離開的襯底隔離區域中形成，採用通用的技術從上表面深擴散到底表面獲得型隔離牆P3。用非導電材料層7例如用氧化矽保護隔離區域的底表面和勢阱P3的底表面。每一個二極體D2和D4在其上表面包含在襯底N中形成的N+型陰極區域N4。這些區域N4對於每個二極體D2和D4是有差別的。在底表面上P型區域P5構成二極體D2和D4是有差別的。在底表面上P型區域P5構成二極體D2和D4的共同陽極。陽極結點是從金屬鍍層T引出。金屬鍍層T2使區域P1與區域N4連接而金屬鍍層T2(參閱圖10C)使二極體D3的相應區域與二極體D4的相應區域連接。
在頂視圖中，用交叉線表示與半導體底層面積接觸的金屬鍍層T1和T2的範圍，這些金屬鍍層的其餘部分是在一層氧化層上形成。
圖11A表示包含如圖10A那樣連接的四個二極體的整流電橋。
為了保護電橋中的二極體特別是能與端子T+和T-連接的元件，通常使用雙向保護元件S，例如把雙肖克萊二極體安裝在端子T1和端子T2之間。例如這種保護元件防止可以衝擊電話線的雷電或防止由於電話線和電源線間的接觸而引起的過電壓。
圖11A所示的使用雙肖克萊二極體作保護元件的電路能正確地起動，只需要組合幾個分立元件一個雙肖克萊二極體和一個整流電橋。常常也把電橋製成兩個矽元件的結構，每一個矽元件結構集成電橋的一個支路，並安裝在同一隔層裡。
將說明，本發明能以單片元件模式製造防止過電壓或防止過電流的這樣一種電橋。
本發明是基於對圖11A的電路分析。申請人為了把這種電路製成單片模式，變更這種電路。特別是，申請人提出改變例如在圖11B和圖11C中所描繪的圖11A的電路的實施例。
在圖11B的電路中，用兩隻在端子T1和端子T2之間連接的，其共同陽極與二極體D1和D3的共同陰極連接的頭對尾單向肖克萊二極體S1和S3替換二極體S。
在圖11C的電路中，用兩隻在端子T1和T2之間連接的，其共同陰極與二級管D2和D4的共同陽極連接的頭對尾單向肖克萊二極體S2和S4替換二極體S。
在圖11B和11C中二極體D1-S1、D3-S3和D2-S2、D4-S4分別較緊密地安裝在一起，如下文所述，因為提出的實施例是以單片元件的模式，尤其是組合這些具有共同的端子的二極體。
實現圖11B中的電路的圖12A和12B中所表示的元件是用低摻雜N型矽薄片製造。如圖12A和12B所示，連接成逆向並聯的肖克萊二極體S1和S3以及二極體D1和D3被縱向地安裝在元件的左邊部分，而二極體D2和D4被安裝在元件右邊部分的隔離區域中。
元件左邊部分包含兩個從襯底的上表面起形成的P型勢阱10和11。大體上在每個勢阱11和10的一半表面中形成N型區域12和13，分別構成肖克萊二極體S1、S3，分別構成肖克萊二極體S1、S3的陰極。區域12和13通常是不連續的，以致通過小孔向上延伸的勢阱10和11的部分材料到達區域12、13內以形成所謂的射極隱接。事實上在每個區域12和13下面，從襯底的底表面起形成P型區域；在圖12A中只有安置在區域12下面的區域14能看得見。這些P型區域構成肖克萊二極體的陽極。在勢阱10和11部分下面，不包括N型區域12和13下面，從襯底的底表面起形成一個N+型區域其中只有相當於二極體D1的陰極區域16能看得見。最好，在區域12下面(和相對稱的區域13下面)，在區域10和襯底1間的界面上的比襯底摻雜更高的N型區域17能用來調整肖克萊二極體的擊穿電壓。
二極體D2和D4是在圖12A和12B的右邊部分中形成。這些二極體是安裝在隔離區域內。在圖12的實施例中，隔離區域是從在上表面延伸和從底表面起形成的深P-擴散區20連接的深P-擴散18中形成。這些P型擴散區18和20在襯底中勾劃出兩個N型勢阱22和23，在N型勢阱22和23內分別形成過摻雜區域24和25。N型勢阱22和P型擴散區18、20間的結合相當於二極體D2，而N型勢阱23和P型擴散區18、20間的結合相當於二極體D4。
P型深擴散區20的底表面被一隔離薄層(通常是氧化矽薄層)覆蓋。同樣地，元件的上表面被氧化矽薄層27覆蓋，把為形成元件和金屬鍍層的面間接觸位置上的氧化矽薄層27部分蝕該掉。
元件的底表面被相當於圖11B電路的終端T+的金屬鍍層覆蓋。參閱頂視圖1，用圖12B中的虛線繪出金屬鍍層的輪廓圖。相當於交流電源終端T1的第一金屬鍍層與N型區域12的上表面、與勢阱10的上表面和與N+型區域24的上表面連接。相當於第二交流電源終端T2和第二金屬鍍層T2被對地平放在晶層13、勢阱11和N+型區域25的上表面上。P型深擴散區域的上表面被相當於終端T-的金屬鍍層覆蓋。
可以用使圖12A和12B的圖紙中各個晶層的導電類型都反型的方法製造相當於圖11C電路的單片元件。然而，用N型半導體底製造單片的元件常常是更可取的。
圖13A和13B分別是與本發明相應的，相當於圖11C電路的單片元件實施例的橫截剖視圖和頂視圖。該元件是用以前標號為1的N型襯底製成。二極體S2、D2、D4、S4被安置在圖的右邊部分內，而二極體D1、D3被安置在圖的左邊部分裡。
整個元件被P型隔離牆30包圍，P型隔離牆30是在從底表面和上表面起進行的上行擴散和下行擴散的交接處形成。同時，形成使薄片分成兩部分的中央隔離牆31。另外，形成使二極體D2-S2的區域和二極體D4-S4的區域隔離的隔離牆32(參閱圖13B)。
在橫截剖視圖13A中能看得到的肖克萊二極體S2，從襯底的上表面起包含，P型陽極區域40、N型襯底1、從底表面起形成P型區域42和在P型區域42中形成的N型區域44，N型區域44按圖12的區域12方式形成射極隱接。在P型區域42和N型襯底的界面上形成N+型區域46以調整肖克萊二極體的觸發閾值。
二極體D2從上表面到底表面包含，與區域40鄰接並構成二極體D2陰極的N+型區域50。還包含N型襯底和相當於陽極和P型區域的延伸區域。
二極體S4和D4與二極體S2和D2完全一樣；如頂視圖13B所示，也表明區域41和51分別相應於區域40和50。
二極體D1和D3是在13B的左邊部分內形成，由隔離牆30、31勾劃出二極體D1和D3的輪廓。在襯底上表面內形成的P型區域52和53分別相當於二極體D1和D3的陽極，而N+型區域54相當於二極體D1和D3的共同陰極。用隔離層55覆蓋由隔離牆30、31勾劃出其外形的勢阱底表面。
在底表面上形成的金屬鍍層相當於圖11C的終端T-。在N+型區域54上形成的金屬鍍層相當於端T+。相當於終端T1的金屬鍍層覆蓋P型區域52、N+型區域50和P型區域40。相當於電極T2的金屬鍍層覆蓋區域53、51和41。
雖然，在精通技術的人看來，似乎頂視圖12B和13B僅僅是直觀說明。這些頂視圖是示意的，更為甚者，為了選擇元件的基本單元的有源區域達到預期的導電性能，精通技術的人能夠選擇各種不同的形式。
根據一種變換式，本發明提供一種成單片形式能夠構成既防過電壓又防過電流的整流電橋元件。
圖14A是提供這樣功能的電路的簡圖。肖克萊二極體相當於閘流管，這些閘流管柵極連接終端T-，終端T-通過電阻R連接這些閘流管阻極的交接點，並連接二極體D2和D4陽極的交接點。這樣，如上所述，既可以用肖克萊二極體也可以用閘流管的元件S2和S4在過電壓的情況下在電阻中電流即整流電橋中的電流超過預定閾值時能夠運行。
圖14B和14C分別為從圖13A和13B的元件發展而來的單片元件的橫截剖視圖和頂視圖，可供作圖14A的電路的結構用。這種元件在線a-a的左邊部分除了不連接底表面金屬層外，與13A和13B的元件完全一樣。同樣元件按同樣的參考特性設計，所以將不再描述圖14和14C的左邊部分。
在圖14B和14C元件的右邊部分中，在底邊，晶層42如同底表面金屬鍍層那樣被延長。在上邊，附加的P型區域60和61與P型區域40不連接，並延伸到P型隔離牆30。在區域60和61中分別擴散形成N型區域62和63。
連接終端T-的金屬鍍層與隔離牆30對面這些區域邊上的P型區域60和61接觸。N型擴散區域62和63被安置在這層金屬層和隔離牆30之間。這樣，以前形成終端T-的元件底表面在這種情況下通過隔離牆30和在N型擴散區域62和63下面的相應值為2R的夾斷電阻與終端T-連接。不與外部終端接的附加金屬鍍層64是在隔離牆30的上表面及區域62和63的上表面上形成。在正常的操作情況中，並聯電阻2R是接在電橋的輸入終端和電橋的輸出終端T-之間。
例如，倘若過電壓出現和再出現，肖克萊二極體S2導通，這種過電壓通過二極體S2和二極體D4被排除，通過如下途徑，包括金屬鍍層T1、P型區域40、N型襯底、P型區域42、N型區域44、底表面金屬鍍層、P型區域42、襯底1和連接金屬鍍層T2的二極體D4陽極區域51。由於這種徑涉及圖14C頂視圖的低下部分，所以沿圖14C中線B-B繪製的圖14B橫截剖視圖中沒有表示出這種圖徑。
現在假定，在整流電橋D1-D4正常運行期間出現過電流，此時在終端T1和終端T-間的電流通過二極體D2，也就是電流流動的途徑是從金屬鍍層T1區域50、襯底1、區域42、底部金屬鍍層、隔離牆30通向金屬鍍層T-。在隔離牆30和金屬鍍層T-之間的電流被分成兩部分一部分通過在區域62下面的晶層60，第二部分通過在區域63下面的晶層61。每一個通過路有一個相當於2R的電阻。因此，等效電阻等於R。當在擴散區域62或63下面的夾斷電阻的電流超過預定值並且在電阻二端電壓降超過0.7優特時PN結60-62和61-63導通。結61-63成為閘流管元件，其中N型區域63構成陰極，P型區域61構成阻極柵極區域，襯底構成基極以及P型區域40或41構成陽極。因此這種閘流管變成導通，電荷進入襯底1，觸發縱向肖克萊二極體S4。然後，通過肖克萊二極體S4和二極體D2過電流被排除，通過的路徑在圖14B的橫截剖視圖中不能看到。
上述的情況相當於在過電流出現的同時終端T2比終端T1更正的情況。在這種情況中在短路發生的同時，二極體S4和D2正嚮導通，與上述情況完全一樣。當終端T1比終端T2更正時，同樣的機理觸發肖克萊二極體S2並通過二極體D4和S2發生短路。
另外，在上述情況中電阻R(由二個電阻2R並聯組成)是集成的。提供一個帶罩和可調節量值的外部電阻R可供選擇保護電流閾值用是可能的。
對於精通技術的人是顯而易見的，對於上面揭示的最佳實施例能夠作各種變換。例如，二極體S2、S4、D2、D4(圖11C)的交接點或者二極體S1、S3、D1、D3(圖11B)的交接點能夠通過與一個附加肖克萊二極體成逆平行連接的附加二極體連接一個外部終端，例如接地，以根據一個參考電壓提供保護。而且在圖12B電路的情況中使包含S2-D2或S4-D4的豎向結構成雙聯式是更可取的。
這些典型例僅僅說明在設計高壓功率集成電路中根據本發明在襯底的隔離區域內製造獨立功率元件是存在許多可能性。
對於精通技術的人來說，在最低限度地描述一種本發明的例證性的實施例的同時，各種改變、變換和改進會很容易發生。這樣的改變、變換和改進確定為本發明的趨勢和範圍以內。因此，前面的描述只是作為例子，而不確定為界限。僅根據在下面的權利要求書和等效文件中的詳細說明來確立本發明的界限到那裡。
權利要求
1.整片具有底表面和上表面的第一導電類型低摻雜的半導體薄片中形成縱向功率半導體元件的單片式安裝，其底表面均勻地覆蓋一層金屬鍍層，其內至少有幾個上述所謂獨立元件的元件在襯底的隔離區域內形成、由第二導電類型的擴散隔離牆(6)提供縱向隔離以及用夾在襯底底表面和上述金屬鍍層M之間的絕緣層(7)來隔離其底部。
2.如權利要求1的單片式安裝，其中，當獨立元件底表面的半導體區域為第一導電類型時在底表面上提供一個第一導電類型的過摻區域和至少面向部分底表面的過摻雜區域的第一導電類型過摻雜區域是在上表面上形成，從上表面的第一導電類型的過摻雜區域引出一個結點。
3.如權利要求1的單片式安裝，其中，當獨立元件底表面的半導體區域為第二導電類型時上述區域橫向延伸到一隔離牆，在隔離牆上引出一個結點，上述的絕緣層在隔離牆的底表面下面延伸。
4.如權利要求1的單片式安裝，至少包含一個隔離區域，其內形成邏輯元件。
5.如權利要求1至4中的任何一個權利要求，其中，第一導電類型是N。
6.如單片式二極體電橋在第一導電類型襯底裡包含，兩個第一縱向二極體(D1、D2)，其共同陰極相當於底表面金屬鍍層以及，在用第二導電類型的隔離牆(63)從襯底其餘部分隔離出來的襯底的隔離區域中包含，兩個第二縱向二極體(D3、D4)，其共同陽極相當於在底表面上形成的第二導電類型晶層，其結點通過隔離牆(63)從上表面引出，上述兩個二極體(D3、D4)的底表面部分用夾在半導體薄片和底表面金屬鍍層之間的隔離薄層覆蓋。
7.一個元件包含含有安裝在交流電源端子(T1、T2)之間的第一對和第二對(D1、D3、D2、D4)頭對尾連接的二極體的單相整流電橋，每對二極體中間的交接點構成直流電源端子(T+、T-)，和兩個肖克萊二極體(S1、S3；S2、S4)與第一對二極體中的二極體成逆向並聯，其中肖克萊二極體和第一對二極體給向安裝在半導體襯底裡，半導體襯底上表面包含形成直流電源端子(T-)相當於第一對兩個二極體的連接點的第三金屬鍍層，和第二對二極體被安裝在隔離區域裡，第四金屬鍍層形成一個直流電源端子(T+)以及每層金屬鍍層形成一個交流電源端子。
8.如要求7的元件，在具有一個上表面和一個底表面的第一導電類型襯底內形成，包含，在上表面上包含兩個第二導電類型的第一區域(10、11)，其內形成兩個第一導電類型的第二區域(12、13)；在底表面上包含安置在第二區域下面的兩個第二導電類型的第三區域(14)和安置在不含有第二區域的第一區域部分下面的兩個第一導電類型的第四區域(16)；由延伸遍及整個襯底的第二導電類型的隔離牆(18、20)勾劃出第一導電類型勢阱(22、23)的輪廓；連接一個第一區域的表面、相應的第二區域表面和一個勢阱的表面的第一金屬鍍層(T1)；連接另一個第一區域表面、另一個相應的第二區域表面和另一個勢阱的表面的第二金屬鍍層(T2)；連接隔離勢阱的上表面的第三金屬層(T+)；和與除了隔離勢阱和由勢阱勾劃的區域外的襯底底表面連接的第四金屬鍍層(T-)。
9.如權利要求8的元件，其中，第二區域是不連續的。
10.如權利要求8的元件，其中，由在勢阱下面延伸的區域(20)形成隔離牆的底部。
11.如權利要求8的元件，其中，第四金屬鍍層覆蓋元件的整個表面，用絕緣層例如氧化矽覆蓋隔離牆的底表面和被勾劃輪廓區域附近的表面。
12.如權利要求7的元件，在具有上表面和底表面的第一導電類型襯底內形成；包含；由第二導電類型的隔離牆(30、31、32)勾劃的第一、第二和第三襯底部分；在上述的上表面上包含在每個第一部分和第二部分內的一個第二導電類型第一區域(40、41)；在上述的底表面上，在每個第一和第二部分內包含第二導電類型的第二區域(42)，在第二區域(42)內，在兩個第一區域中的每一個第一區域下面形成的第一導電類型的第三區域(44)；在第三部分內包含兩個第二導電類型的第四區域(52-53)；連接第一部分的上表面、相應的第一區域的上表面和另一個第四區域的上表面的第二金屬鍍層(T2)；連接第三部分的上表面的第三金屬鍍層；以及與除了相當於第三部分區域外的元件底表面連接的第四金屬鍍層。
13.如權利要求12的元件，其中，第三區域是不連續的。
14.如權利要求12的元件，其中，襯底上表面的第一部分、第二部分和第三部分的區域附有的結點是通過第一導電類型的過摻雜區域獲得。
15.如權利要求7至14中任何一個權利要求的元件，進一步包含，當過電流發生時觸發的方法是有效的。
16.如權利要求15當附加權利要求12時的元件，包含靠近第一區域(40、41)與隔離牆接觸的第二導電類型的第五區域(60、61)和包括把上述的第五區域分成兩部分的第一導電類型的各個第六區域(62、63)；除了隔離牆外安裝與第六區域的部分接觸的第五金屬鍍層；和與隔離牆和第六區域接觸的第六金屬鍍層。
全文摘要
單片式組件包含在整片第一導電類型低摻雜的半導體薄片內形成縱向功率半導體元件，其底表面用金屬層均勻地覆蓋。至少幾個元件所謂獨立元件在襯底的隔離區域內形成，其橫向隔離是由第二導電類型的擴散牆提供的和其底部由於非導電薄層介入襯底的底表面和金屬鍍層之間而被隔離。
文檔編號H01L21/331GK1131823SQ9512173
公開日1996年9月25日 申請日期1995年12月29日 優先權日1994年12月30日
發明者羅伯特·帕薩尼 申請人:Sgs-湯姆森微電子公司