二極體及製造二極體的方法

2023-04-22 20:56:06 2

二極體及製造二極體的方法
【專利摘要】本發明涉及二極體及其製造方法。所述二極體包括：第一半導體層，由包含第一導電型雜質的化合物半導體構成；高位錯密度區域；第二半導體層，層疊於所述第一半導體層上，並在與所述第一半導體層的界面側區域中具有低於所述第一半導體層的雜質濃度，所述第二半導體層具有開口，所述開口中對應於所述高位錯密度區域的部分被移除；絕緣膜圖案，被設置成覆蓋所述開口的內壁；電極，被設置成覆蓋所述絕緣膜圖案並接觸所述第二半導體層；以及對向電極，被設置成使得所述第一半導體層、所述第二半導體層及所述絕緣膜圖案被夾持在所述電極與所述對向電極之間。根據本發明，能夠安全地防止由化合物半導體構成的半導體層中的經由穿透位錯區域出現的漏電流。
【專利說明】二極體及製造二極體的方法
【技術領域】
[0001]本發明涉及二極體以及製造二極體的方法。尤其是，本發明涉及具有如下構造的二極體及其製造方法:在由化合物半導體構成的半導體層的兩個表面上設置有電極。
【背景技術】
[0002]從物理性質的角度來看，氮化鎵(GaN)是具有寬的帶隙(band gap)的化合物半導體，氮化鎵不僅作為用於光學器件的半導體材料而且作為用於諸如電源及反相器(inverter)等功率器件的半導體材料而受到關注。這是因為，與使用矽(Si)的現有功率器件相比，使用氮化鎵能使器件實現更高的效率及更佳的性能。
[0003]在製造此種功率器件系統二極體時，通常使用在由諸如碳化矽(SiC)、藍寶石(Al2O3)、及矽(Si)等不同類型的單晶材料形成的支撐基板上外延生長的氮化鎵。在此種情形中，米用一種使氮化鎵層在相對於支撐基板的橫向上外延生長的方法(橫向外延過生長(epitaxial lateral overgrowth:EL0))來作為獲得具有良好的晶體性質的氮化鎵層的方法。
[0004]然而，在利用此種外延生長所獲得的氮化鎵層中，會產生貫穿所述氮化鎵層的穿透位錯區域(threading dislocation region),該區域與其他部分相比包含更高的晶體缺陷密度。因此，在設置有電極且在電極之間夾持上述層的垂直器件中，在該穿透位錯區域侵佔氮化鎵層與電極之間的接合表面時，在穿透位錯區域中不會形成理想的接合，從而存在以下擔憂:這將導致出現漏電流。
[0005]因此，公開如下一種構造:在利用外延生長獲得的氮化鎵層中，在具有高穿透位錯密度的區域中形成凹槽，利用圖案化在所述凹槽內形成氮化矽膜，並且形成用於在所述氮化矽膜上方橋接的電極。根據此種構造，可降低穿透位錯的影響、並同時使器件表面積增大(參見未經審查的日本專利申請公開案第2007-184371號及未經審查的日本專利申請公開案第 2008-130927 號)。
[0006]然而，除由化合物半導體構成的半導體層的外延生長之外，上述穿透位錯區域不僅沿所述半導體層的厚度方向延伸，而且還存在沿對角線方向延伸的穿透位錯區域。因此，在未經審查的日本專利申請公開案第2007-184371號及未經審查的日本專利申請公開案第2008-130927號中所公開的構造中，難以抑制沿與半導體層厚度方向相關的對角線方向延伸的穿透位錯區域的影響。

【發明內容】

[0007]因此，期望本發明的實施例提供一種能夠安全地防止由化合物半導體構成的半導體層中的經由穿透位錯區域出現的漏電流的二極體。
[0008]根據本發明的第一實施例，提供了一種二極體，所述二極體包括:第一半導體層，所述第一半導體層由包含第一導電型的雜質的化合物半導體構成；高位錯密度區域，所述高位錯密度區域沿膜厚度方向貫穿所述第一半導體層；第二半導體層，所述第二半導體層具有與所述第一半導體層連續的晶體結構，所述第二半導體層層疊於所述第一半導體層上，並且所述第二半導體層中的處於所述第二半導體層與所述第一半導體層之間的界面一側的區域中具有比所述第一半導體層的雜質濃度低的雜質濃度，所述第二半導體層具有開口，所述開口中的對應於所述高位錯密度區域的部分被移除，使得所述第一半導體層暴露；絕緣膜圖案，所述絕緣膜圖案被設置成覆蓋所述開口的包括底部在內的內壁；電極，所述電極被設置成覆蓋所述絕緣膜圖案並接觸所述第二半導體層；以及對向電極，所述對向電極被設置成使得所述第一半導體層、所述第二半導體層和所述絕緣膜圖案被夾持在所述電極與所述對向電極之間，以便所述對向電極與包括所述高位錯密度區域在內的所述第一半導體層接觸。
[0009]在上述本發明的第一實施例中，因在對應於所述高位錯密度區域的所述第二半導體層側上設置有所述絕緣膜圖案，所以所述第二半導體層的所述電極被設置成不與所述高位錯密度區域接觸。因此，提供了如下垂直二極體:所述第一半導體層與所述第二半導體層(它們由化合物半導體構成)的層疊體在包括所述高位錯密度區域的寬範圍內被夾持在所述電極與所述對向電極之間。
[0010]此外，尤其在此種垂直二極體中，設置有所述絕緣膜圖案的所述開口形成在所述第二半導體層中，使得所述第一半導體層處於暴露狀態。因此，所述高位錯密度區域以被夾持在所述對向電極與所述絕緣膜圖案之間的狀態僅存在於所述第一半導體層部分中。這裡，設置有開口的所述第二半導體層的處於所述第一半導體層側的界面區域的雜質濃度低於所述第一半導體層的雜質濃度。因此，即使在斷開所述二極體時，通過在所述電極與所述對向電極之間施加反向偏壓(reverse bias)而使得耗盡層在所述第二半導體層中形成為直到所述第二半導體層與所述第一半導體層之間的所述界面附近時，所述高位錯密度區域也不能到達所述耗盡層的內部。因此，通過因不存在高位錯密度區域而確保耐壓性的耗盡層來確保防止漏電流的出現。
[0011]此外，根據本發明的第二實施例，提供一種由具有晶體結構的化合物半導體構成的半導體層，所述半導體層包括沿厚度方向貫穿所述層的高位錯密度區域並包括位於主表面側中的開口，所述開口中的所述高位錯密度區域被移除。絕緣膜圖案被設置成處於覆蓋所述開口的包括底部在內的內壁的狀態。此外，電極被設置成覆蓋所述絕緣膜圖案並接觸所述半導體層。此外，對向電極被設置成使得所述半導體層及所述絕緣膜圖案被夾持所述電極與所述對向電極之間，以便所述對向電極與包括先前所述的高位錯密度區域在內的所述半導體層接觸，且在向所述對向電極和所述電極施加電壓時形成比所述半導體層中的所述開口更淺的耗盡層。
[0012]在上文中所述的本發明的第二實施例中，因在對應於所述高位錯密度區域的所述半導體層的主表面側上設置有所述絕緣膜圖案，所以設置成覆蓋所述絕緣膜圖案的所述電極被設置成不與所述高位錯密度區域接觸。因此，垂直器件被設置成使得由化合物半導體構成的所述半導體層在包括所述高位錯密度區域的寬範圍內被夾持在所述電極與所述對向電極之間。
[0013]此外，尤其在此種垂直器件中，設置成處於夾持所述半導體層的狀態的所述電極與所述對向電極形成了比所述半導體層中的設置有所述絕緣膜圖案的所述開口更淺的耗盡層。因此，當在電流斷開操作期間通過在所述電極與所述對向電極之間施加反向偏壓而在半導體層中形成耗盡層時，高位錯密度區域不會到達所述耗盡層的內部。因此，通過因不具有高位錯密度區域而確保耐壓性的耗盡層來安全地防止在電流切斷操作期間出現漏電流。
[0014]此外，本發明的實施例還提供一種製造上述本發明第一實施例的二極體的方法，在所述方法中執行以下過程。首先，在支撐基板上形成包括開口部的掩膜層。接著，通過在所述開口部中引發從所述支撐基板的暴露表面至所述掩膜層上方的外延生長來形成第一半導體層，所述第一半導體層包括沿膜厚度方向貫穿的與所述開口部相對應的高位錯密度區域，且所述第一半導體層由具有晶體結構的化合物半導體構成，所述化合物半導體包含第一導電型的雜質。隨後，通過利用從所述第一半導體層連續的外延生長來形成第二半導體層，所述第二半導體層中的處於所述第二半導體層與所述第一半導體層的界面一側的區域中的雜質濃度低於所述第一半導體層的雜質濃度。接著，在所述第二半導體層中形成開口，所述開口中的對應於所述高位錯密度區域的部分被移除，以使所述第一半導體層暴露。接著，形成絕緣膜圖案，所述絕緣膜圖案覆蓋所述開口的包括底部在內的內壁。隨後，形成電極，所述電極覆蓋所述絕緣膜圖案並接觸所述第二半導體層。此外，在從所述第一半導體層移除所述支撐基板與所述掩膜層之後，形成對向電極，所述對向電極被形成為使得所述第一半導體層、所述第二半導體層以及所述絕緣膜圖案被夾持在所述電極與所述對向電極之間，以便所述對向電極於包括所述高位錯密度區域在內的所述第一半導體層接觸。
[0015]綜上所述，根據本發明實施例的二極體，可安全地防止經由高位錯密度區域(其貫穿由化合物半導體構成的所述半導體層)出現的漏電流。
【專利附圖】

【附圖說明】
[0016]圖1是第一實施例的二極體的剖視圖；
[0017]圖2A至圖2D是表示第一實施例的二極體的製造過程的(第一)剖面過程圖；
[0018]圖3A至圖3C是表示第一實施例的二極體的製造過程的(第二)剖面過程圖；
[0019]圖4是第二實施例的二極體的剖視圖；
[0020]圖5是第三實施例的二極體的剖視圖；
[0021]圖6A至圖6C是表示第三實施例的二極體的製造過程的剖面過程圖；
[0022]圖7是第四實施例的二極體的剖視圖；
[0023]圖8是第五實施例的二極體的剖視圖；以及
[0024]圖9是第六實施例的二極體的剖視圖。
【具體實施方式】
[0025]在下文中，將根據附圖以如下順序闡述本發明的實施例。
[0026]1.第一實施例(在開口內設置有絕緣膜圖案的肖特基二極體的示例)
[0027]2.第二實施例(包括沿表面方向從開口突出的絕緣膜圖案的示例)
[0028]3.第三實施例(電極接近的示例)
[0029]4.第四實施例(經由絕緣膜圖案在開口中設置埋入電極的示例)
[0030]5.第五實施例(在開口內設置有絕緣膜圖案的pn結二極體的示例)
[0031]6.第六實施例(在開口內設置有絕緣膜圖案的肖特基二極體的另一示例)[0032]1.第一實施例
[0033]在開口內設置有絕緣膜圖案的肖特基二極體的示例
[0034]圖1是第一實施例的二極體的剖視圖。以下，將根據此圖闡述第一實施例的二極體的構造。
[0035]圖1所示的二極體1-1是使用化合物半導體的垂直肖特基二極體。二極體1-1具有垂直器件結構，所述垂直器件結構包括:第一半導體層11、層疊於第一半導體層11上的第二半導體層12、布置成用於夾持上述層疊體的肖特基電極17s、以及例如作為對應於肖特基電極17s的對向電極的歐姆電極(ohmic electrode) 19h。例如,第一半導體層11因膜形成過程而在本質上包含高位錯密度區域A，高位錯密度區域A在預定位置處沿膜厚度方向貫穿。此外，尤其是，本發明第一實施例的二極體1-1的與第二半導體層12的高位錯密度區域A相對應的位置中設置有開口 B，絕緣膜圖案15設置於開口 B的內部，且肖特基電極17s被設置成覆蓋絕緣膜圖案15。
[0036]以下，將按如下順序具體闡述第一實施例的二極體1-1的構造:第一半導體層11、第二半導體層12、開口 B、絕緣膜圖案15、肖特基電極17s、及歐姆電極19h。隨後，將闡述二極體1-1的製造方法。
[0037]第一半導體層11
[0038]第一半導體層11是由具有晶體結構的化合物半導體構成的層，所述晶體結構是利用外延生長形成的，這裡，第一半導體層11是由II1-V族氮化物半導體構成的。例如，II1-V族氮化物半導體是氮化鎵(GaN)、氮化銦鎵(InxGahN:0 < x≤ 1)、及氮化鋁鎵(AlxGa1J:0 < X ≤ 1)其中之一。由於這些II1-V族氮化物半導體與矽(Si)相比具有寬的帶隙，因此作為用於功率器件的半導體是有利的。
[0039]此外，由這些II1-V族氮化物半導體構成的第一半導體層11包括沿膜厚度方向貫穿第一半導體層11的高位錯密度區域A。高位錯密度區域A是與第一半導體層11中的其他部分相比具有高的晶體位錯密度的區域。
[0040]在第一半導體層11內的例如下文所述的位置中產生高位錯密度區域A。換句話說，例如，當第一半導體層11是利用橫向外延過生長(epitaxial lateral overgrowth ；EL0)法獲得的晶體層時，在第一半導體層11中的開始生長晶體的部分處產生高位錯密度區域A。此外，當利用ELO法形成第一半導體層11時，在第一半導體層11上外延生長的開始部分及其周邊處形成臺階(step)。因此，形成了凸部C，在凸部C中第一半導體層11的膜在開始部分處變厚，且在凸部C的中心附近產生高位錯密度區域A。
[0041]此外，當第一半導體層11是從同一表面上的多個位置外延生長時，外延生長層之間的接合部分變成高位錯密度區域A，高位錯密度區域A是穿透位錯。
[0042]如上所述的第一半導體層11包含n型雜質，且第一半導體層11的整個區域被構造為η型高濃度區域。此外，當第一半導體層11是II1-V族氮化物半導體時，使用Si等作為η型雜質。
[0043]第二半導體層12
[0044]第二半導體層12是具有與第一半導體層11相連續的晶體結構的層，第二半導體層12層疊於第一半導體層11上並設置於第一半導體層11的上部上。第二半導體層12是包含第一導電型雜質的層，且是在垂直肖特基二極體(二極體1-1)中有源運行的區域。例如，第二半導體層12由與第一半導體層11相同的化合物半導體構成，並利用從第一半導體層11的膜形成連續的外延生長形成。因此，第二半導體層12的位於在第一半導體層11中的具有低晶體位錯密度及良好晶體性質的區域上的部分被形成為具有良好晶體性質的區域。同時，第二半導體層12的位於在第一半導體層11中的具有高晶體位錯密度的高位錯密度區域A上的部分被形成為具有高晶體位錯密度的區域。
[0045]此外，第二半導體層12的整個區域(包括其與第一半導體層11之間的界面一側的區域)被構造成包含η型低濃度區域，該η型低濃度區域與第一半導體層11的雜質類型相同且雜質濃度低於第一半導體層11。
[0046]開口B
[0047]開口 B形成於第二半導體層12上並被設置成處於如下狀態:對應於高位錯密度區域A的部分被移除。開口 B設置於與第一半導體層11中的高位錯密度區域A重疊的部分中。因此，開口 B被設置成處於貫穿第二半導體層12的狀態，以便通過底部暴露第一半導體層11。此外，開口 B也可形成為比第二半導體層12更深。開口 B的深度d大於第二半導體層12的膜厚度，且也可具有如下尺寸，在該尺寸下包括高位錯密度區域A在內的第一半導體層11中的一部分被移除。
[0048]這裡，當開口 B被形成為比第二半導體層12更深時，則根據二極體1-1的驅動電壓(即，施加於肖特基電極17s與歐姆電極19h之間的電壓)來設定深度d。在此種情形中，如下所述，當耗盡層(其根據在施加反向偏壓期間施加於肖特基電極17s與歐姆電極19h之間的電壓而形成於第二半導體層12內)被形成為進一步向第一半導體層11擴展時，開口 B被形成為比耗盡層更深。此外，上述開口 B具有沒有到達歐姆電極19h的深度d。
[0049]此外，開口 B被設置成處於完全覆蓋高位錯密度區域A的狀態。因此，當高位錯密度區域A的寬度為Wl時，開口 B的寬度W2為W2 >W1，且當以平面方式觀察時，開口 B被形成為處於完全覆蓋高位錯密度區域A的狀態。此外，當以平面方式觀察時，開口 B的尺寸也可以是覆蓋第一半導體層11的凸部C的尺寸，且也可以是處於凸部C的尺寸內的尺寸。
[0050]絕緣膜圖案15
[0051]絕緣膜圖案15被設置成處於覆蓋開口 B的包括底部在內的內壁的狀態。例如，絕緣膜圖案15被設置成處於填充開口 B的狀態，並被設置成使得第二半導體層12的表面與絕緣膜圖案15的表面具有近似相同的高度。此外，絕緣膜圖案15僅需被設置成覆蓋開口B的內壁，且在開口 B中也可形成孔隙(void)。然而，覆蓋開口 B的絕緣膜圖案15的內壁的膜厚度足以確保在絕緣膜圖案15中不會出現由在驅動二極體1-1時產生的電場所引起的絕緣擊穿(insulation breakdown)。
[0052]例如，絕緣膜圖案15由諸如氧化矽或氮化矽等絕緣材料構成。此外，絕緣膜圖案15並不限於單層結構，且也可為由多個層疊的絕緣材料形成的層疊結構。
[0053]肖特基電極17s
[0054]肖特基電極17s被設置成覆蓋絕緣膜圖案15並接觸第二半導體層12。肖特基電極17s由用於與第二半導體層12—起形成肖特基結(schottky junction)的材料構成。一般而言，使用諸如鎳(Ni)、鈀(Pd)、或鉬(Pt))等金屬，並使用由金(Au)等層疊的金屬膜等，來作為構成肖特基電極Us的電極材料。
[0055]歐姆電極19h[0056]歐姆電極19h被設置成處於與包括高位錯密度區域A在內的第一半導體層11接觸的狀態，並被設置成作為與肖特基電極17s相關的對向電極。歐姆電極19h被設置成作為用於獲取第一半導體層11的電位的電極。例如，歐姆電極19h由用於與第一半導體層11一起形成歐姆結(ohmic junction)的材料構成。使用Ti/Al等的層疊膜作為構成歐姆電極19h的電極材料，歐姆電極19h形成於由II1-V族氮化物半導體構成的第一半導體層11上。
[0057]由此，垂直肖特基二極體通過以下方式構成:將肖特基電極17s接合至被構造成η型低濃度區域的第二半導體層12，並將歐姆電極19h接合至被構造成η型高濃度區域的第一半導體層11。此外，這裡，與肖特基電極17s相關的對向電極是歐姆電極19h。然而，歐姆電極19h僅需被設置成用於獲取第一半導體層11的電位的電極，且歐姆電極19h無需與第一半導體層11 一起形成歐姆結。這同樣適用於以下實施例中所示的歐姆電極。
[0058]二極體1-1的製造方法
[0059]圖2A至圖2D及圖3A至圖3C是表示用於製造具有上述構造的二極體1_1的方法的剖面過程圖。接下來，根據這些附圖，將闡述應用有化合物半導體的利用ELO法的晶體生長法的製造方法作為第一實施例二極體的製造方法的示例。
[0060]圖2A
[0061]首先，如圖2A所示，將掩膜層23形成於支撐基板21上。支撐基板21是具有單晶結構以用於化合物半導體層的外延生長的基板。例如，支撐基板21由碳化矽(SiC)、藍寶石(a -Al2O3)、或矽(Si)構成。掩膜層23是在化合物半導體層從支撐基板21的暴露表面外延生長時充當掩膜的層。例如，掩膜層23由氧化矽構成。掩膜層23包括用於暴露支撐基板21的一部分的開口部23a。開口部2a根據形成有器件的部分而形成為帶狀或島狀。
[0062]在氧化矽膜的成膜之後，使用光致抗蝕劑(photoresist)作為掩膜來移除氧化矽膜的一部分從而形成開口部23a，由此形成設置有開口部23a的掩膜層23。
[0063]圖2B
[0064]如圖2B所示，通過引發從支撐基板21的暴露表面至掩膜層23上方的外延生長，以在支撐基板21及掩膜層23上形成由化合物半導體構成的第一半導體層11。這裡，例如，由II1-V族氮化物半導體(例如，GaN)構成的第一半導體層11預先形成為處於包含高濃度η型雜質的狀態。在此種情形中，在支撐基板21的開始外延生長的暴露表面上，第一半導體層11生長，同時在暴露表面中心附近產生相對高濃度的晶體位錯，且沿膜厚度方向產生具有高晶體位錯密度的高位錯密度區域Α。生成的高位錯密度區域A處於沿膜厚度方向貫穿第一半導體層11的狀態。
[0065]此外，第一半導體層11朝掩膜層23上方的生長是從支撐基板21的暴露表面上所生長的晶體部分朝表面方向的晶體生長。因此，第一半導體層11的生長是在不受高位錯密度區域A的影響的情況下維持低位錯密度的外延生長。在以此種方式生長的第一半導體層11中，與掩膜層23的開口部23a相對應的部分是凸部C，凸部C具有比其周邊的膜厚度更厚的膜厚度。因此，在凸部C的中心附近產生高位錯密度區域A。
[0066]隨後，η型雜質濃度低於第一半導體層11的第二半導體層12從第一半導體層11的表面外延生長。這裡，第二半導體層12外延生長，以繼承第一半導體層11的晶體性質。因此，在第二半導體層12中，產生沿膜厚度方向貫穿的具有高晶體位錯密度的高位錯密度區域A。此外，由於利用在具有低位錯密度的區域上的外延生長或利用橫向晶體生長來形成其他部分，因此維持了低晶體位錯密度。
[0067]此外，在附圖中，圖示了第一半導體層11與第二半導體層12從設置於掩膜層23上的一個位置的開口部23a外延生長的情形。然而，當在掩膜層23中形成多個開口部23a時，第一半導體層11及第二半導體層12通過多個開口部23a在掩膜層23a上方呈島狀外延生長。此外，當彼此相鄰地外延生長的第一半導體層11或第二半導體層12沿表面方向蔓延並從而變成一體時，在接合部分中也產生作為穿透位錯的高位錯密度區域A。
[0068]圖2C
[0069]在上述過程之後，如圖2C所示，通過移除高位錯密度區域A在第二半導體層12中形成開口 B。這裡，在支撐基板21的上部上形成抗蝕圖案(圖未示出)以覆蓋第二半導體層12。抗蝕圖案設置有開口，當以平面方式觀察時，開口完全包含高位錯密度區域A。隨後，使用抗蝕圖案作為掩膜來蝕刻第二半導體層12。因此，移除了形成於第二半導體層12中的高位錯密度區域A，從而在所移除的部分中形成開口 B。在此種情形中，利用第一半導體層11與第二半導體層12之間的η型雜質濃度差異，也可使用第一半導體層11作為蝕刻阻擋層(etching stopper)來蝕刻第二半導體層12。在蝕刻完成之後,移除所述抗蝕圖案。
[0070]此外，在形成開口 B時，當開口 B的深度d大於第二半導體層12的膜厚度時，隨後使用連續的抗蝕圖案作為掩膜來蝕刻第一半導體層11。在此種情形中，以開口 B沒有到達掩膜層23的方式來移除高位錯密度區域A，換句話說，以在如下範圍內移除高位錯密度區域A:在開口 B的底部上保留有第一半導體層11。
[0071]圖2D
[0072]接下來，如圖2D所示，絕緣膜圖案15形成為具有覆蓋開口 B的內壁的形狀。在此種情形中，首先，絕緣膜以覆蓋第二半導體層12的狀態形成在支撐基板21上。例如，絕緣膜形成為具有足以覆蓋開口 B內壁的膜厚度。這裡，絕緣膜形成為具有能填充開口 B的膜厚度。隨後，從除開口 B之外的部分移除絕緣膜，而在開口 B中保留絕緣膜。或者，移除絕緣膜的一部分，以使絕緣膜薄化至預定的膜厚度。通過在絕緣膜上執行全表面回蝕(fullsurface etch-back)或通過化學機械研磨(chemical mechanical polishing ；CMP)來移除絕緣膜。因此，在開口 B中保留的絕緣膜形成為絕緣膜圖案15。絕緣膜圖案15也覆蓋高位錯密度區域A。
[0073]圖3A
[0074]在上述過程之後，如圖3A所示，肖特基電極17s形成為處於覆蓋絕緣膜圖案15並接觸第二半導體層12的狀態。這裡，在必要時被圖案化成對應於一個器件(二極體)的形狀的肖特基電極17s形成為處於覆蓋絕緣膜圖案15並接觸第二半導體層12的狀態。肖特基電極17s以如下方式形成:在支撐基板21上方形成用於與第二半導體層12 —起形成肖特基結的電極材料的膜，並隨後在必要時圖案化蝕刻所述電極材料膜。此外，在形成肖特基電極17s時,也可應用剝離法(lift-off method)或印刷法(printing method)。
[0075]圖3B
[0076]接下來，如圖3B所示，將結合基板25結合至肖特基電極17s側。此後，從第一半導體層11側剝落支撐基板21，並進一步移除掩膜層23。由此暴露第一半導體層11。在此種狀態下，第一半導體層11的高位錯密度區域A也處於暴露狀態。此外，與掩膜層23的厚度相對應的凸部C形成於第一半導體層11的與掩膜層23的開口部23a相對應的部分上。貫穿第一半導體層11的高位錯密度區域A位於凸部C的中心。
[0077]圖 3C
[0078]隨後，如圖3C所示，在第一半導體層11的暴露表面上形成歐姆電極19h，以作為與肖特基電極17s相對的對向電極。歐姆電極19h被設置成處於在肖特基電極17s與歐姆電極19h之間夾持第一半導體層11、第二半導體層12、及的絕緣膜圖案15的狀態，並形成為處於接觸包括高位錯密度區域A在內的第一半導體層11的狀態。此外，歐姆電極19h覆蓋第一半導體層11的凸部C，並形成為處於填充凸部C的狀態。此外，在必要時將歐姆電極19h圖案化成對應於一個器件(二極體)的形狀。
[0079]歐姆電極19h以如下方式形成:在第一半導體層11上方形成由上述電極材料的膜，並隨後在必要時使用抗蝕圖案作為掩膜來圖案化蝕刻電極材料膜。此外，在形成歐姆電極19h時，也可應用剝離法或印刷法。
[0080]根據上述構造，獲得了作為圖1所示的垂直肖特基二極體的二極體1-1。
[0081]第一實施例的效果
[0082]根據上述第一實施例的二極體1-1，由於在第二半導體層12的移除了高位錯密度區域A的開口 B內設置有絕緣膜圖案15，因此肖特基電極17s被設置成不與高位錯密度區域A接觸。因此，可在不受高位錯密度區域A影響的情況下在包括高位錯密度區域A的寬範圍內設置垂直肖特基二極體(二極體1-1)，其中在肖特基電極17s與歐姆電極19h之間夾持第一半導體層11與第二半導體層12的層疊體。
[0083]此外，尤其在此種垂直肖特基二極體(二極體1-1)中，將設置有絕緣膜圖案15的開口 B形成於第二半導體層12中，使得第一半導體層11處於暴露狀態。因此，高位錯密度區域A以處於被夾持在歐姆電極19h與絕緣膜圖案15之間的狀態的方式僅存在於第一半導體層11的部分中。這裡，設置有開口 B的第二半導體層12是η型雜質濃度低於第一半導體層11的η型雜質濃度的η型低濃度區域，第一半導體層11是η型高濃度區域。因此，即使當在電流斷開操作期間在肖特基電極17s與歐姆電極19h之間施加反向偏壓而使耗盡層在第二半導體層12中形成為直至處於第二半導體層12與第一半導體層11之間的界面附近時，耗盡層也不會到達高位錯密度區域A。因此，可通過因不存在高位錯密度區域A而確保了耐壓性的耗盡層來安全地防止在電流斷開操作期間出現漏電流。
[0084]2.第二實施例
[0085]包括從開口中突出的絕緣膜圖案的示例
[0086]圖4是第二實施例的二極體的剖視圖。以下，將根據此圖闡述第二實施例的二極體1-2的構造。
[0087]圖4所示的第二實施例的二極體1-2與圖1所示的第一實施例的二極體的不同之處在於絕緣膜圖案15-2的形狀。由於其他構造與第一實施例中的構造相同，因此將不再予以贅述。
[0088]絕緣膜圖案15-2
[0089]絕緣膜圖案15-2被圖案化成從開口 B的內壁突出至第二半導體層12的上部。絕緣膜圖案15-2設置有冠部(canopy portion) a，冠部a在開口 B外圍側的整個周邊上突出至第二半導體層12的上部。將冠部a的從開口 B突出的突出寬度W3控制至如下程度:確保肖特基電極17s與第二半導體層12之間的肖特基接合表面的尺寸充分大。此外，冠部a的膜厚度t的程度為:可通過向肖特基電極17s施加電壓來控制第二半導體層12中的位於冠部a正下方的電場。
[0090]此外，絕緣膜圖案15-2僅需在如下膜厚度的範圍內被設置成覆蓋開口 B的內壁:當驅動二極體1-2時可防止絕緣擊穿。因此，絕緣膜圖案15-2可形成為完全填充開口 B的內部，且開口 B中也可形成孔隙。此外，絕緣膜圖案15-2由諸如氧化矽或氮化矽等絕緣材料構成。此外，絕緣膜圖案15-2並不僅限於單層結構，而且也可為由多個層疊的絕緣材料形成的層疊結構。其餘構造與第一實施例中的構造相同。
[0091]二極體1-2的製造方法
[0092]在包括絕緣膜圖案15-2的二極體1-2的製造方法中，僅需在上述第一實施例的製造方法中的絕緣膜圖案的形成步驟中通過圖案化來形成包括冠部a的絕緣膜圖案15-2。在此種情形中，在包括開口 B的第二半導體層12上形成絕緣膜之後，使用抗蝕圖案作為掩膜來圖案化蝕刻絕緣膜，從而形成設置有冠部a的絕緣膜圖案15-2，冠部a在開口 B外圍側的整個周邊上突出至第二半導體層12的上部。
[0093]第二實施例的效果
[0094]根據上述第二實施例的二極體1-2，除第一實施例的二極體的效果之外，可獲得通過進一步設置具有冠部a的絕緣膜圖案15-2而產生的效果。換句話說，在設置有冠部a的部分中，經由冠部a設置有肖特基電極17s的場電極結構(field plate structure)形成於第二半導體層12上。因此，當向肖特基電極17s施加反向偏壓時，第二半導體層12的位於冠部a正下方的界面區域附近被耗盡。因此，在肖特基電極17s與歐姆電極19h之間從高位錯密度區域A穿過絕緣膜圖案15-2的界面的洩漏路徑(leak path)可在冠部a的正下方被分開。因此，在電流斷開操作期間防止出現漏電流的效果大於第一實施例。
[0095]3.第三實施例
[0096]電極接近的示例
[0097]圖5是第三實施例的二極體的剖視圖。以下，將根據此圖闡述第三實施例的二極體1-3的構造。
[0098]圖5所示的第三實施例的二極體1-3與圖1所示的第一實施例的二極體的不同之處在於，第一半導體層11-3包括凹部11a。由於其他構造與第一實施例的構造相同，因此將不再予以贅述。
[0099]第一半導體層11-3
[0100]第一半導體層11-3包括形成於歐姆電極19h側的表面層上的凹部11a。凹部Ila在第一半導體層11-3中被設置於高位錯密度區域A的旁邊。通過使第一半導體層11-3的膜部分地變薄來形成凹部11a，以便通過減少肖特基電極17s與歐姆電極19h之間的間隔來使它們部分地接近。
[0101]因此，凹部Ila設置於高位錯密度區域A的旁邊。此外，當在第一實施例中在第一半導體層11上形成凸部C時，在凸部C的旁邊設置凹部11a。此外，凹部Ila被設置成在深度及位置上沒有到達開口 B。因此，優選地，凹部Ila可在不與開口 B重疊的情況下設置於開口 B的旁邊。
[0102]優選地，凹部Ila可在沒有到達第一半導體層11-3中的高位錯密度區域A的範圍內的情況下被設置在儘可能寬的範圍中。因此，在圖示的示例中，在第一半導體層11-3的外圍邊緣中保留沒有形成凹部Ila的厚膜部分(thick film portion)。然而,也可對第一半導體層11-3的外圍邊緣進行膜薄化處理並將其處理成凹部11a。
[0103]此外，被設置成與包括凹部Ila在內的第一半導體層11-3接觸的歐姆電極19h被從包括高位錯密度區域A在內的第一半導體層11-3的上部一直設置到凹部Ila中，並被設置成廣泛地接觸第一半導體層11-3。
[0104]二極體1-3的製造方法
[0105]圖6A至圖6C是顯示用於製造具有上述構造的二極體1-3的方法的特徵部分的剖面過程圖。接下來，將根據這些附圖闡述第三實施例的製造方法的特徵部分的製造過程。
[0106]首先，在執行第三實施例的特徵部分的製造過程之前，通過執行如在第一實施例中參照圖2A所述的相同步驟，使掩膜層23形成於具有晶體結構的支撐基板21上。然而，在掩膜層23中，用於定位的開口圖案(圖未示出)形成於不受器件形成影響的位置中，與此同時，開口部23a形成於與形成有器件的部分相對應的位置中。
[0107]隨後，執行如在第一實施例中的圖2B至圖2D、圖3A及圖3B所述的相同步驟。
[0108]圖6A
[0109]如圖6A所示，獲得了形成有第一半導體層11、第二半導體層12、絕緣膜圖案15、及肖特基電極17s且結合基板25被結合至肖特基電極17s側的狀態。此外，從第一半導體層11側移除支撐基板及掩膜層(圖未示出)，且第一半導體層11處於暴露狀態。在此種狀態下，以如先前在第一實施例中所述的相同方式，在第一半導體層11的暴露表面側上形成與上述掩膜層的開口部相對應的凸部C。此外，尤其在第三實施例的過程中，獲得了如下狀態:與用於定位上述掩膜層的開口圖案相對應的位置中還形成了凸形定位圖案(convex-shaped positioning pattern)(圖未不出)。
[0110]圖6B
[0111]在此種狀態下，隨後，如圖6B所不，第一半導體層11的暴露表面側上形成凹部11a。在此種情形中，首先，利用凸形定位圖案(圖未示出)作為定位標記來執行平版印刷(lithography)，其中凸形定位圖案與凸部C在同一過程中形成。因此，第一半導體層11的暴露表面的上部上形成具有開口的抗蝕圖案。此外，在高位錯密度區域A及凸部C旁邊的位置中形成開口，更優選地，開口形成於不與開口 B重疊的位置中。接下來，使用抗蝕圖案作為掩膜來蝕刻第一半導體層11從而在第一半導體層11中形成凹部11a。在此種情形中，在凹部Ila的底部中，對蝕刻時間進行控制使得沿深度方向沒有完全移除第一半導體層11。
[0112]根據上文，相對於第一半導體層11，形成了在肖特基電極17s的相對側設置有凹部Ila的第一半導體層11-3。此外，在蝕刻完成之後，移除抗蝕圖案。
[0113]圖6C
[0114]接下來，如圖6C所示，在第一半導體層11-3的上面形成有凹部Ila的表面上形成歐姆電極19h。歐姆電極19h被設置成處於如下狀態:在肖特基電極17s與歐姆電極19h之間夾持第一半導體層11-3、第二半導體層12、及絕緣膜圖案15，並歐姆電極19h被形成為處於接觸包含高位錯密度區域A在內的第一半導體層11的狀態。此外，歐姆電極19h覆蓋第一半導體層11的凸部C，並形成為處於填充凸部C及凹部Ila的狀態。此外，在必要時，將歐姆電極19h圖案化成對應於一個器件(二極體)的形狀。[0115]通過以下方式形成歐姆電極19h:在第一半導體層11-3的上方形成電極材料膜，並隨後在必要時使用抗蝕圖案作為掩膜來圖案化蝕刻電極材料膜。此外，在形成歐姆電極19h時中，也可應用剝離法或印刷法。當利用圖案化形成歐姆電極19h時，以與凹部Ila的形成相同的方式使用形成於第一半導體層11-3上的凸形定位圖案(圖未示出)作為對準標記(alignment marker)。
[0116]根據上述構造，獲得了圖5所示的垂直肖特基二極體的二極體1-3。
[0117]第三實施例的效果
[0118]根據上述第三實施例的二極體1-3，除第一實施例的二極體的效果之外，還可獲得通過進一步設置具有凹部Ila的第一半導體層11-3而產生的效果。換言之，第一半導體層
11-3具有將凹部Ila設置於貫穿第一半導體層11-3的高位錯密度區域A的旁邊的構造。因此，可在第一半導體層11-3的具有良好晶體狀態的部分中，將歐姆電極19h設置成靠近肖特基電極17s。因此，電流在歐姆電極19h與肖特基電極17s之間流動，併集中在電極之間的距離短且在第一半導體層11-3中晶體狀態良好的位置上。因此，可以執行能夠更好地抑制高位錯密度區域A的影響的驅動。
[0119]此外，根據第三實施例的製造方法，當在第一半導體層11-3的暴露表面側上形成凹部Ila時，能夠使用形成於第一半導體層11-3的暴露表面側上的凸形定位圖案作為對準標記。相似地，當利用圖案化形成與第一半導體層11-3的暴露表面側接觸的歐姆電極19h時，也可使用形成於第一半導體層11-3的暴露表面側上的凸形定位圖案作為對準標記。因此，可在不執行使用專門裝置(例如背側對準器(back-side aligner))的任何特別的平版印刷過程的情況下，僅利用普通的平版印刷工藝來製造二極體1-3。
[0120]此外，可將第三實施例的構造與上述第二實施例的構造相組合，且絕緣膜圖案也可具有從第二半導體層12的上部突出的形狀。因此，可實現第二實施例的效果。
[0121]4.第四實施例
[0122]經由絕緣膜圖案在開口內設置有埋入電極的示例
[0123]圖7是第四實施例的二極體的剖視圖。以下，將根據此圖闡述第四實施例的二極體1-4的構造。
[0124]圖7所示的第四實施例的二極體1-4與上文中參照圖1所述的第一實施例的二極體的不同之處在於，絕緣膜圖案15-4的形狀不同且二極體1-4包括連接至肖特基電極17s的埋入電極17-4。由於其他構造與第一實施例的構造相同，因此將不再予以贅述。
[0125]絕緣膜圖案15-4
[0126]絕緣膜圖案15-4沿開口 B的內壁設置成覆蓋內壁，且其膜厚度不完全填充開口 B的內部。然而，按照與第一實施例中相同的方式，絕緣膜圖案15-4的膜厚度處於如下範圍內的厚度:當驅動二極體1-4時可防止絕緣擊穿。此外，絕緣膜圖案15-4由諸如氧化矽或氮化矽等絕緣材料構成。此外，絕緣膜圖案15-4並不僅限於單層結構，而且也可為由多個層疊的絕緣材料形成的層疊結構。此也與第一實施例相同。
[0127]此外，絕緣膜圖案15-4的膜厚度處於如下程度:可通過向埋入電極17-4施加電壓而在第一半導體層11及第二半導體層12中獲得由肖特基電極17s或埋入電極17-4引起的場電極效果，且絕緣膜圖案15-4不會引起絕緣擊穿。
[0128]埋入電極17-4[0129]埋入電極17-4經由絕緣膜圖案15-4被埋入在開口 B的內部，並被設置成處於連接至用於覆蓋絕緣膜圖案15-4的肖特基電極17s的狀態。埋入電極17-4僅需用導電材料構成，且導電材料的示例包括鎳(Ni)、金(Au)、及多晶娃。此外,埋入電極17-4也可形成為從肖特基電極17s連續的部分。
[0130]二極體1-4的製造方法
[0131]在二極體1-4的製造方法中，在上述第一實施例的製造方法中的形成絕緣膜圖案的步驟中，在沿開口 B的內壁形成具有不能填滿開口 B的膜厚度的絕緣膜的膜之後，可將埋入電極材料形成為處於填充開口 B的狀態的膜。隨後，移除第二半導體層12上部的絕緣膜及埋入電極材料，以在開口 B內保留絕緣膜及埋入電極材料。因此，保留在開口 B內的絕緣膜形成為絕緣膜圖案15-4。此外，保留在開口 B內的埋入電極材料經由絕緣膜圖案15-4而形成為埋入電極17-4。
[0132]第四實施例的效果
[0133]根據上述第四實施例的二極體1-4，除第一實施例的二極體的效果之外，還可獲得通過進一步在開口 B內設置連接至肖特基電極17s的埋入電極17-4而產生的效果。換言之，通過在開口 B內設置埋入電極17-4，使得當在電流斷開操作期間向肖特基電極17s施加反向偏壓時，耗盡層在第二半導體層12中形成為直到第二半導體層12與第一半導體層11之間的界面附近。此外，在電流斷開操作期間，耗盡層也形成於沿第一半導體層11與第二半導體層12的界面的位置中，其中第一半導體層11及第二半導體層12與絕緣膜圖案15-4接觸。
[0134]這裡，與普通的矽半導體相比，在使用化合物半導體時難以在半導體與絕緣體之間形成良好的界面。因此，存在有在與絕緣膜圖案15-4接觸的第一半導體層11及第二半導體層12的界面中產生洩漏路徑的情形，其中絕緣膜圖案15-4被設置成覆蓋開口 B的內壁。然而，根據第四實施例的構造，在施加反向偏壓期間(在電流斷開操作期間)，可通過沿第一半導體層11與第二半導體層12的界面形成的耗盡層將在肖特基電極17s與歐姆電極19h之間從高位錯密度區域A穿過絕緣膜圖案15-4的界面的洩漏路徑的大部分分開。因此，與第一實施例相比，能夠更安全地防止漏電流的出現。
[0135]此外，可將第四實施例的構造與上述第二實施例的構造與第三實施例的構造中的每一者相組合。例如，第四實施例的構造可與上文中參照圖4所述的第二實施例的構造相組合，且絕緣膜圖案15-4也可具有從第二半導體層12的上部突出的形狀。此外，第四實施例的構造可與參照圖5所述的第三實施例的構造相組合，且也可在第一半導體層11的歐姆電極19h側上設置凹部。此外，第四實施例的構造也可包括第二實施例的構造及第三實施例的構造兩者。以此方式，通過將第四實施例的構造與第二實施例的構造及第三實施例的構造中的每一者相組合，可實現每一實施例的效果。
[0136]5.第五實施例
[0137]在開口內設置有絕緣膜圖案的pn結二極體的示例
[0138]圖8是第五實施例的二極體的剖視圖。以下，將根據此圖闡述第五實施例的二極體1-5的構造。
[0139]圖8所示的第五實施例的二極體1-5與圖1所示的第一實施例的二極體的不同之處在於，第二半導體層12-5由兩種不同導電型的層疊的半導體層構成。此外，歐姆電極17h連接至第二半導體層12-5，以作為用於獲取第二半導體層12-5的電位的電極。由於其他構造與第一實施例的構造相同，因此將不再予以贅述。
[0140]第二半導體層12-5
[0141]第二半導體層12-5是層疊結構，在該層疊結構中，在第一半導體層11側設置有低濃度半導體層12a，且在歐姆電極17h側設置有具有第二導電型的相反導電型半導體層12b。低濃度半導體層12a及相反導電型半導體層12b由具有從第一半導體層11連續的晶體結構的化合物半導體構成。
[0142]其中，低濃度半導體層12a具有與第一半導體層11相同的第一導電型，也就是η型。低濃度半導體層12a具有比第一半導體層11更低的η型雜質濃度。同時，相反導電型半導體層12b具有與第一半導體層11相反的導電型，這裡為P型。當相反導電型半導體層12b是II1-V族氮化物半導體時，可使用鎂(Mg)等作為P型雜質。
[0143]歐姆電極17h
[0144]歐姆電極17h被設置成覆蓋絕緣膜圖案15並接觸第二半導體層12-5的相反導電型半導體層12b。歐姆電極17h被設置成用於獲取第二半導體層12-5內的相反導電型半導體層12b的電位的電極。例如，歐姆電極17h由用於與相反導電型半導體層12b —起形成歐姆結(ohmic junction)的材料構成。
[0145]如上所述，垂直pn結二極體通過以下方式構成:將歐姆電極17h接合至p型相反導電型半導體層12b，並將歐姆電極19h接合至被構造成η型高濃度區域的第一半導體層11。此外，這裡被設置成與相反導電型半導體層12b接觸的電極是歐姆電極17h。然而，歐姆電極17h僅需被設置成用於獲取相反導電型半導體層12b的電位的電極，且歐姆電極17h無需與相反導電型半導體層12b —起形成歐姆結。
[0146]二極體1-5的製造方法
[0147]在上述二極體1-5的製造方法中，在上述第一實施例的製造方法中形成第二半導體層的步驟中，可依次形成低濃度半導體層12a及相反導電型半導體層12b。在此種情形中，首先，在η型第一半導體層11的上部上外延生長η型低濃度半導體層12a，以繼承第一半導體層11的晶體性質，並隨後外延生長P型相反導電型半導體層12b。
[0148]第五實施例的效果
[0149]甚至在上述第五實施例的二極體1-5中，由於在第二半導體層12-5的移除了高位錯密度區域A的開口 B中設置有絕緣膜圖案15，因此歐姆電極17h也被設置成不接觸高位錯密度區域A。因此，可設置垂直pn結二極體(二極體1-5)，其中第一半導體層11和第二半導體層12 (它們由化合物半導體構成)的層疊體在包括高位錯密度區域A的寬範圍內被夾持在歐姆電極17h與歐姆電極19h之間。
[0150]此外，尤其在此種垂直pn結二極體(二極體1-5)中，將設置有絕緣膜圖案15的開口 B形成於第二半導體層12-5中，使得第一半導體層11處於暴露狀態。因此，處於被夾持在歐姆電極19h與絕緣膜圖案15之間的狀態下的高位錯密度區域A僅存在於第一半導體層11的一部分中。這裡，設置有開口 B的第二半導體層12-5的第一半導體層11側的界面區域是η型雜質濃度低於第一半導體層11的η型雜質濃度的低濃度半導體層12a，第一半導體層11是η型高濃度區域。因此，即使當在電流斷開操作期間在歐姆電極17h與歐姆電極19h之間施加反向偏壓而使耗盡層在第二半導體層12-5中形成為直到第二半導體層12-5與第一半導體層11之間的界面附近時，耗盡層也不會到達高位錯密度區域A。因此，可以如其他實施例中所述的相同方式，通過因不存在高位錯密度區域A而確保耐壓性的耗盡層在電流斷開操作期間安全地防止出現漏電流。
[0151 ] 此外，可將第五實施例的構造與上述第二實施例的構造至第四實施例的構造中的每一者相組合。例如，第五實施例的構造也可與參照圖4所述的第二實施例的構造相組合，且絕緣膜圖案15也可具有從第二半導體層12-5的上部突出的形狀。此外，第五實施例的構造可與參照圖5所述的第三實施例的構造相組合，且也在第一半導體層11的歐姆電極19h側上設置凹部。此外，第五實施例的構造可與參照圖7所述的第四實施例的構造相組合，且也可將連接至歐姆電極17h的埋入電極構造成經由絕緣膜圖案填充開口 B的內部。
[0152]通過將第五實施例的構造與第二實施例的構造至第四實施例的構造中的每一者相組合，可實現每一實施例的效果。
[0153]6.第六實施例
[0154]在開口內設置有絕緣膜圖案的肖特基二極體的另一示例
[0155]圖9是第六實施例的二極體的剖視圖。以下，將根據此圖闡述第六實施例的二極體1-6的構造。
[0156]圖9所示的第六實施例的二極體1-6與參照圖1所述的第一實施例的二極體的不同之處在於，一個半導體層10被夾持在肖特基電極17s與歐姆電極19h之間。以下，與第一實施例中的構造元件相同的構造元件由相同的附圖標記表示，且將不再予以贅述。
[0157]換言之，第六實施例的二極體1-6是使用化合物半導體的垂直肖特基二極體。二極體1-6具有垂直器件結構，電流在上述垂直器件結構中沿厚度方向流動，所述結構包括:半導體層10、被設置成夾持半導體層10的肖特基電極17s、及作為與肖特基電極17s相對應的對向電極的歐姆電極19h。開口 B設置於半導體層10中，且絕緣膜圖案15被設置成處於覆蓋開口 B的內壁的狀態。
[0158]以下將按如下順序闡述根據第六實施例的二極體1-6的構造:半導體層10、開口B、絕緣膜圖案15、肖特基電極17s、及歐姆電極19h。隨後，將闡述二極體1-6的製造方法。
[0159]半導體層10
[0160]半導體層10與其他實施例中的第一半導體層相同，且由具有晶體結構的化合物半導體(例如，II1-V族氮化物半導體)構成，所述晶體結構通過利用例如橫向外延過生長(epitaxial lateral overgrowth ;EL0)法的外延生長而形成。因此,半導體層10包括與外延生長的開始部分相對應的凸部C，且產生了在凸部C的中心附近貫穿半導體層10的高位錯密度區域A。
[0161]開口B
[0162]開口 B形成於半導體層10上並被設置成處於與高位錯密度區域A相對應的部分被移除的狀態。開口 B被設置於半導體層10中的與高位錯密度區域A重疊的部分中。
[0163]此外，開口 B被設置成處於完全覆蓋高位錯密度區域A的狀態。因此，當高位錯密度區域A的寬度為Wl時，開口 B的寬度W2為W2 >W1，且當以平面方式觀察時，開口 B形成為處於完全覆蓋高位錯密度區域A的狀態。此外，開口 B的尺寸在以平面方式觀察時也可為覆蓋半導體層10的凸部C的尺寸，且也可具有處於凸部C的尺寸內的尺寸。此外，開口B被設置成不貫穿半導體層10。[0164]絕緣膜圖案15
[0165]絕緣膜圖案15與其他實施例中的絕緣膜圖案相同，並被設置成處於覆蓋開口 B的包括底部在內的內壁的狀態。
[0166]肖特基電極17s
[0167]肖特基電極17s與其他實施例中的肖特基電極相同，且被設置成覆蓋絕緣膜圖案15並接觸半導體層10。然而，肖特基電極17s向半導體層10施加電壓以形成比開口 B更淺的耗盡層10a。
[0168]歐姆電極19h
[0169]歐姆電極19h與其他實施例中的歐姆電極相同。然而，歐姆電極19h及肖特基電極17s向半導體層10施加電壓，以形成比開口 B更淺的耗盡層10a。
[0170]如上所述，二極體1-6被構造成垂直肖特基二極體，其中被構造成η型區域的半導體層10被夾持在肖特基電極17s與歐姆電極19h之間。
[0171]二極體1-6的製造方法
[0172]在上述二極體1-6的製造方法中，在上述第一實施例的製造方法中通過外延生長形成第一半導體層及第二半導體層的過程中，可略去第二半導體層的形成。此外，第一半導體層可外延生長為半導體層10，且其他過程與第一實施例中的過程相同。然而，在形成開口B時，考慮到通過驅動二極體1-6而形成於半導體層10上的耗盡層IOa的深度X，開口 B形成為具有大於深度X的深度d。
[0173]第六實施例的效果
[0174]根據上述第六實施例的二極體1-6，由於在半導體層10的移除了高位錯密度區域A的開口 B中設置有絕緣膜圖案15，因此肖特基電極17s被設置成不與高位錯密度區域A接觸。因此，可在包括高位錯密度區域A的寬範圍內設置垂直肖特基二極體(二極體1-6),其中由化合物半導體構成的半導體層10被夾持在肖特基電極17s與歐姆電極19h之間。
[0175]此外，尤其在此種垂直肖特基二極體(二極體1-6)中，設置有絕緣膜圖案15的開口 B具有大於耗盡層IOa的深度d，其中耗盡層IOa是因在肖特基電極17s與歐姆電極19h之間施加電壓而產生於半導體層10中。因此，在電流斷開操作期間，耗盡層IOa不會到達高位錯密度區域A。因此，以如其他實施例中所述的相同方式，通過因不存在高位錯密度區域A而確保耐壓性的耗盡層來在電流斷開操作期間安全地防止出現漏電流。
[0176]此外，可將第六實施例的構造與上述第二實施例的構造至第四實施例的構造中的每一者相組合。例如，第六實施例的構造可與上文中參照圖4所述的第二實施例的構造相組合，且絕緣膜圖案15也可具有從半導體層10的上部突出的形狀。此外，第六實施例的構造可與參照圖5所述的第三實施例的構造相組合，且也可在半導體層10的歐姆電極19h側上設置凹部。在此種情形中，凹部的深度是不會到達形成於半導體層10中的耗盡層IOa的深度。此外，第六實施例的構造可與參照圖7所述的第四實施例的構造相組合，且也可將連接至歐姆電極17h的埋入電極構造成經由絕緣膜圖案填充開口 B的內部。
[0177]通過將第六實施例的構造與第二實施例的構造至第四實施例的構造中的每一者相結合，可實現每一實施例的效果。
[0178]此外，本發明可採用例如以下構造。
[0179](I) 一種二極體，其包括:第一半導體層，所述第一半導體層由包含第一導電型的雜質的化合物半導體構成；高位錯密度區域，所述高位錯密度區域沿膜厚度方向貫穿所述第一半導體層；第二半導體層，所述第二半導體層具有與所述第一半導體層連續的晶體結構，所述第二半導體層層疊於所述第一半導體層上，並且所述第二半導體層中的處於所述第二半導體層與所述第一半導體層之間的界面一側的區域中具有比所述第一半導體層的雜質濃度低的雜質濃度，所述第二半導體層具有開口，所述開口中的對應於所述高位錯密度區域的部分被移除，使得所述第一半導體層暴露；絕緣膜圖案，所述絕緣膜圖案被設置成覆蓋所述開口的包括底部在內的內壁；電極，所述電極被設置成覆蓋所述絕緣膜圖案並接觸所述第二半導體層；以及對向電極，所述對向電極被設置成使得所述第一半導體層、所述第二半導體層和所述絕緣膜圖案被夾持在所述電極與所述對向電極之間，以便所述對向電極與包括所述高位錯密度區域在內的所述第一半導體層接觸。
[0180](2)如(I)所述的二極體，其中，設置於所述第二半導體層中的所述開口被形成為具有比所述第二半導體層的膜厚度大的深度。
[0181](3)如⑴或⑵所述的二極體，其中，所述絕緣膜圖案被設置成從所述開口的內壁突出至所述第二半導體層的上部。
[0182](4)如(I)至(3)中的任一項所述的二極體，其中，所述第一半導體層在所述對向電極一側包括位於所述高位錯密度區域旁邊的凹部，以及所述對向電極被從所述第一半導體層的上部一直設置到所述凹部內。
[0183](5)如⑴至(4)中的任一項所述的二極體，其中，在所述開口內設置有埋入電極，所述埋入電極連接至所述電極且經由所述絕緣膜圖案被埋入在所述開口的內部中。
[0184](6)如(I)至(5)中的任一項所述的二極體，其中，所述開口被形成為具有完全覆蓋所述高位錯密度區域的寬度。
[0185](7)如(I)至(6)中的任一項所述的二極體，其中，所述第二半導體層被構造成低濃度區域，所述第二半導體層的整個區域具有所述第一導電型的雜質，且所述第二半導體層的所述第一導電型的雜質的濃度低於所述第一半導體層的所述第一導電型的雜質的濃度。
[0186](8)如(1)至(7)中的任一項所述的二極體，其中，所述電極被設置成與所述第二半導體層相關的肖特基電極，以及所述對向電極被設置成作為用於獲取所述第一半導體層的電位的電極。
[0187](9)如(1)至(6)中的任一項所述的二極體，其中，所述第二半導體層是層疊結構，所述層疊結構由設置於所述第一半導體層一側上的第一導電型的低濃度半導體層和設置於所述電極一側上的第二導電型的相反導電型半導體層構成。
[0188](10)如(9)所述的二極體，其中，所述電極被設置成作為用於獲得所述第二半導體層中的所述相反導電型半導體層的電位的電極，以及所述對向電極被設置成作為用於獲得所述第一半導體層的電位的電極。
[0189](11)如(1)至(10)中的任一項所述的二極體，其中，所述第一半導體層和所述第二半導體層由II1-V族氮化物半導體構成。
[0190](12)如(I)至(10)中的任一項所述的二極體，其中，所述第一半導體層和所述第二半導體層由氮化鎵(GaN)、氮化銦鎵(InxGahN:0 < x ^ I)、及氮化鋁鎵(AlxGa1J:0< X ≤ I)中一者構成。[0191](13) 一種二極體，其包括:半導體層，所述半導體層由具有晶體結構的化合物半導體構成，所述半導體層包括高位錯密度區域並在主表面側上包括開口，所述高位錯密度區域沿膜厚度方向貫穿所述層，且所述開口中的所述高位錯密度區域被移除；絕緣膜圖案，所述絕緣膜圖案被設置成覆蓋所述開口的包括底部在內的內壁；電極，所述電極被設置成覆蓋所述絕緣膜圖案並接觸所述半導體層；以及對向電極，所述對向電極被設置成使得所述半導體層與所述絕緣膜圖案被夾持在所述電極與所述對向電極之間，以便所述對向電極與包括所述高位錯密度區域在內的所述半導體層相接觸，且在向所述對向電極和所述電極施加電壓時形成比所述半導體層中的所述開口更淺的耗盡層。
[0192](14) 一種製造二極體的方法，其包括:在支撐基板上形成包括開口部的掩膜層；通過在所述開口部中引發從所述支撐基板的暴露表面至所述掩膜層上方的外延生長來形成第一半導體層，所述第一半導體層包括沿膜厚度方向貫穿的與所述開口部相對應的高位錯密度區域，且所述第一半導體層由具有晶體結構的化合物半導體構成，所述化合物半導體包含第一導電型的雜質；通過利用從所述第一半導體層連續的外延生長來形成第二半導體層，所述第二半導體層中的處於所述第二半導體層與所述第一半導體層的界面一側的區域中的雜質濃度低於所述第一半導體層的雜質濃度；在所述第二半導體層中形成開口，所述開口中的對應於所述高位錯密度區域的部分被移除，以使所述第一半導體層暴露；形成絕緣膜圖案，所述絕緣膜圖案覆蓋所述開口的包括底部在內的內壁；形成電極，所述電極覆蓋所述絕緣膜圖案並接觸所述第二半導體層；從所述第一半導體層移除所述支撐基板與所述掩膜層；形成對向電極，所述對向電極被形成為使得所述第一半導體層、所述第二半導體層以及所述絕緣膜圖案被夾持在所述電極與所述對向電極之間，以便所述對向電極與包括所述高位錯密度區域在內的所述第一半導體層接觸。
[0193](15)如(14)所述的製造二極體的方法，其中，在形成所述開口的所述步驟中，所述開口被形成為比所述第二半導體層更深。
[0194](16)如(14)或(15)所述的製造二極體的方法，其中，在形成所述絕緣膜圖案的所述步驟中，所述絕緣膜圖案被形成為從所述開口的內壁突出至所述第二半導體層的上部。
[0195](17)如(14)至(16)中的任一項所述的製造二極體的方法，其中，在從所述第一半導體層移除所述支撐基板與所述掩膜層之後，在所述第一半導體層中的所述高位錯密度區域旁邊形成凹部，以及在形成所述對向電極的所述步驟中，使所述對向電極從所述第一半導體層的上部一直形成到所述凹部內。
[0196](18)如(17)所述的製造二極體的方法，其中，在形成所述掩膜層的所述步驟中，除所述開口部之外，在所述掩膜層中還形成用於定位的開口圖案；在形成所述第一半導體層的所述步驟中，在所述開口部及所述開口圖案中從所述支撐基板的所述暴露表面至所述掩膜層上方進行外延生長，以及在形成所述凹部的所述步驟中，使用所述第一半導體層的形成於所述開口圖案的形成位置中的凹部作為定位標記。
[0197]本發明所包含的主題與2012年8月31日向日本專利局提出申請的日本優先權專利申請案JP2012-191476中所公開的主題相關，所述日本優先權專利申請案的全部內容以引用方式併入本文中。
[0198]所屬領域的技術人員應理解，可根據設計要求及其他因素對本發明進行各種修改、組合、子組合、及改變，只要其屬於隨附權利要求書或其等效內容的範圍內即可。
【權利要求】
1.一種二極體，其特徵在於，包括: 第一半導體層，所述第一半導體層由包含第一導電型的雜質的化合物半導體構成； 高位錯密度區域，所述高位錯密度區域沿膜厚度方向貫穿所述第一半導體層； 第二半導體層，所述第二半導體層具有與所述第一半導體層連續的晶體結構，所述第二半導體層層疊於所述第一半導體層上，並且所述第二半導體層的位於所述第二半導體層與所述第一半導體層之間的界面一側的區域中具有比所述第一半導體層的雜質濃度低的雜質濃度，所述第二半導體層具有開口，所述開口中的對應於所述高位錯密度區域的部分被移除，使得所述第一半導體層暴露； 絕緣膜圖案，所述絕緣膜圖案被設置成覆蓋所述開口的包括底部在內的內壁； 電極，所述電極被設置成覆蓋所述絕緣膜圖案並接觸所述第二半導體層；以及對向電極，所述對向電極被設置成使得所述第一半導體層、所述第二半導體層和所述絕緣膜圖案被夾持在所述電極與所述對向電極之間，以便所述對向電極與包括所述高位錯密度區域在內的所述第一半導體層接觸。
2.如權利要求1所述的二極體，其特徵在於， 設置於所述第二半導體層中的所述開口被形成為具有比所述第二半導體層的膜厚度大的深度。
3.如權利要求1所述的二極體，其特徵在於， 所述絕緣膜圖案被設置成從所述開口的內壁突出至所述第二半導體層的上部。
4.如權利要求1-3中任一項所述的二極體，其特徵在於， 所述第一半導體層在所述對`向電極一側包括位於所述高位錯密度區域旁邊的凹部，以及 所述對向電極被從所述第一半導體層的上部一直設置到所述凹部內。
5.如權利要求1-3中任一項所述的二極體，其特徵在於， 在所述開口內設置有埋入電極，所述埋入電極連接至所述電極且經由所述絕緣膜圖案被埋入在所述開口的內部中。
6.如權利要求1-3中任一項所述的二極體，其特徵在於， 所述開口被形成為具有完全覆蓋所述高位錯密度區域的寬度。
7.如權利要求1-3中任一項所述的二極體，其特徵在於， 所述第二半導體層被構造成低濃度區域，所述第二半導體層的整個區域具有所述第一導電型的雜質，且所述第二半導體層的所述第一導電型的雜質的濃度低於所述第一半導體層的所述第一導電型的雜質的濃度。
8.如權利要求1-3中任一項所述的二極體，其特徵在於， 所述電極被設置成與所述第二半導體層相關的肖特基電極，以及 所述對向電極被設置成作為用於獲取所述第一半導體層的電位的電極。
9.如權利要求1-3中任一項所述的二極體，其特徵在於， 所述第二半導體層是層疊結構，所述層疊結構由設置於所述第一半導體層一側上的所述第一導電型的低濃度半導體層和設置於所述電極一側上的第二導電型的相反導電型半導體層構成，所述低濃度半導體層的所述第一導電型的雜質的濃度低於所述第一半導體層的所述第一導電型的雜質的濃度。
10.如權利要求9所述的二極體，其特徵在於， 所述電極被設置成作為用於獲得所述第二半導體層中的所述相反導電型半導體層的電位的電極，以及 所述對向電極被設置成作為用於獲得所述第一半導體層的電位的電極。
11.如權利要求1-3中任一項所述的二極體，其特徵在於， 所述第一半導體層和所述第二半導體層由πι-v族氮化物半導體構成。
12.如權利要求1-3中任一項所述的二極體，其特徵在於， 所述第一半導體層和所述第二半導體層由氮化鎵GaN、氮化銦鎵InxGahN及氮化鋁鎵AlxGapxN中一者構成，其中O < X≤1。
13.—種二極體，其特徵在於，包括: 半導體層，所述半導體層由具有晶體結構的化合物半導體構成，所述半導體層包括高位錯密度區域並在主表面側上包括開口，所述高位錯密度區域沿膜厚度方向貫穿所述半導體層，且所述開口中的所述高位錯密度區域被部分移除使得所述開口沒有貫穿所述半導體層； 絕緣膜圖案，所述絕緣膜圖案被設置成覆蓋所述開口的包括底部在內的內壁； 電極，所述電極被設置成覆蓋所述絕緣膜圖案並接觸所述半導體層；以及對向電極，所述對向電極被設置成使得所述半導體層與所述絕緣膜圖案被夾持在所述電極與所述對向電極之間，以便所述對向電極與包括所述高位錯密度區域在內的所述半導體層接觸，且在向所述對 向電極和所述電極施加電壓時形成比所述半導體層中的所述開口更淺的耗盡層。
14.一種製造二極體的方法，其特徵在於，包括: 在支撐基板上形成包括開口部的掩膜層； 通過在所述開口部中引發從所述支撐基板的暴露表面至所述掩膜層上方的外延生長來形成第一半導體層，所述第一半導體層包括沿膜厚度方向貫穿的與所述開口部相對應的高位錯密度區域，且所述第一半導體層由具有晶體結構的化合物半導體構成，所述化合物半導體包含第一導電型的雜質； 通過利用從所述第一半導體層連續的外延生長來形成第二半導體層，所述第二半導體層中的處於所述第二半導體層與所述第一半導體層的界面一側的區域中的雜質濃度低於所述第一半導體層的雜質濃度； 在所述第二半導體層中形成開口，所述開口中的對應於所述高位錯密度區域的部分被移除，以使所述第一半導體層暴露； 形成絕緣膜圖案，所述絕緣膜圖案覆蓋所述開口的包括底部在內的內壁； 形成電極，所述電極覆蓋所述絕緣膜圖案並接觸所述第二半導體層； 從所述第一半導體層移除所述支撐基板與所述掩膜層； 形成對向電極，所述對向電極被形成為使得所述第一半導體層、所述第二半導體層以及所述絕緣膜圖案被夾持在所述電極與所述對向電極之間，以便所述對向電極與包括所述高位錯密度區域在內的所述第一半導體層接觸。
15.如權利要求14所述的製造二極體的方法，其特徵在於， 在形成所述開口的所述步驟中，所述開口被形成為具有比所述第二半導體層的膜厚度大的深度。
16.如權利要求14所述的製造二極體的方法，其特徵在於， 在形成所述絕緣膜圖案的所述步驟中，所述絕緣膜圖案被形成為從所述開口的內壁突出至所述第二半導體層的上部。
17.如權利要求14-16中任一項所述的製造二極體的方法，其特徵在於， 在從所述第一半導體層移除所述支撐基板與所述掩膜層之後，在所述第一半導體層中的所述高位錯密度區域旁邊形成凹部，以及 在形成所述對向電極的所述步驟中，使所述對向電極從所述第一半導體層的上部一直形成到所述凹部內。
18.如權利要求17所述的製造二極體的方法，其特徵在於， 在形成所述掩膜層的所述步驟中，除所述開口部之外，在所述掩膜層中還形成用於定位的開口圖案； 在形成所述第一半導體層的所述步驟中，在所述開口部及所述開口圖案中從所述支撐基板的所述暴露表面至所述掩膜層上方進行外延生長，以及 在形成所述凹部的所述步驟中，使用所述第一半導體層的形成於所述開口圖案的形成位置中的凹部作為定 位標記。
【文檔編號】H01L29/861GK103681879SQ201310367436
【公開日】2014年3月26日 申請日期:2013年8月21日 優先權日:2012年8月31日
【發明者】兼松成, 柳田將志 申請人:索尼公司