N型隱埋溝道的碳化矽demosfet器件及製備方法

2023-05-24 21:15:36 3

專利名稱：N型隱埋溝道的碳化矽demosfet器件及製備方法
技術領域：
本發明屬於微電子技術領域，涉及半導體器件，特別是一種N型隱埋溝道的碳化矽DEMOSFET器件及製備方法。
背景技術：
碳化矽是最近十幾年來迅速發展起來的寬禁帶半導體材料。於其它半導體材料相比，比如Si和GaAs，碳化矽材料具有寬禁帶、高熱導率、高載流子飽和遷移率、高功率密度等優點。碳化矽可以熱氧化生成二氧化矽，使得碳化矽MOSFET器件電和路的實現成為可能。自20世紀90年代以來，已在開關穩壓電源、高頻加熱、汽車電子以及功率放大器等方面取得了廣泛的應用。然而，碳化矽MOSFET的研製工藝仍然存在很多問題。離子注入後的高溫退火所造成的界面粗糙以及禁帶中呈現不均勻分布的高密度界面態都會使反型層電子遷移率很小， 一般在5 40cm7Vs之間，加上P阱的電離雜質對反型層中電子的散射，其遷移率將進一步降低，因此提高反型層電子的遷移率就成為碳化矽MOSFET研製中需要解決的問題。圖1為傳統的VDM0SFET結構，區域2為SiO2層，區域6為P講，當器件導通時，在 P阱區6靠近SiO2層2處形成電子反型層。因此SiO2和SiC界面態以及P阱中的電離雜質都會直接影響反型層中電子遷移率。在現有的工藝研究現狀中，有很多工作都集中在SiO2 層的製備，例如Reza Ghandi等人提出在N2O環境中進行氧化工藝來實現高質量的SiO2層， 以達到降低界面態密度的目的。但效果並不明顯，反型層中電子遷移率幾乎沒有提高，況且工藝的改變會使器件的製作成本增大。除此之外，P阱中電離雜質的散射也不可忽略。為了降低電離雜質密度，唯一的方法就是降低P阱的摻雜濃度，但如果P阱的摻雜濃度太低， 器件會發生穿通現象，減弱器件的耐壓能力。

發明內容
本發明的目的在於克服上述已有技術的缺點，提出一種N型隱埋溝道的碳化矽 DEMOSFET器件及製備方法，以提高反型層中的電子遷移率，降低導通電阻，提高擊穿電壓， 實現對器件直流特性的改善。為實現上述目的，本發明的器件器件自上往下包括柵極、SiO2隔離介質、源極、N+ 源區、P+接觸區、JFET區、N—外延層、N+襯底和漏極，其中，在SiO2隔離介質和P—層之間，設有N型隱埋溝道，使電子反型層和SiO2隔離介質與P—層的界面脫離，以獲得更高的反型層電子遷移率；P阱分為Ρ_層和P+層兩層，通過Ρ_層避免高密度的P型雜質離子的出現，提高反型層電子的遷移率，通過P+層提高器件的擊穿電壓；在P+層和Ν_外延層之間，設有電流擴散層，使電流在流經JFET區後更加均勻地進入到N—外延層，以擴大電流通過的面積，減小器件的導通電阻。所述Ν_隱埋溝道厚度為0. 1 μ m，氮離子摻雜濃度為5 X IO15cnT3。
所述的P_層的厚度為0.5 μ m，鋁離子摻雜濃度為lX1015 5X1015cm_3。所述的P+層的厚度為0. 2 μ m，鋁離子摻雜濃度為3X 1018cm_3。所述的電流擴散層的厚度為0.5 0.6 μ m，氮離子摻雜濃度為5X IO16
IX IO17Cm-3。為實現上述目的，本發明N型隱埋溝道的碳化矽DEM0SFET器件製作方法，包括如下步驟(1)在N+碳化矽襯底上生長厚度為9 ΙΟμπκ氮離子摻雜濃度為5X1015 IX IO16CnT3的N型漂移層，其外延溫度為1600°C，壓力lOOmbar，反應氣體是矽烷和丙烷，載運氣體為純氫氣，雜質源為液態氮氣；(2)在N型漂移層上外延生長厚度為0. 5 0. 6 μ m、氮離子摻雜濃度5X IO16 IXlO17cnT3的N型電流擴散層，其外延溫度為1600°C，壓力lOOmbar，反應氣體是矽烷和丙烷，載運氣體為純氫氣，雜質源為液態氮氣；(3)在N型電流擴散層中進行離子注入，形成P阱的P+層，其注入雜質為鋁離子， 深度為0. 2 μ m，摻雜濃度3 X IO18CnT3，注入溫度650°C ；(4)在整個碳化矽正面外延生長厚度為0.5μπκ鋁離子摻雜濃度為IXlO15 5 X IO15CnT3 層，其外延溫度為1600°C，壓力lOOmbar，反應氣體是矽烷和丙烷，載運氣體為純氫氣，雜質源為三甲基鋁；(5)在P—層中間區域離子注入形成JFET區，其注入雜質為氮離子，深度為0.6 μ m， 摻雜濃度為lX1017cm_3，注入溫度500°C ；(6)在P—層中靠近JFET區區域，進行離子注入形成N型隱埋溝道，其注入雜質為氮離子，厚度為0. 1 μ m，摻雜濃度為5X1015cm_3，注入溫度500°C ；(7)在P—層中靠近N型隱埋溝道區域，進行離子注入形成N+源區，其注入雜質為氮離子，厚度0. 25 μ m,摻雜濃度為1 X IO1W3,注入溫度500°C ；(8)在P—層的邊緣區域進行離子注入形成P+歐姆接觸區，其注入雜質為鋁離子， 深度為0. 5 μ m，摻雜濃度為1 X IO1W3,注入溫度650°C ；(9)在整個碳化矽表面採用幹氧氧化和溼氧氧化結合的方法，形成50nm的柵氧化層，其幹氧氧化溫度120(TC，溼氧氧化溫度950°C ；(10)用低壓熱壁化學汽相澱積法在整個碳化矽表面生長150nm的多晶矽作為柵極，澱積溫度為600 650°C，澱積壓強為60 80Pa，反應氣體為矽烷和磷化氫，載運氣體為氦氣；(11)澱積300nm/100nm的Al/Ti合金，作為源極和漏極的接觸金屬層，在 1100士50°C溫度下，氮氣氣氛中退火3分鐘形成歐姆接觸電極。本發明與現有技術相比具有如下優點(1).本發明由於引入電流擴散層，使電流能更加均勻地進入N—外延層，同時增大電流通過的面積，使器件的導通電阻減小。(2).本發明由於將P阱分為P—和P+兩層，P—層避免高密度的P型雜質離子，使反型層電子的遷移率提高，P+層的高摻雜濃度使器件的擊穿電壓提高。(3).本發明由於引入N型隱埋溝道層，使電子反型溝道遠離SiC與SiO2的界面， 進一步提高電子的遷移率。


圖1是傳統的VDM0SFET器件結構示意圖；圖2是本發明提供的N型隱埋溝道DEM0SFET器件結構示意圖；圖3是本發明的主要工藝流程示意圖。
具體實施方式
參照圖2，本發明的器件結構包括多晶柵1、SiO2隔離介質2、N型隱埋層3、源極 4、N+源區5、P+歐姆接觸區6、P—層7Α、P+層7Β,電流擴散層8、JFET區9、N—外延層10、N+ 襯底11和漏極12。其中，N+襯底11為高摻雜的N型碳化矽襯底片，N+襯底11的上面為厚度是9 10 μ m、氮離子摻雜濃度是5X IO15 IXlO16cnT3的N—外延層10 ；N—外延層10 上面為厚度是0. 5 0. 6 μ m、氮離子摻雜濃度為5 X IO15 1 X 1016cm_3的電流擴散層8 ；在電流擴散層8上面中部區域是由高劑量離子注入形成的厚度為0. 6 μ m，氮離子摻雜濃度為 1 X IO17CnT3的JFET區9 ;P阱7位於JFET區9兩邊，由上部的P_層7A和下部的P+層7B組成，其中，P_層7A的厚度為0. 5 μ m、鋁離子摻雜濃度為1 X IO15 5X 1015cm_3，採用外延工藝形成，P+層7B的厚度為0. 2 μ m，鋁離子摻雜濃度為3 X 1018cm_3，採用離子注入工藝形成； 在P—層7A中，靠近JFET區9的區域為N型隱埋層3，其厚度為0. 1 μ m，氮離子摻雜濃度為 5 X 1015cnT3，由劑量為2. 5 X IO11CnT2 8. OX IO11CnT2的多次選擇性離子注入工藝形成；P—層 7A的邊緣區域為P+歐姆接觸區6，其厚度為0. 5 μ m，鋁離子摻雜濃度為1 X 1019cm_3，由劑量為1. 6 X IO15CnT2 3. 8 X IO15CnT2的多次選擇性離子注入工藝形成；在N型隱埋層3和P+歐姆接觸區6之間為N+源區5，其厚度為0. 25 μ m,氮離子摻雜濃度為1 X 1019cm_3，由離子注入工藝形成；在N型隱埋層3和JFET區9上面為SiO2隔離介質2，其通過幹氧加溼氧的工藝方法形成，厚度為50nm ；多晶柵1位於SiO2隔離介質2上面，採用低壓熱壁化學汽相澱積法形成，厚度為150nm ；在N+源區5和P+歐姆接觸區6上面由厚度分別為300nm/100nm的 Al/Ti合金組成的源極4 ；N+襯底11的背面是由厚度分別300nm/100nm的Al/Ti合金組成的漏極12。參照圖3，本發明的製作方法通過下面實施例說明。實施例1第1步，在N+碳化矽襯底片上外延生長N—漂移層，如圖3a。先對N+型碳化矽襯底片11進行RCA標準清洗；再在其正面上用低壓熱壁化學氣相澱積法外延生長厚度為9 μ m、氮離子摻雜濃度為5 X IO15CnT3的N—外延漂移層10，其外延工藝條件是溫度為1600°C，壓力lOOmbar，反應氣體是矽烷和丙烷，載運氣體為純氫氣，雜質源為液態氮氣。第2步，在漂移層上外延生長電流擴散層，如圖3b。在N型漂移層10上用低壓熱壁化學氣相澱積法外延生長厚度為0. 6 μ m、氮離子摻雜濃度為5X IO16CnT3的N型電流擴散層8，其外延工藝條件是溫度為1600°C，壓力為 lOOmbar，反應氣體採用矽烷和丙烷，載運氣體採用純氫氣，雜質源採用液態氮氣。第3步.在電流擴散層中多次選擇性鋁離子注入，形成P阱的P+層，如圖3c。(3. 1)用低壓化學汽相澱積方式在整個碳化矽表面澱積一層厚度為0.2μπι的SiO2,再澱積厚度為0. 7 μ m的Al作為P+區7B鋁離子注入的阻擋層，並通過光刻和刻蝕形成P+注入區；(3. 2)在650°C的溫度下進行四次鋁離子注入，注入的劑量分別為4. 9X 1013cm_2， 4. 1 X 1013cnT2，3. 2 X IO1W, 2. 8 X 1013cnT2，對應的能量分別為 250keV, 170keV, 90keV 禾口 40keV ；(3.3)採用RCA清洗標準對碳化矽表面依次進行清洗、烘乾和C膜保護，並在 1700 1750°C氬氣氛圍中作15min的離子激活退火。第4步，在整個碳化矽正面外延生長P_外延層，如圖3d。在整個碳化矽片正面用低壓熱壁化學氣相澱積法外延生長一層厚度為0. 5 μ m、鋁離子摻雜濃度為5X IO15CnT3的P—層7A，其外延條件溫度為1600°C，壓力為lOOmbar，反應氣體是矽烷和丙烷，載運氣體為純氫氣，雜質源為三甲基鋁。第5步，在P_層的中間區域多次選擇性氮離子注入形成JFET區，如圖3e。(5. 1)用低壓化學汽相澱積方式在整個碳化矽表面澱積一層厚度為0. 2μπι的 SiO2鈍化層，再澱積厚度為1 μ m的Al作為JFET區9中氮離子注入的阻擋層，通過光刻和刻蝕形成JFET注入區；(5. 2)在500°C的環境溫度下進行三次氮離子注入，先後注入能量分別為520keV、 300keV 禾口 150keV，對應的劑量為 9. 8 X IO11CnT2J X IO11CnT2J. 9 X IO11CnT2 ；(5.3)採用RCA清洗標準對碳化矽表面進行清洗，烘乾後做C膜保護。然後在 1700 1750°C氬氣氛圍中進行離子激活退火，時間為15min。第6步，在P_層中靠近JFET區多次選擇性氮離子注入，形成N型隱埋層，如圖3f。(6. 1)用低壓化學汽相澱積方式在整個碳化矽表面澱積一層厚度為0.2μπι的 SiO2鈍化層，再澱積厚度為0. 3 μ m的Al作為N型隱埋層3中氮離子注入的阻擋層，通過光刻和刻蝕形成N型隱埋層注入區；(6.2)在500°C的環境溫度下進行四次氮離子注入形成N型隱埋層，注入能量分別為 120keV，80keV，50keV 和 30keV,對應的劑量分別為 8. 5X 10ncm_2，5. OX 10ncm_2， 4. OX IO11CnT2 和 2· 5 X IO11CnT2 ；(6. 3)採用RCA清洗標準對碳化矽表面進行清洗，烘乾後做C膜保護，在1700 1750°C氬氣氛圍中作離子激活退火，時間為lOmin。第7步，在P_層中靠近N型隱埋層多次選擇性氮離子注入，形成N+源區，如圖3g。(7. 1)用低壓化學汽相澱積方式在整個碳化矽表面澱積一層厚度為0. 2μπι的 SiO2鈍化層，再澱積厚度為0. 5 μ m的Al來作為N+源區5中氮離子注入的阻擋層，通過光刻和刻蝕形成N+源注入區；(7.2)在500°C的環境溫度下進行三次氮離子注入，注入能量分別為180keV、 IOOkeV 和 30keV，對應的劑量為 3. 8 X IO15CnT2、2. 5 X IO15CnT2 和 1. 6 X IO1W ； (7. 3)採用RCA清洗標準對碳化矽表面進行清洗，烘乾後做C膜保護，在1700 1750°C氬氣氛圍中作離子激活退火，時間為15min。第8步，在P_層的邊緣區域多次選擇性鋁離子注入，形成P+歐姆接觸區，如圖3h。(8. 1)用低壓化學汽相澱積方式在整個碳化矽表面澱積一層厚度為0. 2μπι的 SiO2鈍化層，再澱積厚度為1. 0 μ m的Al作為P+歐姆接觸區6氮離子注入的阻擋層，通過光刻和刻蝕形成P+歐姆接觸注入區； (8. 2)在500°C的環境溫度下進行四次氮離子注入，注入能量分別為280keV、 180keV、IOOkeV 和 40keV,對應的劑量為 4. 8 X 1014cnT2、4. 0 X 1014cnT2、3. 5 X IO1W2 禾口 2. 7 X IO14CnT2 ；(8. 3)採用RCA標準清洗外延片，烘乾後做C膜保護，在1700 1750°C氬氣氛圍中作離子激活退火，時間為15min。第9步，在整個碳化矽表面進行氧化工藝，形成柵氧化膜，如圖3i。先在1200°C下幹氧氧化一個半小時，再在950°C下溼氧氧化一小時，形成50nm的柵氧化膜2，然後通過光刻、刻蝕形成圖2中的SiO2隔離介質2。第10步，澱積形成磷離子重摻雜的多晶矽柵，如圖3j。用低壓熱壁化學汽相澱積法在器件表面生長150nm的多晶矽，然後通過光刻、刻蝕保留住柵氧化膜上的多晶矽作為柵極1。澱積溫度為650°C，澱積壓強為70Pa，反應氣體採用矽烷和磷化氫，載運氣體採用氦氣。第11步，澱積形成源、漏接觸金屬層，如圖3k。(11. 1)在整個碳化矽片正面塗光刻膠，然後通過顯影形成N+以及P+歐姆接觸區域4;(11. 2)對整個碳化矽片澱積300nm/100nm的Al/Ti合金，之後通過超聲波剝離使
正面形成接觸金屬層；(11. 3)在1150°C溫度下，氮氣氣氛中對整個碳化矽片退火3分鐘形成歐姆接觸。實施例2步驟1，在N+碳化矽襯底片上外延生長N—漂移層，如圖3a。先對N+型碳化矽襯底片11進行RCA標準清洗；再在其正面上用低壓熱壁化學氣相澱積法外延生長厚度為9. 5 μ m、氮離子摻雜濃度為8 X IO15CnT3的N_外延漂移層10，其外延工藝條件是溫度為1600°C，壓力IOOmbar，反應氣體是矽烷和丙烷，載運氣體為純氫氣， 雜質源為液態氮氣。步驟2，在漂移層上外延生長電流擴散層，如圖3b。在N型漂移層10上用低壓熱壁化學氣相澱積法外延生長厚度為0. 55 μ m、氮離子摻雜濃度為8X IO16CnT3的N型電流擴散層8，其外延工藝條件是溫度為1600°C，壓力為 lOOmbar，反應氣體採用矽烷和丙烷，載運氣體採用純氫氣，雜質源採用液態氮氣。步驟3，在電流擴散層中多次選擇性鋁離子注入，形成P阱的P+層，如圖3c。(3. 1)用低壓化學汽相澱積方式在整個碳化矽表面澱積一層厚度為0. 2 μ m的 SiO2,再澱積厚度為0. 7 μ m的Al作為P+區7B鋁離子注入的阻擋層，並通過光刻和刻蝕形成P+注入區；(3. 2)在650°C的溫度下進行四次鋁離子注入，注入的劑量分別為4. 9X 1013cm_2， 4. 1 X 1013cnT2，3. 2 X IO1W, 2. 8 X 1013cnT2，對應的能量分別為 250keV, 170keV, 90keV 禾口 40keV ；(3.3)採用RCA清洗標準對碳化矽表面依次進行清洗、烘乾和C膜保護，並在 1700 1750°C氬氣氛圍中作15min的離子激活退火。步驟4，在整個碳化矽正面外延生長P_外延層，如圖3d。
在整個碳化矽片正面用低壓熱壁化學氣相澱積法外延生長一層厚度為0. 5 μ m、鋁離子摻雜濃度為3X IO15CnT3的P—層7A，其外延條件溫度為1600°C，壓力為lOOmbar，反應氣體是矽烷和丙烷，載運氣體為純氫氣，雜質源為三甲基鋁。步驟5，在P—層的中間區域多次選擇性氮離子注入形成JFET區，如圖3e。(5. 1)用低壓化學汽相澱積方式在整個碳化矽表面澱積一層厚度為0. 2μπι的 SiO2鈍化層，再澱積厚度為1 μ m的Al作為JFET區9中氮離子注入的阻擋層，通過光刻和刻蝕形成JFET注入區； (5. 2)在500°C的環境溫度下進行三次氮離子注入，先後注入能量分別為520keV、 300keV 禾口 150keV，對應的劑量為 9. 8 X IO11CnT2J X IO11CnT2J. 9 X IO11CnT2 ；(5.3)採用RCA清洗標準對碳化矽表面進行清洗，烘乾後做C膜保護。然後在 1700 1750°C氬氣氛圍中進行離子激活退火，時間為15min。步驟6，在P_層中靠近JFET區多次選擇性氮離子注入，形成N型隱埋層，如圖3f。(6. 1)用低壓化學汽相澱積方式在整個碳化矽表面澱積一層厚度為0. 2μπι的 SiO2鈍化層，再澱積厚度為0. 3 μ m的Al作為N型隱埋層3中氮離子注入的阻擋層，通過光刻和刻蝕形成N型隱埋層注入區；(6.2)在500°C的環境溫度下進行四次氮離子注入形成N型隱埋層，注入能量分別為 120keV，80keV，50keV 和 30keV,對應的劑量分別為 8. 5X 10ncm_2，5. 0X 10ncm_2， 4. OX IO11CnT2 和 2· 5 X IO11CnT2 ；(6. 3)採用RCA清洗標準對碳化矽表面進行清洗，烘乾後做C膜保護，在1700 1750°C氬氣氛圍中作離子激活退火，時間為lOmin。步驟7，在P—層中靠近N型隱埋層多次選擇性氮離子注入，形成N+源區，如圖3g。(7. 1)用低壓化學汽相澱積方式在整個碳化矽表面澱積一層厚度為0. 2μπι的 SiO2鈍化層，再澱積厚度為0. 5 μ m的Al來作為N+源區5中氮離子注入的阻擋層，通過光刻和刻蝕形成N+源注入區；(7. 2)在500°C的環境溫度下進行3次氮離子注入，注入能量分別為180keV、 IOOkeV 和 30keV，對應的劑量為 3. 8 X IO15CnT2、2. 5 X IO15CnT2 和 1. 6 X IO1W ；(7. 3)採用RCA清洗標準對碳化矽表面進行清洗，烘乾後做C膜保護，在1700 1750°C氬氣氛圍中作離子激活退火，時間為15min。步驟8，在P—層的邊緣區域多次選擇性鋁離子注入，形成P+歐姆接觸區，如圖3h。(8. 1)用低壓化學汽相澱積方式在整個碳化矽表面澱積一層厚度為0. 2μπι的 SiO2鈍化層，再澱積厚度為1. 0 μ m的Al作為P+歐姆接觸區6氮離子注入的阻擋層，通過光刻和刻蝕形成P+歐姆接觸注入區；(8. 2)在500°C的環境溫度下進行四次氮離子注入，注入能量分別為280keV、 180keV、IOOkeV 和 40keV,對應的劑量為 4. 8 X 1014cnT2、4. 0 X 1014cnT2、3. 5 X IO1W2 禾口 2. 7 X IO14CnT2 ；(8. 3)採用RCA標準清洗外延片，烘乾後做C膜保護，在1700 1750°C氬氣氛圍中作離子激活退火，時間為15min。步驟9，在整個碳化矽表面進行氧化工藝，形成柵氧化膜，如圖3i。先在1200°C下幹氧氧化1. 5小時，再在950°C下溼氧氧化1小時，形成50nm的柵氧化膜2，然後通過光刻、刻蝕形成圖2中的SiO2隔離介質2。步驟10，澱積形成磷離子重摻雜的多晶矽柵，如圖3j。 用低壓熱壁化學汽相澱積法在器件表面生長150nm的多晶矽，然後通過光刻、刻蝕保留住柵氧化膜上的多晶矽作為柵極1。澱積溫度為650°C，澱積壓強為70Pa，反應氣體採用矽烷和磷化氫，載運氣體採用氦氣。步驟11，澱積形成源、漏接觸金屬層，如圖3k。(11. 1)在整個碳化矽片正面塗光刻膠，然後通過顯影形成N+以及P+歐姆接觸區域4;(11. 2)對整個碳化矽片澱積300nm/100nm的Al/Ti合金，之後通過超聲波剝離使
正面形成接觸金屬層；(11. 3)在1150°C溫度下，氮氣氣氛中對整個碳化矽片退火3分鐘形成歐姆接觸。實施例3步驟A，在N+碳化矽襯底片上外延生長N—漂移層，如圖3a。先對N+型碳化矽襯底片11進行RCA標準清洗；再在其正面上用低壓熱壁化學氣相澱積法外延生長厚度為 ο μ m、氮離子摻雜濃度為1 X IO16CnT3的N_外延漂移層10，其外延工藝條件是溫度為1600°C，壓力lOOmbar，反應氣體是矽烷和丙烷，載運氣體為純氫氣， 雜質源為液態氮氣。步驟B，在漂移層上外延生長電流擴散層，如圖3b。在N型漂移層10上用低壓熱壁化學氣相澱積法外延生長厚度為0. 5 μ m、氮離子摻雜濃度為ι χ IO17Cm-3的N型電流擴散層8，其外延工藝條件是溫度為1600°C，壓力為 lOOmbar，反應氣體採用矽烷和丙烷，載運氣體採用純氫氣，雜質源採用液態氮氣。步驟C，在電流擴散層中多次選擇性鋁離子注入，形成P阱的P+層，如圖3c。(Cl)用低壓化學汽相澱積方式在整個碳化矽表面澱積一層厚度為0.2μπι的 SiO2,再澱積厚度為0. 7 μ m的Al作為P+區7B鋁離子注入的阻擋層，並通過光刻和刻蝕形成P+注入區；(C2)在650°C的溫度下進行四次鋁離子注入，注入的劑量分別為4.9X1013cm_2， 4. 1 X 1013cnT2，3. 2 X IO1W, 2. 8 X 1013cnT2，對應的能量分別為 250keV, 170keV, 90keV 禾口 40keV ；(C3)採用RCA清洗標準對碳化矽表面依次進行清洗、烘乾和C膜保護，並在 1700 1750°C氬氣氛圍中作15min的離子激活退火。步驟D，在整個碳化矽正面外延生長P_外延層，如圖3d。在整個碳化矽片正面用低壓熱壁化學氣相澱積法外延生長一層厚度為0. 5μπκ鋁離子摻雜濃度為IXlO15cnT3的P—層7Α，其外延條件溫度為1600°C，壓力為lOOmbar，反應氣體是矽烷和丙烷，載運氣體為純氫氣，雜質源為三甲基鋁。步驟E，在P—層的中間區域多次選擇性氮離子注入形成JFET區，如圖3e。(El)用低壓化學汽相澱積方式在整個碳化矽表面澱積一層厚度為0. 2 μ m的SiO2 鈍化層，再澱積厚度為Iym的Al作為JFET區9中氮離子注入的阻擋層，通過光刻和刻蝕形成JFET注入區；(E2)在500°C的環境溫度下進行三次氮離子注入，先後注入能量分別為520keV、300keV 禾口 150keV，對應的劑量為 9. 8 X 10ncm"2,7 X 10ncm"2,4. 9 X 10ncm"2 ；(E3)採用RCA清洗標準對碳化矽表面進行清洗，烘乾後做C膜保護，然後在 1700 1750°C氬氣氛圍中進行離子激活退火，時間為15min。步驟F，在P_層中靠近JFET區多次選擇性氮離子注入，形成N型隱埋層，如圖3f。(Fl)用低壓化學汽相澱積方式在整個碳化矽表面澱積一層厚度為0. 2 μ m的SiO2 鈍化層，再澱積厚度為0. 3 μ m的Al作為N型隱埋層3中氮離子注入的阻擋層，通過光刻和刻蝕形成N型隱埋層注入區；(F2)在500°C的環境溫度下 進行四次氮離子注入形成N型隱埋層，注入能量分別為 120keV，80keV，50keV 和 30keV,對應的劑量分別為 8. 5X 10ncm_2，5. 0X 10ncm_2， 4. OX IO11CnT2 和 2· 5 X IO11CnT2 ；(F3)採用RCA清洗標準對碳化矽表面進行清洗，烘乾後做C膜保護，在1700 1750°C氬氣氛圍中作離子激活退火，時間為lOmin。步驟G，在P—層中靠近N型隱埋層多次選擇性氮離子注入，形成N+源區，如圖3g。(Gl)用低壓化學汽相澱積方式在整個碳化矽表面澱積一層厚度為0. 2 μ m的SiO2 鈍化層，再澱積厚度為0. 5 μ m的Al來作為N+源區5中氮離子注入的阻擋層，通過光刻和刻蝕形成N+源注入區；(G2)在500°C的環境溫度下進行三次氮離子注入，注入能量分別為180keV、 IOOkeV 和 30keV，對應的劑量為 3. 8 X IO15CnT2、2. 5 X IO15CnT2 和 1. 6 X IO1W ；(G3)採用RCA清洗標準對碳化矽表面進行清洗，烘乾後做C膜保護，在1700 1750°C氬氣氛圍中作離子激活退火，時間為15min。步驟H，在P—層的邊緣區域多次選擇性鋁離子注入，形成P+歐姆接觸區，如圖3h。(HI)用低壓化學汽相澱積方式在整個碳化矽表面澱積一層厚度為0. 2 μ m的SiO2 鈍化層，再澱積厚度為1. 0 μ m的Al作為P+歐姆接觸區6氮離子注入的阻擋層，通過光刻和刻蝕形成P+歐姆接觸注入區；(H2)在500°C的環境溫度下進行四次氮離子注入，注入能量分別為280keV、 180keV、IOOkeV 和 40keV,對應的劑量為 4. 8 X 1014cnT2、4. 0 X 1014cnT2、3. 5 X IO1W2 禾口 2. 7 X IO14CnT2 ；(H3)採用RCA標準清洗外延片，烘乾後做C膜保護，在1700 1750°C氬氣氛圍中作離子激活退火，時間為15min。步驟I，在整個碳化矽表面進行氧化工藝，形成柵氧化膜，如圖3i。先在1200°C下幹氧氧化1. 5小時，再在950°C下溼氧氧化1小時，形成50nm的柵氧化膜2，然後通過光刻、刻蝕形成圖2中的SiO2隔離介質2。步驟J，澱積形成磷離子重摻雜的多晶矽柵，如圖3j。用低壓熱壁化學汽相澱積法在器件表面生長150nm的多晶矽，然後通過光刻、刻蝕保留住柵氧化膜上的多晶矽作為柵極1。澱積溫度為650°C，澱積壓強為70Pa，反應氣體採用矽烷和磷化氫，載運氣體採用氦氣。步驟K，澱積形成源、漏接觸金屬層，如圖3k。(Kl)在整個碳化矽片正面塗光刻膠，然後通過顯影形成N+以及P+歐姆接觸區域 4；
(K2)對整個碳化矽片澱積300nm/100nm的Al/Ti合金，之後通過超聲波剝離使正
面形成接觸金屬層； (K3)在1150°C溫度下，氮氣氣氛中對整個碳化矽片退火3分鐘形成歐姆接觸。
權利要求
1.一種N型隱埋溝道的DEMOSFET器件，自上往下包括柵極(1) ,SiO2隔離介質(2)、源極(4)、N+源區(5)、P+接觸區(6)、JFET區(9) N—外延層(10)，N+襯底(11)和漏極(12)， 其特徵在於在SiOJS離介質⑵和Γ層⑵之間，設有N型隱埋溝道(3)，使電子反型層和SiO2 隔離介質(2)與P—層(7)的界面脫離，以獲得更高的反型層電子遷移率；P阱(7)分為P—層(7Α)和P+層(7Β)兩層，通過P—層(7Α)避免高密度的P型雜質離子的出現，提高反型層電子的遷移率，通過P+層(7Β)提高器件的擊穿電壓；在P+層(7Β)和外延層(10)之間，設有電流擴散層(8)，使電流在流經JFET區(9) 後更加均勻地進入到N—外延層(10)，以擴大電流通過的面積，減小器件的導通電阻。
2.根據權利要求1所述的N型隱埋溝道的DEMOSFET器件，其特徵是，所述N—隱埋溝道 (3)厚度為0. 1 μ m，氮離子摻雜濃度為5X1015cm_3。
3.根據權利要求1所述的N型隱埋溝道的DEMOSFET器件，其特徵是，所述的P—層(7Α) 的厚度為0. 5 μ m，鋁離子摻雜濃度為1 X IO15 5 X IO1W0
4.根據權利要求1所述的N型隱埋溝道的DEMOSFET器件，其特徵是，所述的P+層(7B) 的厚度為0. 2 μ m，鋁離子摻雜濃度為3 X IO1W30
5.根據權利要求1所述的N型隱埋溝道的DEMOSFET器件，其特徵是，所述的電流擴散層(8)的厚度為0.5 0.6 μ m，氮離子摻雜濃度為5X IO16 IX 1017cm_3。
6.一種N型隱埋溝道的碳化矽DEMOSFET器件製作方法，包括如下順序(1)在N+碳化矽襯底上生長厚度為9 10μ m、氮離子摻雜濃度為5 X IO15 1 X 1016cm_3 的N型漂移層，外延溫度為1600°C，壓力lOOmbar，反應氣體是矽烷和丙烷，載運氣體為純氫氣，雜質源為液態氮氣；(2)在N型漂移層上外延生長厚度為0.5 0.6μ m、氮離子摻雜濃度5X IO16 IX IO17CnT3的N型電流擴散層，外延溫度為1600°C，壓力lOOmbar，反應氣體是矽烷和丙烷， 載運氣體為純氫氣，雜質源為液態氮氣；(3)在N型電流擴散層中進行離子注入，形成P阱的P+層，其注入雜質為鋁離子，深度 0. 2 μ m，摻雜濃度3 X 1018Cm_3，注入溫度650 0C ；(4)在整個碳化矽正面外延生長厚度為0.5μ m、鋁離子摻雜濃度為IX IO15 5 X IO15CnT3的P—層，外延溫度為1600°C，壓力lOOmbar，反應氣體是矽烷和丙烷，載運氣體為純氫氣，雜質源為三甲基鋁；(5)在P—層中間區域離子注入形成JFET區，其注入雜質為氮離子，深度0.6 μ m、摻雜濃度為1 X IO1W,注入溫度500°C ；(6)在P—層中靠近JFET區區域，進行離子注入形成N型隱埋溝道，其注入雜質為氮離子，深度為0. 1 μ m，摻雜濃度為5 X IO15cnT3，注入溫度5000C ；(7)在P—層中靠近N型隱埋溝道區域，進行離子注入形成N+源區，其注入雜質為氮離子，深度0. 25 μ m,摻雜濃度為1 X IO1W3,注入溫度500°C ；(8)在P—層的邊緣區域進行離子注入形成P+歐姆接觸區，其注入雜質為鋁離子，深度 0. 5 μ m，摻雜濃度為1 X 1019Cm_3，注入溫度6500C ；(9)在整個碳化矽表面採用幹氧氧化和溼氧氧化結合的方法，形成50nm的柵氧化層， 幹氧氧化溫度1200°C，溼氧氧化溫度950°C ；(10)用低壓熱壁化學汽相澱積法在器件表面生長150nm的多晶矽作為柵極，澱積溫度為650°C，澱積壓強為70Pa，反應氣體為矽烷和磷化氫，載運氣體為氦氣； (11)澱積300nm/100nm的Al/Ti合金，作為源極和漏極的接觸金屬層，在1100士50°C 溫度下，氮氣氣氛中退火3分鐘形成歐姆接觸電極。
全文摘要
本發明公開了一種N型隱埋溝道的碳化矽DEMOSFET器件及製作方法，主要解決現有技術中碳化矽MOSFET器件的反型層電子遷移率低和減小導通電阻與提高擊穿電壓之間的矛盾問題。其特點是在傳統VDMOS器件結構的SiO2隔離介質(2)和P-層(7A)之間引入厚度為0.1μm、氮離子摻雜濃度為5×1015cm-3的N-隱埋溝道層(3)，在P+層(7B)和N-外延層(10)之間引入厚度為0.5～0.6μm、氮離子摻雜濃度為5×1016～1×1017cm-3的N型電流擴散層(8)，並將P阱分為P-層(7A)和P+層(7B)兩層，其中P-層(7A)的厚度為0.5μm、鋁離子摻雜濃度為1×1015～5×1015cm-3，P+層(7B)的厚度為0.2μm，鋁離子摻雜濃度為3×1018cm-3。本發明器件具有反型層電子遷移率高、開關反應速度快和功耗低的優點，可用於大功率電氣設備、太陽能模塊以及混合燃料電動車。
文檔編號H01L29/06GK102194885SQ20111012272
公開日2011年9月21日 申請日期2011年5月12日 優先權日2011年5月12日
發明者元磊, 張義門, 張玉明, 楊飛, 湯曉燕, 王文 申請人:西安電子科技大學