定量測試力電性能與顯微結構的傳感器及製作方法

2023-05-24 22:56:31

專利名稱：定量測試力電性能與顯微結構的傳感器及製作方法
技術領域：
本發明涉及一種定量測試低維納米材料原位力電性能與顯微結構測量的傳感器及其製作方法，更具體的是一種應力作用下原位動態的低維納米材料顯微結構-力電性能 相關性定量化測量的傳感器及其製作方法。
背景技術：
低維納米材料作為器件的基本結構單元，承載著信息傳輸，存儲等重要功能。在半 導體及信息工業中應用到的低維納米材料，在應力場的作用下，研究低維納米材料的顯微 結構變化，以及顯微結構變化之後，對器件單元內低維納米材料力學性能和電荷輸運性能 等的影響，這對器件中各個單元的功能、效率、存儲密度等實際應用具有非常重要的意義。在納米科學和技術領域透射電子顯微鏡是最為有力的研究工具之一，透射電子顯 微鏡的樣品杆是用來支撐被檢測樣品的。目前，對透射電鏡的利用局限於靜態地觀測樣品， 只能得到低維納米材料顯微結構信息。而在掃描電子顯微鏡中，雖然能原位地對低維納米材料進行變形和通電測量，但 是由於解析度等的限制，不能得到低維納米材料顯微結構方面的信息，難以做到在應力作 用下對低維納米材料顯微結構與力電性能相關性進行原位地綜合測量。近年來，懸臂梁技術被廣泛地應用於生物、物理、化學、材料、微電子等研究領域。 這種在矽基材料上通過光刻、刻蝕等工藝製作出的懸臂梁傳感器，儘管可以達到非常高的 靈敏度，而且信噪比非常低，但由於器件自身體積較大以及包含複雜的光學測量系統，很難 將傳感器集成到透射電鏡中用於顯微結構的實時觀察。所以，用於透射電鏡中低維納米材 料力電性能開發的很少，至於對低維納米材料顯微結構與力電性能相關性的研究更是稀 少。

發明內容
針對現有技術存在的問題，本發明的目的是提供一種在透射電子顯微鏡中應力作 用下原位測量低維納米材料顯微結構與力電性能相關性的傳感器及其製作方法。本發明能 實時記錄下低維納米材料顯微結構原子尺度的變化過程，同時能測量得到低維納米材料的 應力應變曲線和對應的電流電壓曲線。定量測試力電性能與顯微結構的傳感器，其特徵在於一個中空的結構，該結構自 下而上由阻擋層、矽襯底、外延層α和絕緣層組成；該結構中間部分的阻擋層和部分矽襯 底被刻蝕，剩餘的周邊部分包括阻擋層、矽襯底、外延層α和絕緣層四層，稱為基礎部分；中間部分繼續被刻蝕穿形成壓敏電阻懸臂梁和懸空結構；傳感器的基礎部分上表 面向下刻蝕出一個用於放置雙金屬片的凹槽，凹槽內放置雙金屬片後，雙金屬片的上表面 與壓敏電阻懸臂梁和懸空結構的上表面處於同一水平面上；所述的懸空結構，位於兩個壓敏電阻懸臂梁之間，懸空結構與其中一個壓敏電阻 懸臂梁不接觸，懸空結構的一條邊與這個懸臂梁的邊緣平行，且懸空結構的這條邊上有一個突出來的部分，突出部分與雙金屬片不接觸；懸空結構的另一條邊與另一個壓敏電阻懸 臂梁接觸。懸空結構通過兩側的支撐梁連接在基礎部分上。所述的懸臂梁和基礎部分的上方有兩個惠斯通電橋電路；所述的每個惠斯通電橋電路，由四個完全相同的壓敏電阻組成，位於外延層α和絕緣層之間。其中兩個壓敏電阻位於基礎部分，作為阻值固定的電阻；另外兩個壓敏電阻位 於懸臂梁上方，作為阻值可變的電阻。所述的定量測試力電性能與顯微結構的傳感器製作方法，其特徵在於，包括以下 步驟(1)、採用雙面拋光矽片作為矽襯底，在矽襯底上方澱積外延層α，再在外延層α 上方澱積外延層β ；(2)、對外延層β進行摻雜，形成壓敏電阻層，用掩膜板對壓敏電阻層進行第一次 光刻，形成壓敏電阻；(3)、在壓敏電阻上澱積絕緣層，同時在矽襯底下方澱積阻擋層；(4)、對絕緣層進行第二次光刻，刻蝕形成導出壓敏電阻的接觸孔；(5)、對絕緣層進行第三次光刻，蒸發或濺射金屬形成電極和金屬導線；(6)、對阻擋層進行第四次光刻，將阻擋層刻蝕出窗口，從窗口開始進行深刻蝕，深 刻蝕完成後，還殘留部分矽襯底；(7)、對絕緣層進行第五次光刻，刻蝕中間部分還殘留的部分矽襯底、外延層α和 絕緣層，形成壓敏電阻懸臂梁、懸空結構和支撐梁，同時刻蝕形成凹槽；(8)、將矽襯底裂片，形成大小能置於透射電鏡的單元；(9)、製作雙金屬片，使雙金屬片的大小成與凹槽尺寸相匹配，將雙金屬片的一端 固定在凹槽中，另一端懸空在傳感器中間部分。當施加電流在雙金屬片上的電阻時，電阻產生熱量，熱量傳遞到雙金屬片上，雙金 屬片受熱向熱膨脹係數小的部分彎曲，驅動懸空結構運動，懸空結構運動時推動其中一個 壓敏電阻懸臂梁產生彎曲變形，同時拉動低維納米材料產生拉伸變形，低維納米材料再帶 動另一個壓敏電阻懸臂梁產生彎曲變形。位於壓敏電阻懸臂梁上方的壓敏電阻發生變形， 產生電阻值的變化，通過惠斯通電橋電路轉化為輸出電信號大小的變化，再轉換成壓敏電 阻懸臂梁受力大小的變化，即為低維納米材料所受應力大小的變化。再通過兩個壓敏電阻 懸臂梁輸出電信號變化的差異，得到低維納米材料應變量大小的變化，從而原位實時地獲 得低維納米材料的應力-應變(σ - ε )曲線。由於低維納米材料的兩端由電極引出，同時測量低維納米材料上的電信號變化， 則可以實時地獲得相應應變量下的電流-電壓(I-V)曲線，即能實現定量化研究低維納米 材料的力電性能及其與顯微結構的相關性。同時，壓敏電阻懸臂梁和懸空結構之間存在間隙，電子束能穿透低維納米材料成 像，將低維納米材料的帶軸轉正到低指數帶軸下，原子尺度下原位測量在低維納米材料相 應應變量下的顯微結構演化，通過高分辨原位成像系統記錄整個變化過程。本發明具有如下優點1、本發明對低維納米材料力電性能測試傳感器進行了獨特的結構設計，可以在原 子點陣解析度下，原位地定量化測試應力作用下低維納米材料的顯微結構與力電性能的相關性。2、本發明提供了一種獨特的惠斯通電橋電路設計方案，可以將側向受力的信號轉 化為輸出電信號的變化，完成低維納米材料的受力大小變化的實時輸出。 3、本發明利用光刻和刻蝕工藝，製備得到兩個壓敏電阻懸臂梁，精確度高，根據兩 個懸臂梁的位移傳感信號，能原位實時地獲得低維納米材料所受應力大小，以及低維納米 材料的應變量大小，進行應力-應變(ε-σ)曲線的繪製，定量化力學性能的原位測量。同 時，在獲取低維納米材料應變量大小的同時，能測量得到對應的電信號，進行應變下電學性 能測試研究。4、本發明提供了一種壓縮-拉伸方式轉換的方法，可以將對懸空結構的壓縮轉換 為對低維納米材料的拉伸，排除了雙金屬片直接接觸材料時，表面不平整、有熱傳導等因素 的幹擾。使低維納米材料的變形過程完全在遠離雙金屬片的懸臂梁和懸空結構上進行。


圖Ia-圖Ij本發明的傳感器製作工藝流程2本發明的惠斯通電橋電路工作示意3壓敏電阻懸臂梁和惠斯通電橋電路的平面4本發明的傳感器平面5放置雙金屬片前的傳感器立體示意6本發明的傳感器立體示意7a-圖7d不同應變量下的金納米帶的透射電鏡圖像圖8a_圖8d原位拉伸過程中金納米帶原子尺度的顯微結構變化圖9惠斯通電橋的輸出電壓信號與金納米帶受應力大小的相關曲線圖10金納米帶的應力_應變曲線注1、阻擋層；2、矽襯底；3、外延層α ；4、絕緣層；5、外延層β ；6、壓敏電阻層；7、 壓敏電阻；8、接觸孔；9、電極；10，金屬互聯線；11、窗口 ；12、矽杯；13、穿洞；14、雙金屬片； 15、低維納米材料；16;懸空結構；17、壓敏電阻懸臂梁α ；18、壓敏電阻懸臂梁β ；19、支撐 梁；20、加熱電阻；21、熱電偶；22、凹槽；
具體實施例方式本發明通過對低維納米材料進行原位變形和通電測試，定量測試低維納米材料顯 微結構與力電性能測試的傳感器的結構，包括具體的傳感器的結構如圖1-圖6所示。低維納米材料力電性能測試傳感器從下 到上依次為阻擋層1，矽襯底2，外延層α 3，在外延層α 3上生長外延層β 5。外延層β 5 進行摻雜後形成壓敏電阻層6，在壓敏電阻層6上光刻出八個壓敏電阻7，其中壓敏電阻懸 臂梁α 17和壓敏電阻懸臂梁β 18上各有兩個阻值可變的壓敏電阻Rl和R2，阻值固定的壓 敏電阻R3和R4位於傳感器的基礎部分；。壓敏電阻7和外延層α 3上是一層絕緣層4，絕 緣層上有將壓敏電阻導出的接觸孔8，電極9和金屬互聯線10位於絕緣層的上方，金屬互 聯線通過孔洞與壓敏電阻相連接。阻擋層1被刻蝕出窗口 11，矽襯底被刻蝕形成矽杯12， 中間部分被刻蝕穿透形成穿洞13，即形成了壓敏電阻懸臂梁α和壓敏電阻懸臂梁β的結構，同時也形成了凹槽22、懸空結構16和支撐梁19，低維納米材料15搭接在壓敏電阻懸臂梁α 17和懸空結構16上。雙金屬片14位於懸空結構的一側，雙金屬片14中熱膨脹係數 小的位於靠近懸空結構的一側，熱膨脹係數大的位於遠離懸空結構的一側。加熱電阻20和 熱電偶21位於雙金屬片上方。應用上述器件進行定量測試低維納米材料力電性能與顯微結構的傳感器的製作 方法，其特徵在於包括以下步驟製作和測試的方法具體為ρ型矽片厚度為200 μ m，直徑為2英寸，電阻率為 5 Ω. cm，經過雙面拋光，晶面方向為(100)，用低壓化學氣相澱積(LPCVD)的方法在ρ型矽 片上方生長一層1 μ m厚的外延層，進行η型摻雜，摻雜濃度為3 X 1015cnT2，再用低壓化學氣 相澱積的方法在η型外延層上方生長一層0. 5 μ m厚的外延層，進行ρ型摻雜，摻雜濃度為 5X1015cm_2。在ρ型外延層上進行第一次光刻，形成八個壓敏電阻，R1、R2、R3、R4的形狀和電 阻值相同，八個壓敏電阻所在的位置如圖3所示。通過等離子體增強化學氣相沉積(PECVD) 的方法在P型外延層的上方和P型矽片的下方各澱積一層氮化矽層，厚度均為0. 3 μ m。在 P型外延層上方的氮化矽層上進行第二次光刻，形成氮化矽層上的孔洞，然後在第二次光刻 後的氮化矽層上方進行第三次光刻，形成將壓敏電阻導出去的電極和金屬互聯線的圖形， 最後在圖形上方濺射0. 3 μ m厚的金，形成金電極和金互聯線，金互聯線將壓敏電阻和電極 連接起來，形成惠斯通電橋電路(圖2、3)。在ρ型矽片下方的氮化矽層上進行第四次光刻，用反應離子刻蝕(RIE)的方法刻 蝕氮化矽層，形成用於對矽襯底進行深刻蝕的窗口。在80-100°C的條件下，用質量分數為 35%的氫氧化鉀溶液刻蝕矽襯底，3小時左右後拿出矽片，測試矽片殘留厚度為20μπι左 右，在丙酮中清洗乾淨。再在P型矽片的上方進行第五次光刻，反應離子刻蝕穿透殘留的矽 片，形成如圖4所示的傳感器的平面圖，即形成所需要的壓敏電阻懸臂梁、懸空結構、用於 放置雙金屬片的凹槽，懸空結構與矽襯底之間的支撐梁。其中，壓敏電阻懸臂梁的長度為 500 μ m,寬度為20 μ m ；懸空結構與矽襯底之間的支撐梁長度為500 μ m,寬度為10 μ m左右； 凹槽的長度和寬度均為250μπι，深度為ΙΟΟμπι;懸空結構與壓敏電阻懸臂梁α之間的水平 距離為40μπι。最後對整個矽片進行裂片，裂片後的單元適於放置到透射電鏡樣品杆中。製作用於驅動懸空結構的雙金屬片，雙金屬片由兩種熱膨脹係數不同的合金薄片 焊接而成。雙金屬片中熱膨脹係數大的一側採用Mn72NiltlCu18合金，遠離懸空結構；熱膨脹系 小的一側採用Nl36合金，靠近懸空結構。製作完成的雙金屬片長度為1. Imm,寬度為250 μ m, 厚度為ΙΟΟμπι。在雙金屬片的上方用掩膜板遮擋，濺射一層鎢形成長方體狀的加熱電阻， 從加熱電阻上引出電極，再在雙金屬片的上方濺射鐵和銅，形成熱電偶，用於實時測定雙金 屬片上的溫度。將雙金屬片用環氧樹脂膠水粘接在預先刻蝕好的凹槽內。將納米晶金薄膜 通過光刻工藝製作成納米帶的形狀，然後轉移、固定到傳感器的懸臂梁和懸空結構上(圖 4-圖 6)。將傳感器上的電極壓焊引出，連接到帶通電功能的透射電鏡樣品杆上，對傳感器 中的雙金屬片14上的電極通電，當施加電流在雙金屬片上的電阻20時，加熱電阻上產生熱 量，熱量傳遞到雙金屬片14上，雙金屬片受熱，由於熱膨脹係數大的部分膨脹量比熱膨脹 係數小的部分要大，雙金屬片向熱膨脹係數小的一側產生彎曲，當雙金屬片接觸到懸空結 構16時，懸空結構開始運動，懸空結構一邊推動壓敏電阻懸臂梁β 18產生彎曲變形，一邊軸向拉伸金納米帶15產生拉伸變形，金納米帶拉動壓敏電阻懸臂梁α 17產生彎曲變形。
位於懸臂梁上方的兩個壓敏電阻Rl和R2由於懸臂梁的彎曲變形而產生電阻大小 的變化，通過惠斯通電橋電路轉化為輸出電壓Vo的變化，通過計算再轉換為壓敏電阻懸臂 梁α 17受力大小的變化AF1 ；同樣，壓敏電阻懸臂梁β 18受力大小的變化AF2。標定壓敏 電阻懸臂梁α 17的勁度係數K1和壓敏電阻懸臂梁β 18的勁度係數K2，因而得到壓敏電阻 懸臂梁α 17橫向彎曲變形量為L1 = Δ F1ZK1，壓敏電阻懸臂梁β 18橫向彎曲變形量為L2 = Δ F2/K2，則金納米帶15產生的拉伸變形量為AL = L2-L1，即應變量為ε = AL/I^，金納米 帶15受應力大小的變化σ (圖9)等同於壓敏電阻懸臂梁α 17的受力大小變化AF1，即σ =AF1，於是可以實時地獲得金納米帶的應力-應變(σ-Ο曲線(圖10)。由於金納米帶 的兩端由電極引出，同時測量金納米帶上的電信號變化，則可以實時地獲得相應應變量下 的 電流電壓曲線，即能實現定量化研究金納米帶的力電性能及其與顯微結構的相關性。同 時，壓敏電阻懸臂梁α 17和懸空結構16之間的間隙為40μπι，電子束能穿透金納米帶15成 像，將納米晶金薄膜中的金晶粒帶軸轉正，即轉到低指數帶軸下，原子尺度下原位測量在金 納米帶相應應變量下顯微結構的演化，通過高分辨原位成像系統記錄整個變化過程(圖7、 8)。
權利要求
定量測試力電性能與顯微結構的傳感器，其特徵在於一個中空的結構，該結構自下而上由阻擋層、矽襯底、外延層α和絕緣層組成；該結構中間部分的阻擋層和部分矽襯底被刻蝕，剩餘的周邊部分包括阻擋層、矽襯底、外延層α和絕緣層四層，稱為基礎部分；中間部分繼續被刻蝕穿形成壓敏電阻懸臂梁和懸空結構；傳感器的基礎部分上表面向下刻蝕出一個用於放置雙金屬片的凹槽，凹槽內放置雙金屬片後，雙金屬片的上表面與壓敏電阻懸臂梁和懸空結構的上表面處於同一水平面上；所述的懸空結構，位於兩個壓敏電阻懸臂梁之間，懸空結構與其中一個壓敏電阻懸臂梁不接觸，懸空結構的一條邊與這個懸臂梁的邊緣平行，且懸空結構的這條邊上有一個突出來的部分，突出部分與雙金屬片不接觸；懸空結構的另一條邊與壓敏電阻懸臂梁接觸；懸空結構通過兩側的支撐梁連接在基礎部分上；所述的懸臂梁和基礎部分的上方有一個惠斯通電橋電路；所述的惠斯通電橋電路，由四個完全相同的壓敏電阻組成，位於外延層α和絕緣層之間；其中兩個壓敏電阻位於基礎部分，作為固定電阻；另外兩個壓敏電阻位於懸臂梁上方，作為可變電阻。
2.根據權利要求1所述的定量測試力電性能與顯微結構的傳感器的製作方法，其特徵 在於，包括以下步驟(1)、採用雙面拋光矽片作為矽襯底，在矽襯底上方澱積外延層α，再在外延層α上方 澱積外延層β ；(2)、對外延層β進行摻雜，形成壓敏電阻層，用掩膜板對壓敏電阻層進行第一次光 亥IJ，形成壓敏電阻；(3)、在壓敏電阻上澱積絕緣層，同時在矽襯底下方澱積阻擋層；(4)、對絕緣層進行第二次光刻，刻蝕形成導出壓敏電阻的接觸孔；(5)、對絕緣層進行第三次光刻，蒸發或濺射金屬形成電極和金屬導線；(6)、對阻擋層進行第四次光刻，將阻擋層刻蝕出窗口，從窗口開始進行深刻蝕，深刻蝕 完成後，還殘留部分矽襯底；(7)、對絕緣層進行第五次光刻，刻蝕中間部分還殘留的部分矽襯底、外延層α和絕緣 層，形成壓敏電阻懸臂梁、懸空結構和支撐梁，同時刻蝕形成凹槽；(8)、將矽襯底裂片，形成大小能置於透射電鏡的單元；(9)、製作雙金屬片，使雙金屬片的大小成與凹槽尺寸相匹配，將雙金屬片的一端固定 在凹槽中，另一端懸空在傳感器中間部分。
全文摘要
本發明涉及一種定量測量力電性能與顯微結構的傳感器及製作方法，特徵在於傳感器由懸空結構、壓敏電阻懸臂梁、支撐梁、雙金屬片等組成。當雙金屬片產生彎曲變形時，推動其中一個壓敏電阻懸臂梁並拉伸低維納米材料，低維納米材料再帶動另一個壓敏電阻懸臂梁產生彎曲變形。通過惠斯通電橋輸出電信號的變化，來獲取低維納米材料所受應力的大小。同時，通過兩個懸臂梁之間的橫向位移差，來獲取低維納米材料的形變量，從而測得低維納米材料的應力-應變曲線。當低維納米材料在通電狀態下測量時，則也能獲取電壓-電流曲線。另外，通過透射電鏡中高分辨成像系統，可以在原子點陣解析度下，原位記錄低維納米材料力電性能和顯微結構變化的相關性。
文檔編號G01N27/00GK101837943SQ20091020943
公開日2010年9月22日 申請日期2009年10月30日 優先權日2009年10月30日
發明者劉攀, 嶽永海, 張澤, 韓曉東 申請人:北京工業大學