一種e-fuse鏈路結構及其控制方法
2023-04-24 10:32:36
一種e-fuse鏈路結構及其控制方法
【專利摘要】本發明一種e-fuse鏈路結構，包括e-fuse單元，敏感放大器，以及與e-fuse單元數量相等的寄存器；寄存器包括一個移位寄存器，其餘寄存器依次相連後形成鏈式結構；鏈式結構的輸入端和輸出端分別連接移位寄存器的串行輸出端和串行輸入端；若干e-fuse單元分別串聯對應的傳輸門後並聯形成鏈路單元共同連接到敏感放大器的一端；敏感放大器的另一端連接移位寄存器的並行輸入端。所述控制方法，當讀取使能為低時，某一個e-fuse單元連接到敏感放大器輸入端，其狀態被放大讀取；當讀取使能為高時，所有e-fuse單元與敏感放大器隔離，敏感放大器的輸出鎖存在移位寄存器中，輸出前一信號狀態下選中e-fuse單元的狀態。
【專利說明】一種e-fuse鏈路結構及其控制方法
【技術領域】
[0001]本發明涉及一種e-fuse結構，具體為一種e-fuse鏈結構及其控制方法。
【背景技術】
[0002]在現代晶片，e-fUSe(電熔絲)被廣泛的用到，它可以用來記錄晶片身份信息，微調內部參數，更改晶片功能等。對於存儲晶片而言，e-fuse還可以用來保存失效內存單元的修複方案。無論何種應用，e-fuse都會被大量的用到，為了實現電路的簡化和晶片面積的節省，在晶片設計時就有如何有效構建e-fuse鏈或者陣列的問題。
[0003]現有技術中，一個e-fuse單元設計通常包含，e-fuse單元本身，e-fuse讀取電路和e-fuse燒斷電路；在e-fuse鏈路結構中，涉及到的e-fuse單元如圖1所示，其包括e-fuse 單元本身，敏感放大器(Sense Amplifier)和傳輸門(Transfer gate) ;e_fuse 單元通過傳輸門與敏感放大器連接，當傳輸門打開時，e-fuse上的電壓輸入敏感放大器與基準電壓做比較，這兩個電壓值的差被放大進而鎖存在敏感放大器上，從而實現了 e-fuse的讀取；當傳輸門關閉時，讀取的e-fuse信息被鎖存，外圍電路可以通過埠 fuse_out讀出鎖存的e-fuse狀態。讀取過程的時序如圖2所示，當讀取使能(SE)信號為低時，敏感放大器讀取e-fuse狀態；當讀使能為高時，敏感放大器鎖存e-fuse狀態。
[0004]基於以上所述的e-fuse單元設計，現有技術中的連接結構如圖3所示，e-fuse單元本身和讀取電路通過移位寄存器(Shift_reg)連接成鏈。這種電路的工作過程如下:1.讀取使能(SE)為低時，所有e-fuse單元被同時放大讀取，同時移位寄存器並行輸入端(fuse_out)輸入有效；2.讀取使能為高時，e-fuse狀態被鎖存在敏感放大器，同時移位寄存器通過移位時鐘(Sclk)的上升沿將敏感放大器鎖存的狀態轉移到移位寄存器；3.移位寄存器串行輸入端(Sin)有效，外圍電路通過驅動Sclk，從串行輸出端(shift_out)逐個輸出e-fuse狀態。讀取時序圖如圖4所示。
[0005]現有技術中，對於每個e-fuse單元都有自己獨一無二的敏感放大器，這裡就會帶來如下幾個問題:1.每個e-fuse都有一個敏感放大器，而敏感放大器相對佔有較大晶片面積，這樣的重複單元必然消耗大量晶片面積，導致晶片成本增加；2.由於製造工藝偏差，每個敏感放大器都有自己的工作特性，這樣就會導致每個e-fuse的讀取特性不同，給測試或者應用帶來難度；3.敏感放大器屬於模擬電路，在布局布線時都要做特殊考慮，它在數量上的增加必然會加大物理設計的複雜度，從而延長設計周期，增加成本。
【發明內容】
[0006]針對現有技術中存在的問題，本發明提供一種結構簡單，佔用的晶片面積小，成本低的e-fuse鏈路結構及其控制方法。
[0007]本發明是通過以下技術方案來實現:
[0008]本發明一種e-fuse鏈路結構，包括若干e-fuse單元，一個敏感放大器，以及與e-fuse單元數量相等的寄存器；寄存器包括一個移位寄存器，其餘寄存器的輸入端和輸出端依次相連後形成鏈式結構；鏈式結構的輸入端連接移位寄存器的串行輸出端，鏈式結構的輸出端連接移位寄存器的串行輸入端；若干e-fuse單元分別串聯對應的傳輸門後並聯形成鏈路單元共同連接到敏感放大器的一端；敏感放大器的另一端連接移位寄存器的並行輸入端。
[0009]優選的，敏感放大器連接移位寄存器一端還並聯設置有輸入傳輸門。
[0010]優選的，鏈路單元串聯輸出傳輸門後連接到敏感放大器的一端。
[0011]進一步，寄存器的時鐘輸入端和輸出傳輸門接入統一的讀取使能，與e-fuse單元對應設置的傳輸門分別接入控制使能。
[0012]本發明一種e-fuse鏈路結構的控制方法，基於進一步所述的e-fuse鏈路結構，包括:當讀取使能為低電平時，某一個e-fuse單元通過對應的控制使能的控制連接到敏感放大器輸入端，該e-fuse單元的狀態被放大讀取；當讀取使能為高時，所有e-fuse單元與敏感放大器隔離，敏感放大器的輸出通過移位寄存器的並行輸入端鎖存在移位寄存器中，並從串行輸出端對外輸出前一信號狀態下選中e-fuse單元的狀態。
[0013]優選的，依次重複循環的讀取使能低電平和高電平變化，遍歷所有的e-fuse單元後，實現e-fuse單元狀態的逐個輸出。
[0014]優選的，敏感放大器連接移位寄存器一端還並聯設置有輸入傳輸門，輸入傳輸門的控制端也接入讀取使能；當關閉敏感放大器，讀取使能為低時，能通過外部輸入對移位寄存器鎖存的e-fuse單元狀態進行修改或復位。
[0015]與現有技術相比，本發明具有以下有益的技術效果:
[0016]本發明所述結構，通過同一個鏈路單元上的e-fuse單元公用一個敏感放大器，避免了多個放大器讀取特性不同的問題；同時在敏感放大器的另一端將寄存器也連接成鏈式結構，完成對選中e-fuse單元的狀態的輸出；因此極大的減少了放大器的數量，同時寄存器僅包括一個移位寄存器，而其他的寄存器採用普通的寄存器即可，結構簡單，因此能夠簡化設計，優化晶片面積，降低成本。
[0017]進一步的，通過輸入傳輸門和輸出傳輸門的設置，能夠通過輸入到敏感放大器的數據進行雙向的控制，結構簡單，控制方便。
[0018]進一步的，利用同一的讀取使能，能夠保證對e-fuse單元的同步讀取，同時配合對應的控制使能能夠完成對不同位置處的e-fuse單元進行獨立的選擇控制，控制選擇更加多樣，控制更加靈活。
[0019]本發明所述方法，利用對讀取使能和控制使能的配合控制，能夠完成對選中e-fuse單元的狀態的讀取，能夠任意選擇所需要選中的e-fuse單元，有針對性的對其狀態進行輸出，目標性強，可控性高。
[0020]進一步的，利用對讀取使能和控制使能的配合切換，能夠完成對鏈路單元中所有e-fuse單元狀態的逐個輸出；並且能夠通過輸入傳輸門的設置，對敏感放大器中的鎖存數據進行修改或復位，提高整體的容錯性。
【專利附圖】
【附圖說明】
[0021]圖1為現有技術中e-fuse鏈路結構內e-fuse單元的電路連接示意圖。
[0022]圖2為圖1所示電路的讀取時序圖。
[0023]圖3為現有技術中以圖1所示的e-fuse單元連接成e-fuse鏈路結構圖。
[0024]圖4為圖3所示電路的讀取時序圖。
[0025]圖5為本發明中所述e-fuse鏈路結構的連接示意圖。
[0026]圖6為圖5所示電路的控制時序圖。
【具體實施方式】
[0027]下面結合具體的實施例對本發明做進一步的詳細說明，所述是對本發明的解釋而不是限定。
[0028]本發明一種e-fuse鏈路結構，如圖5所示，其包括若干e-fuse單元，一個敏感放大器，以及與e-fuse單元數量相等的寄存器；寄存器包括一個移位寄存器，其餘寄存器的輸入端和輸出端依次相連後形成鏈式結構；鏈式結構的輸入端連接移位寄存器的串行輸出端，鏈式結構的輸出端連接移位寄存器的串行輸入端；若干e-fuse單元分別串聯對應的傳輸門後並聯後形成鏈路單元共同連接到敏感放大器的一端；敏感放大器的另一端連接移位寄存器的並行輸入端。其中，敏感放大器連接移位寄存器一端還並聯設置有輸入傳輸門。
[0029]本優選實例中，如圖5所示，鏈路單元串聯輸出傳輸門後連接到敏感放大器的一端，寄存器的時鐘輸入端和輸出傳輸門接入統一的讀取使能SE，與e-fuse單元對應設置的傳輸門分別接入控制使能SEx。
[0030]本發明在本優選實例中所述e-fuse鏈路結構的基礎上，執行對e-fuse鏈路結構的控制時，當讀取使能SE為低電平時，某一個e-fuse單元通過對應的控制使能SEx的控制連接到敏感放大器輸入端，該e-fuse單元的狀態被放大讀取；當讀取使能SE為高時，所有e-fuse單元與敏感放大器隔離，敏感放大器的輸出通過移位寄存器的並行輸入端Pin_0鎖存在移位寄存器中，並從串行輸出端shift_out對外輸出前一信號狀態下選中e-fuse單元的狀態。
[0031]在依次重複循環的讀取使能SE低電平和高電平變化，遍歷所有的e-fuse單元後，實現e-fuse單元狀態的逐個輸出。
[0032]其中，敏感放大器連接移位寄存器一端還並聯設置有輸入傳輸門，輸入傳輸門的控制端也接入讀取使能SE ;當關閉敏感放大器，讀取使能SE為低時，能通過外部輸入Fuse_ref對移位寄存器鎖存的e-fuse單元狀態進行修改或復位。
[0033]具體的，如圖5所示，所有e-fuse單元通過傳輸門分離控制，統一接到一個共用敏感放大器上，敏感放大器的輸出通過移位寄存器對外輸出；其中，敏感放大器連接移位寄存器一端還並聯設置有輸入傳輸門，輸入傳輸門的控制端也接入讀取使能SE，當關閉敏感放大器，當讀取使能SE為低時，能通過外部輸入Fuse_ref對移位寄存器鎖存的e-fuse單元狀態進行修改或復位。
[0034]其中，移位寄存器在進行對e-fuse鏈路單元中每個e-fuse單元狀態輸出時，時序圖如圖6所示，讀取使能SE作為全局讀取和傳輸時鐘，當電平為低時，某一個e-fuse單元通過其對應的控制使能SEx的控制連接到敏感放大器輸入端，該e-fuse單元的狀態被讀取。當讀取使能SE為高時，所有e-fuse單元與敏感放大器隔離，敏感放大器的輸出通過移位寄存器的並行輸入端Pin_0鎖存在移位寄存器中，並從串行輸出端shift_out埠對外輸出前一信號狀態下選中e-fuse單元的狀態。通過上述控制的重複或定向操作，能夠對所有的e-fuse單元的狀態或選定的e-fuse單元的狀態進行輸出讀取。
[0035]如圖6所示，在整個讀取過程中，讀取使能SE周期性變化，其佔空比50% ;讀取第I位e-fuse時，控制使能SEO半個周期低電平，與讀取使能SE同步，而其它控制使能SEx高電平；讀取第2位e-fuse時，控制使能SEl半個周期低電平，與讀取使能SE同步，而其它控制使能SEx高電平；讀取第3位e-fuse時，控制使能SE2半個周期低電平，與讀取使能SE同步，而其它控制使能SEx高電平；以此類推，讀取第N-1位e-fuse時，控制使能SEn-1半個周期低電平，與讀取使能SE同步，而其它控制使能SEx高電平。
【權利要求】
1.一種e-fuse鏈路結構，其特徵在於，包括若干e-fuse單元，一個敏感放大器，以及與e-fuse單元數量相等的寄存器； 所述的寄存器包括一個移位寄存器，其餘寄存器的輸入端和輸出端依次相連後形成鏈式結構；鏈式結構的輸入端連接移位寄存器的串行輸出端，鏈式結構的輸出端連接移位寄存器的串行輸入端； 所述的若干e-fuse單元分別串聯對應的傳輸門後並聯形成鏈路單元共同連接到敏感放大器的一端；敏感放大器的另一端連接移位寄存器的並行輸入端。
2.根據權利要求1所述的一種e-fuse鏈路結構，其特徵在於，敏感放大器連接移位寄存器一端還並聯設置有輸入傳輸門。
3.根據權利要求1所述的一種e-fuse鏈路結構，其特徵在於，鏈路單元串聯輸出傳輸門後連接到敏感放大器的一端。
4.根據權利要求3所述的一種e-fuse鏈路結構，其特徵在於，寄存器的時鐘輸入端和輸出傳輸門接入統一的讀取使能(SE)，與e-fuse單元對應設置的傳輸門分別接入控制使能(SEx) ο
5.—種e-fuse鏈路結構的控制方法，其特徵在於，基於權利要求4所述的e-fuse鏈路結構，包括: 當讀取使能(SE)為低電平時，某一個e-fuse單元通過對應的控制使能(SEx)的控制連接到敏感放大器輸入端，該e-fuse單元的狀態被放大讀取； 當讀取使能(SE)為高時，所有e-fuse單元與敏感放大器隔離，敏感放大器的輸出通過移位寄存器的並行輸入端(Pin_0)鎖存在移位寄存器中，並從串行輸出端(shift_out)對外輸出前一信號狀態下選中e-fuse單元的狀態。
6.根據權利要求5所述的一種e-fuse鏈路結構的控制方法，其特徵在於，依次重複循環的讀取使能(SE)低電平和高電平變化，遍歷所有的e-fuse單元後，實現e-fuse單元狀態的逐個輸出。
7.根據權利要求5所述的一種e-fuse鏈路結構的控制方法，其特徵在於，敏感放大器連接移位寄存器一端還並聯設置有輸入傳輸門，輸入傳輸門的控制端也接入讀取使能(SE);當關閉敏感放大器，讀取使能(SE)為低時，能通過外部輸入(FuSe_ref)對移位寄存器鎖存的e-fuse單元狀態進行修改或復位。
【文檔編號】G11C17/16GK104505122SQ201410829681
【公開日】2015年4月8日 申請日期:2014年12月27日 優先權日:2014年12月27日
【發明者】王正文 申請人:山東華芯半導體有限公司