一種多通道正弦信號發生器及多通道正弦信號發生方法
2023-04-24 13:31:56 2
一種多通道正弦信號發生器及多通道正弦信號發生方法
【專利摘要】本發明公開了一種多通道正弦信號發生器及多通道正弦信號發生方法，可以直接產生幾十甚至上百通道的正弦信號，每個信號的幅度、頻率、初始相位均可數字設置；能實現全部或若干個通道信號同步，同頻信號間可以設置相位差。波形發生電路由單片可編程邏輯器件及多路模擬單元組成；每個模擬單元受幅度控制信號、相頻控制信號、公用的基頻方波信號控制；可編程邏輯器件驅動N通道模擬單元的控制線最少為2N+1條。本發明的波形發生電路不使用存儲器、DAC、模擬乘法器，只用1片可編程邏輯器件、N個模擬多路開關、N個四運放、N個雙運放，硬體成本低、模擬電路簡單。特別適合要求通道數眾多、通道同步、通道隔離等一個或多個特徵的應用場合。
【專利說明】一種多通道正弦信號發生器及多通道正弦信號發生方法
[0001](一)【技術領域】
本發明涉及一種多通道正弦信號發生器，尤其涉及高達幾十甚至上百、需要同步等特徵的多通道正弦信號發生器。
[0002](二)【背景技術】
正弦信號發生器是最基本的信號發生器，因其能產生幅度、頻率、相位可變的正弦信號，通常作為激勵源在電子測試系統中得到廣泛的應用，在電力系統模擬、聲納激勵、醫學診斷等應用場合，需要應用多路正弦信號，有時還需要信號間保持同步關係及一定的相位關係，這就需要用到多通道的正弦信號發生器。
[0003]現有的多通道函數/任意波形發生器都可以作為多通道正弦信號發生器使用，也具有通道間的同步特徵，每個通道的波形發生電路都包括數字電路和模擬電路兩部分，各通道的數字電路可以共用一片可編程邏輯器件，而每個通道的模擬電路則是獨立的。其數字電路部分以較高速率向模擬電路部分輸出波形數據，數字部分與每個通道模擬電路至少需要10多條信號線相連。受可編程邏輯器件的可用引腳數、存儲器資源、以及元器件硬體成本限制，函數/任意波發生器的通道數一般不超過4路，無法滿足需要通道數眾多的應用場合。
[0004]數字邏輯系統產生的SPWM經濾波後也可以變成正弦信號，這樣模擬電路與數字電路的連接只有I條信號線，控制特別簡單。SPWM是由一個頻率相對高的三角波和頻率相對低的正弦信號相比較產生的。如果直接用數字邏輯產生SPWM信號，將存在三個方面的問題:第一，數字邏輯產生的三角波的頻率不可能太高，這就直接決定了正弦信號的頻率相對較低，經模擬濾波後的正弦信號頻率更低；第二，在一個正弦波周期內SPWM信號狀態將發生多次改變，產生抖動，當幅度較小時，抖動必將嚴重影響波形質量；第三，SPWM信號需要用到正弦波數據，就需要佔用存儲器資源，這反過來又嚴重製約正弦信號通道數的增加。由於以上三種原因，直接用數字邏輯產生的SPWM信號經模擬濾波器產生正弦信號的方式在工程上很少應用。
[0005]綜上，現有多通道信號發生方法與實現技術無法直接產生十個通道以上的信號，當通道數增加時，就需要多個可編程邏輯器件並行工作，這又會造成輸出信號因時鐘不同源而無法真正同步的問題。
[0006](三)
【發明內容】
本發明的目的在於提供一種可直接產生實現幾十甚至上百通道的正弦信號，各通道信號的幅度、頻率、初始相位均可數字設置，通道間信號可以同步的多通道正弦信號發生器。
[0007]本發明的目的是這樣實現的，其信號發生電路由單片可編程邏輯器件和模擬信號處理單元組成，可編程邏輯器件內置了接口電路、時鐘發生電路和控制邏輯發生單元，接口電路分別連接微處理器和控制邏輯發生單元，時鐘發生電路分別連接外部晶振和控制邏輯發生單元，控制邏輯發生單元包括參數鎖存器、數控振蕩器和數據比較器，接口電路連接參數鎖存器，參數鎖存器分別連接數控振蕩器和數據比較器，時鐘發生電路、接口電路分別連接數控振蕩器，數據比較器連接時鐘發生電路，數控振蕩器和數據比較器分別連接模擬信號處理單兀。
[0008]本發明還有這樣一些技術特徵:
1、所述的接口電路包括微處理器接口單元和鎖存器，微處理器連接微處理器接口單元，微處理器接口單元連接鎖存器，鎖存器連接控制邏輯單元；
2、所述的時鐘發生電路包括數字鎖相環倍頻單元、偶數分頻單元和計數器分頻單元，外部晶振連接數字鎖相環倍頻單元，數字鎖相環倍頻單元分別連接偶數分頻單元和計數器分頻單元，偶數分頻單元和計數器分頻單元分別連接控制邏輯單元；
3、所述的模擬信號處理單元包括依次連接的第一級二選一模擬開關、有源低通濾波單元、第二級二選一模擬開關、第一級差動放大器、第一級無源低通濾波單元、第三級二選一模擬開關、第二級差動放大器和第二級無源低通濾波單元，控制邏輯單元連接第一級二選一模擬開關和第三級二選一模擬開關，時鐘發生單元連接第三級二選一模擬開關，第二級無源低通濾波單元輸出同相放大後即為所需最終輸出。
[0009]本發明可編程邏輯器件的型號和封裝可以根據正弦信號的通道數和參數指標來確定。信號發生電路的數字部分無需使用存儲器資源，模擬部分無需使用DAC和模擬乘法器。
[0010]本發明的另一目的在於提供一種多通道正弦信號發生方法，其信號發生電路包括一個可編程邏輯器件與多路模擬信號變換單元組成，可編程邏輯器件內置了接口電路、時鐘發生電路及若干路控制邏輯單元，每個模擬信號變換單元僅用模擬多路開關、四運放、雙運放各I個、不使用DAC和模擬乘法器；其步驟包括:
(1)接口電路將微處理器的串行總線轉換成內部並行總線，以設置各通道正弦信號的幅度、頻率、初始相位；接口電路鎖存通道同步控制字SYN，全局同步SRST信號由微處理器直接控制；
(2)時鐘發生電路產生系統時鐘Fsys、由Fsys偶數分頻產生公用的基頻方波信號FBAS,由Fsys 二進位計數器分頻產生的時鐘數組Fout ；
(3)每個控制邏輯單元產生幅度控制信號PWM、相頻控制信號FSET;在每個控制邏輯單元中，數組Fout與幅度字比較，數據比較器的輸出(小於等於邏輯關係)即為幅度控制信號PWM ;帶相位預置功能的數控振蕩器的設置參數為頻率字和相位字，工作時鐘為Fsys,復位由全局同步信號SRST和通道同步信號SYN控制，數控振蕩器的最高位輸出即是相頻控制信號FSET ;模擬變換單元產生的正弦信號頻率為相頻控制信號FSET與基頻方波信號FBAS頻率之差；
(4)每個模擬變換單元受其專屬的幅度控制信號PWM、相頻控制信號FSET和公用的基頻方波信號FBAS控制，產生正弦信號，可編程邏輯器件驅動N路模擬信號變換單元的最少控制線為2N+1條，可編程邏輯器件的型號和封裝可根據通道數及信號指標來確定；
(5)每路正弦波的幅度、頻率、初始相位可以獨立設置；可以實現所有通道或多個通道間正弦信號同步；當任意兩通道信號同頻時，同步控制後，兩信號的相位差與對應的初始相位字之差相同；
(6)模擬信號變換單元增加隔離DC-DC電源晶片及高速光耦/磁耦後，可實現模擬信號變換單元的電氣隔離，滿足電氣隔離的應用場合；將多通道隔離正弦信號串聯使用，能產生大範圍變化的波形信號，能產生多分量疊加的複雜波形信號，能產生諧波信號。[0011]本發明在可編程邏輯器件中，接口電路將來自微處理器的串行總線轉換為內部並行總線BUS，以設置各通道信號參數；接口電路還通過鎖存器設置各通道復位控制位SYN，由微處理器引入的全局復位信號SRST。時鐘發生電路產生以下三種時鐘信號:一是系統時鐘Fsys, 二是由Fsys經偶數分頻後得到的基頻方波FBAS，三是Fsys經二進位計數器分頻後出來的時鐘數組Fout。如使用FPGA的數字鎖相環資源來提高Fsys頻率，就可以相應提高輸出正弦信號的頻段。
[0012]在可編程邏輯器件中，多路控制邏輯單元電路完全相同，每個控制邏輯單元產生幅度控制信號PWM和相頻控制信號FSET。微處理器設置幅度字、頻率字、相位字；時鐘數組Fout與幅度字相比較，數據比較器的小於等於輸出即為幅度控制信號PWM，幅度字決定了正弦信號幅度及其解析度；頻率字和相位字作為帶初始相位預置功能的數控振蕩器的兩個設置參數，數控振蕩器的工作時鐘為Fsys，數控振蕩器的最高位輸出即為相頻控制信號FSET，頻率字決定了輸出正弦信號的頻率及其解析度，相位字決定了輸出正弦信號的初始相位及解析度；各控制邏輯單元的數控振蕩器可以經SRST全部同步復位，也可以單獨設置一個或多個復位SYN，這樣可以實現輸出的多通道正弦信號全部同步或某幾路同步。相頻控制信號FSET頻率應不低於基頻方波FBAS的頻率，兩者之差為輸出正弦信號的頻率。為了提高輸出正弦信號的波形質量，要求相頻控制信號FSET的正負脈寬誤差小、脈衝抖動小，正弦信號波形質量的要求限定了相頻控制信號FSET的頻率上限，相頻控制信號FSET的頻率上限與基頻方波FBAS頻率之差即為正弦信號頻段。
[0013]所有模擬信號處理單元完全相同，每個模擬信號處理單元與控制邏輯單元一一對應，模擬信號變換單元受其對應的幅度控制信號PWM、相頻控制信號FSET以及公用的基頻方波FBAS控制，經模擬電路變換產生預期的正弦信號。幅度控制信號PWM驅動第一級二選一模擬開關的2個輸入分別接基準和地，開關公共端信號經有源低通濾波後得到一個與PWM脈寬成正比的直流電壓VDC。基頻方波信號FBAS驅動第二級二選一模擬開關的公共端接VDC，開關的2個輸出分別接第一級差動放大器的兩個輸入，該差動放大器的輸出經第一級無源低通濾波後信號為SINL，SINL同相放大後為SINF信號。相頻控制信號FSET驅動第三級二選一模擬開關的公共端接SINF，開關的2個輸出接第二級差動放大器的2個輸入，該差動放大器的輸出經第二級無源低通濾波、同相放大後即為所需正弦信號SIN。二級差動放大器的結構參數及功能完全相同，與二選一模擬開關配合使用，實現開關公共端信號與開關驅動信號的乘法運算，實現模擬乘法器功能；兩級無源低通濾波器均採用9階無源低通橢圓濾波器，對通帶外頻譜信號高分貝衰減。模擬信號處理單元電路拓撲結構簡單，易於實現。
[0014]根據信號變換的基本原理可知:SIN的頻率為相頻控制信號FSET和基頻方波信號FBAS的頻率之差；SIN的幅度與直流電壓VDC的幅度成正比，也就是與幅度字成正比；當兩個同頻信號同步後，正弦信號間的相位差與對應的兩個相頻控制信號FSET相位差相同，也就是與對應兩個相位字之差相同。
[0015]本發明的有益效果有:
1.本發明所述的多通道正弦信號發生器，其數字邏輯系統內部不佔用存儲器資源(可以用單片CPLD實現)，從邏輯資源上說易於擴展通道數；可編程邏輯器件驅動產生N通道正弦信號的控制線最少為2N+1條，也無需外部擴展存儲器資源，從可編程邏輯器件的引腳資源上說易於擴充通道數。單片低成本的CPLD可以提供控制幾個通道的控制，多引腳封裝的大容量FPGA則提供控制上百通道的控制信號。
[0016]2.本發明所述的多通道正弦信號發生器，其模擬信號變換單元電路簡單，僅用三路二選一模擬開關、四運放、雙運放各I個，無需使用波形變換DAC、幅度設置DAC、模擬乘法器，這樣模擬電路系統器件成本低；而數字邏輯系統採用單片可編程邏輯器件，其成本呈下降趨勢，因此本發明說述的一種多通道正弦信號發生器硬體成本較低。
[0017]3.本發明所述的多通道正弦信號發生器，當各通道間正弦信號同頻時，啟動同步復位控制，多通道正弦信號發生器就是一個多相正弦信號發生器。
[0018]4.由於每通道正弦信號只受PWM、FSET、FBAS邏輯信號控制，很容易實現多通道信號的電氣隔離，升級成為多通道隔離正弦信號發生器，滿足電氣隔離的應用場合。多通道隔離正弦信號發生器輸出可以串聯使用，以產生大範圍變化的波形信號，以形成多分量疊加的複雜波形信號，還可以形成諧波信號，應用領域更加廣泛。
[0019]5.本發明所述的多通道正弦信號發生器，在各正弦信號的幅度、頻率、相位固定不變的特定應用時，可將各數字控制邏輯單元的脈寬字、頻率字、相位字定為常數。在硬體上降低了對FPGA/CPLD的資源要求，去掉了包括鍵盤顯示在內的微處理器系統，信號發生器的硬體成本大大降低，調試工作量大大降低。
[0020](四)【專利附圖】
【附圖說明】
圖1為現有技術的多通道函數/任意波形發生器結構框圖。
[0021]圖2為本發明的多通道正弦信號發生器通用結構框圖。
[0022]圖3為實施本發明的56通道正弦信號發生器總體框圖。
[0023]圖4是圖3所示的單路控制邏輯單元原理框圖。
[0024]圖5是圖3所示的模擬信號變換單元的原理框圖。
[0025]圖6為實施本發明的120通道正弦信號發生器總體框圖。
[0026]圖7為實施本發明的10通道正弦信號發生器總體框圖。
[0027](五)【具體實施方式】
下面結合附圖介紹本發明的三種較佳實施方式。
[0028]實施例一:
結合圖3，本發明所述的56通道正弦信號發生電路由單片FPGA器件EP2C8Q208和56個電路完全相同的模擬信號變換單元組成。圖2中的FPGA內置了接口電路、時鐘系統發生電路、56路結構相同的控制邏輯單元。外部晶振頻率為40MHz，經數字鎖相環倍頻為280MHz系統時鐘Fsys ； FBAS為Fsys經偶數後頻率為140kHz的基頻方波，FBAS緩衝後經FPGA多個引腳輸出以滿足56個通道的驅動要求。其工作原理在
【發明內容】
部分已詳細論述。
[0029]圖4為圖3中的控制邏輯單元原理框圖，其工作原理在
【發明內容】
部分已詳細論述，每個控制邏輯單元產生幅度控制信號PWM和相頻控制信號FSET。微處理器設置16Bit幅度字、40Bit頻率字、12Bit相位字；相頻控制信號FSET正常工作頻率範圍140kHz?240kHz間，各通道正弦信號頻段在IOOkHz內。
[0030]圖5為圖3中的模擬信號處理單元原理框圖，其工作原理在
【發明內容】
部分已詳細論述，每個模擬信號變換單元受專屬的PWM、FSET以及公用的FBAS控制，變換成預期的正弦波。模擬單元有關特徵如下:三路二選一模擬開關推薦採用74HC4053，四運放推薦採用TL084，雙運放推薦採用TL082 ；2級無源低通濾波器均採用9階低通橢圓濾波器，產生SINL信號的第一級濾波器通帶頻率為150kHz，實現信號差頻的第二級濾波器的通帶頻率為 IIOkHz。
[0031]實施例二:
結合圖6，本發明所述的120通道正弦信號發生電路由單片FPGA器件EP2C20F484和120個電路完全相同的模擬信號變換單元組成。圖5中的FPGA內置了接口電路、時鐘系統發生電路、120路結構相同的控制邏輯單元，FBAS緩衝後經FPGA多個引腳輸出以滿足120通道的驅動要求。每個控制邏輯單元與模擬變換單元功能指標同與第一種實施方案一致。
[0032]實施例三:
結合圖7，本發明所述的10通道正弦信號發生電路由單片CPLD器件EPM1270T144和10個電路完全相同的模擬信號變換單元組成。
[0033]圖7中的CPLD內置了接口電路、時鐘發生電路、10路結構相同的控制邏輯單元。50MHz外部晶振頻率直接系統時鐘Fsys，不使用數字鎖相環；Fsys經2048分頻後為基頻方波FBAS。每個控制邏輯單元產生幅度控制信號PWM和相頻控制信號FSET。微處理器設置各通道參數為:16Bit幅度字、36Bit頻率字、12Bit相位字，相頻控制信號FSET正常工作頻率為FBAS頻率基礎上20kHz範圍內可變，各通道產生正弦信號頻段在20kHz內。模擬信號變換單元。模擬電路有關特徵如下:三路二選一模擬開關推薦採用ADG1433，四運放推薦採用AD8513，雙運放推薦採用AD8512 ；2個無源低通濾波器結構參數完全相同，推薦採用9階低通橢圓濾波器，通帶頻段為22kHz。
[0034]以上所述的僅為本發明的具體實施例，並不用於限定本發明的保護範圍，凡在本發明精神和原則之內的任何修改、等同替換、改進等，均應包含在本發明的保護範圍之內。
【權利要求】
1.一種多通道正弦信號發生器，其特徵在於它是由單片可編程邏輯器件和模擬信號處理單元組成，可編程邏輯器件內置了接口電路、時鐘發生電路和控制邏輯單元，接口電路分別連接微處理器和控制邏輯單元，時鐘發生電路分別連接外部晶振和控制邏輯單元，控制邏輯單元包括參數設置電路、數控振蕩器和數據比較器，接口電路連接參數設置電路，參數設置電路分別連接數控振蕩器和數據比較器，時鐘發生電路、接口電路分別連接數控振蕩器，數據比較器連接時鐘發生電路，數控振蕩器和數據比較器分別連接模擬信號處理單元。
2.根據權利要求1所述的一種多通道正弦信號發生器，其特徵在於所述的接口電路包括微處理器接口單元和鎖存器，微處理器連接微處理器接口單元，微處理器接口單元連接鎖存器，鎖存器連接邏輯控制單元。
3.根據權利要求2所述的一種多通道正弦信號發生器，其特徵在於所述的時鐘發生電路包括數字鎖相環倍頻單元、偶數分頻單元和計數器分頻單元，外部晶振連接數字鎖相環倍頻單元，數字鎖相環倍頻單元分別連接偶數分頻單元和計數器分頻單元，偶數分頻單元和計數器分頻單元分別連接邏輯控制單元。
4.根據權利要求3所述的一種多通道正弦信號發生器，其特徵在於所述的模擬信號處理單元包括依次連接的第一級二選一模擬開關、有源低通濾波單元、第二級二選一模擬開關、第一級差動放大器、第一級無源低通濾波單元、第三級二選一模擬開關、第二級差動放大器和第二級無源低通濾波單元，邏輯控制單元連接第一級二選一模擬開關和第三級二選一模擬開關，時鐘發生單元連接第二級二選一模擬開關，第二級無源低通濾波單元輸出同相放大後即為所需最終輸出。
5.根據權利要求1所述的一種多通道正弦信號發生方法，其信號發生電路包括一個可編程邏輯器件與多路模擬信號變換單元組成，可編程邏輯器件內置了接口電路、時鐘發生電路及若干路控制邏輯單元，其特徵在於它包括以下步驟: (1)接口電路將微處理器的串行總線轉換成內部並行總線，以設置各通道正弦信號的幅度、頻率、初始相位；接口電路鎖存通道同步控制字SYN，全局同步SRST信號由微處理器控制； (2)時鐘發生電路產生系統時鐘Fsys、由Fsys偶數分頻產生公用的基頻方波信號FBAS,由Fsys 二進位計數器分頻產生的時鐘數組Fout ； (3)每個控制邏輯單元產生幅度控制信號PWM、相頻控制信號FSET;在每個控制邏輯單元中，數組Fout與幅度字比較，數據比較器的輸出(小於等於邏輯關係)即為幅度控制信號PWM ;帶相位預置功能的數控振蕩器的輸入為頻率字和相位字，工作時鐘為Fsys,復位由全局同步信號SRST和通道同步信號SYN控制，數控振蕩器的最高位輸出即是相頻控制信號FSET ;模擬變換單元產生的正弦信號頻率為相頻控制信號FSET與基頻方波信號FBAS頻率之差； (4)每個模擬變換單元受其專屬的幅度控制信號PWM、相頻控制信號FSET和公用的基頻方波信號FBAS控制，產生正弦信號，可編程邏輯器件驅動N路模擬信號變換單元的最少控制線為2N+1條，可編程邏輯器件的型號和封裝可根據通道數及信號指標來確定； (5)每路正弦波的幅度、頻率、初始相位可以獨立設置；可以實現所有通道或多個通道間正弦信號同步；當任意兩通道信號同頻後，同步控制後，兩信號的相位差與對應的初始相位字之差相同；(6)模擬信號變換單元增加隔離DC-DC電源晶片及高速光耦/磁耦後，可實現模擬信號變換單元的電氣隔離，滿足電氣隔離的應用場合；將多通道隔離正弦信號串聯使用，能產生大範圍變化的波 形信號，能產生多分量疊加的複雜波形信號，能產生諧波信號。
【文檔編號】H03B28/00GK103607174SQ201310626708
【公開日】2014年2月26日 申請日期:2013年12月2日 優先權日:2013年12月2日
【發明者】童子權, 於曉洋, 任麗軍, 於海濤, 汪俊傑, 姜月明 申請人:哈爾濱理工大學