Dc－dc變換方法及其變換器的製作方法
2023-04-24 14:23:21 2
專利名稱：Dc－dc變換方法及其變換器的製作方法
技術領域：
本發明涉及一種DC-DC變換方法及其變換器(converter)，更具體地說，涉及通過合適地設定進行升壓控制的三角形波信號與進行降壓控制的三角形波信號的重疊部分電壓範圍，穩定地實現升壓或降壓轉換的DC-DC變換方法及其變換器。
背景技術：
近年，如以攜帶電話為代表，小型攜帶設備得到廣泛普及。這種小型攜帶設備的電源使用小型二次電池。由於將電池小型化，而且儘可能延長其使用時間，因此，謀求電池高性能化以及設備節電化。而且，為了縮小電池體積使其能長時間使用，希望儘可能擴大電池電壓的使用電壓範圍。為此，在電源電路中使用了升壓/降壓型DC-DC變換器，無論電池電壓比負載需要電壓大或小的場合，都能分別向負載提供一定的電壓，例如，可參考日本特許第3190914號公報(以下簡記為「專利文獻1」)。而且，由於升壓/降壓型DC-DC變換器不需要選擇電源電壓，因此，具有可對應電池、AC適配器等各種輸入電源的優點。
圖8是表示以往的升壓/降壓型DC-DC變換器的一個例子。在圖8中，升壓/降壓型DC-DC變換器100由脈衝寬度調製(pulse widthmodulation，以下簡記為「PWM」)控制部101和升壓/降壓部102構成。其具有輸入端IN和輸出端OUT，輸入電壓VB輸入所述輸入端IN，輸出端OUT輸出預定輸出電壓Vout。
所述PWM控制部101由誤差放大部111，三角形波發生電路部112，降壓側比較電路CMPa，升壓側比較電路CMPb，控制電路113以及預驅動器114構成。
誤差放大部111由運算放大電路AMPa，基準電壓發生電路117，輸出電壓檢測用電阻R110、R111以及反饋電阻R112構成。基準電壓發生電路117生成預定基準電壓Vref輸出。運算放大電路AMPa對分壓電壓VFB和基準電壓Vref進行比較，生成與比較結果相對應的誤差信號輸出。所述分壓電壓VFB是通過輸出電壓檢測用電阻R110、R111分壓輸出電壓Vout得到。
三角形波發生電路部112包括第1三角形波發生電路121和第2三角形波發生電路122。所述第1三角形波發生電路121生成用於進行降壓控制的第1三角形波TWa，第2三角形波發生電路122生成用於進行升壓控制的第2三角形波TWb。
用於設定第1三角形波Twa的下限電壓的第1電壓Va，用於設定第1三角形波Twa的上限電壓的第2電壓Vb，以及用於設定第1三角形波TWa的傾斜度的來自恆流源123的電流分別輸入第1三角形波發生電路121。
用於設定第2三角形波Twb的上限電壓的第3電壓Vc，用於設定第2三角形波TWb的傾斜度的來自恆流源123的電流，以及來自第1三角形波發生電路121的用於取得同步的時鐘信號CLK分別輸入第2三角形波發生電路122。輸入第1三角形波發生電路121和第2三角形波發生電路122的電流值相同。
在這樣的構成中，第1三角形波TWa是往返於第1電壓Va與第2電壓Vb之間的三角形波，第2三角形波TWb是往返於第3電壓Vc與第4電壓Vd之間的三角形波。
若第1三角形波TWa到達作為下限電壓的第1電壓Va，則時鐘信號CLK從第1三角形波發生電路121輸出至第2三角形波發生電路122。若該時鐘信號CLK輸入第2三角形波發生電路，則第2三角形波TWb的電壓由下降轉為上升。
第1三角形波TWa與第2三角形波TWb的各傾斜度由恆流源123的電流值確定，傾斜度相同，因此，第1三角形波TWa與第2三角形波TWb的振幅相同。作為第2三角形波TWb下限電壓的第4電壓Vd成為如下電壓從第3電壓Vc，降低第2電壓Vb與第1電壓Va之差。
為了平滑地切換DC-DC變換器100的升壓/降壓動作，第4電壓Vd必須比第2電壓Vb小。即，需要降壓控制用的第1三角形波TWa與升壓控制用的第2三角形波TWb重疊的部分。
近來，為進一步實現設備的節電化和小型化，採用了使升壓/降壓型DC-DC變換器的PWM控制頻率移至更高頻率的方法。若提高PWM控制頻率，則以往作為部件佔很大體積的感應器La和電容器Ca可以使用小型者，還能提高電力效率，因此，在節電化方面也很有效。
但是，若提高PWM控制頻率，如圖9所示，則會使第1三角形波TWa與第2三角形波TWb重疊的期間Ta、Tb分別縮短。
如圖10所示，用於降壓側比較電路CMPa與升壓側比較電路CMPb的比較電路，存在兩種延遲時間。
第1延遲時間，是從比較電路的2個輸入電壓的大小關係逆轉，至其結果被顯示成比較電路的輸出信號為止的延遲時間。在圖10中用延遲時間TDa、TDb表示。
第2延遲時間，是從比較電路的輸出信號由低電平狀態變化開始至到達高電平狀態為止的時間，或是由高電平狀態變化開始至到達低電平狀態為止的時間。在圖10中用上升時間Tr、下降時間Tf表示。
假設，第1三角形波TWa與第2三角形波TWb重疊的期間Ta、Tb，比在比較電路的延遲時間TDa、TDb上加上比較電路的輸出信號的上升時間Tr以及下降時間Tf的時間(以下，簡記為「延遲時間」)即(Tda+TDb+Tr+Tf)短，則在第1三角形波TWa與第2三角形波TWb重複的期間Ta、Tb，從比較電路的輸出端不發生有效的輸出脈衝，存在不能進行升壓/降壓動作的問題。
以往，為了縮短比較電路的延遲時間，使用了增大比較電路的消耗電流，提高動作速度的方法。但是，這種方法存在的問題是，相對為實現節電化而採用提高PWM控制頻率的方法，增大比較電路的消耗電流，會導致得不到節電化效果。
發明內容
本發明就是為解決上述先有技術所存在的問題而提出來的，本發明的目的在於，提供一種DC-DC變換方法及其變換器，在與以往大致相同的電路構成中，即使在進行降壓控制的第1三角形波與進行升壓控制的第2三角形波的各三角形波重疊的期間，也能可靠地進行升壓/降壓動作，能實現輸出電壓穩定化。
為實現上述目的，本發明提出以下方案(1)一種DC-DC變換器，包括升壓/降壓部，升高或是降低輸入電壓，生成預定的輸出電壓輸出；PWM控制部，根據所述預定輸出電壓及預定基準電壓生成誤差信號，生成第1-第3電壓，生成在第1電壓和第2電壓之間變化的第1三角形波信號，以及在第3電壓和第4電壓之間變化的第2三角形波信號，所述第4電壓根據第1-第3電壓確定，比較所述誤差信號與第1，第2三角形波信號，根據該比較結果使所述升壓/降壓部對輸入電壓進行升壓或降壓動作；其中，所述第1-第4電壓滿足以下式V1＜V4＜V2＜V3，且V4＝V3-(V2-V1)，式中，V1表示第1電壓，V2表示第2電壓，V3表示第3電壓，V4表示第4電壓；將上述第1電壓V1、第2電壓V2以及第3電壓V3中的至少一個設定為可變電壓，以使所述第1和第2三角形波信號的電壓範圍互相重疊的期間比所述比較具有的延遲時間長。
(2)一種DC-DC變換器，包括升壓/降壓部，根據所輸入的控制信號，升高或是降低輸入電壓，生成預定的輸出電壓輸出；PWM控制部，生成誤差信號，該誤差信號表示對所述輸出電壓分壓得到的電壓和預定基準電壓的誤差，生成第1-第3電壓，生成用於降低所述輸入電壓的第1三角形波信號，以及用於使得所述輸入電壓上升的第2三角形波信號，比較所述誤差信號與第1，第2三角形波信號，根據該比較結果向所述升壓/降壓部輸出控制信號；所述PWM控制部包括
三角形波發生電路部，設定第1-第3電壓及第4電壓，且所述第1-第4電壓滿足以下式V1＜V4＜V2＜V3，且V4＝V3-(V2-V1)，生成第1和第2三角形波信號，式中，V1表示用於設定第1三角形波信號下限電壓的第1電壓，V2表示用於設定第1三角形波信號上限電壓的第2電壓，V3表示用於設定第2三角形波信號上限電壓的第3電壓，V4表示用於設定第2三角形波信號下限電壓的第4電壓；比較電路部，比較所述誤差信號與第1，第2三角形波信號；其中，將上述第1電壓V1、第2電壓V2以及第3電壓V3中的至少一個設定為可變電壓，以使所述第1和第2三角形波信號的電壓範圍互相重疊的期間比所述比較電路部具有的延遲時間長。
(3)在(2)的DC-DC變換器中，其特徵在於上述三角形波發生電路部包括恆壓發生電路，分別生成上述第1電壓V1、第2電壓V2以及第3電壓V3輸出；輸出電流可變的恆流源，生成用於設定上述第1三角形波信號以及第2三角形波信號的各傾斜度的預定電流輸出；第1三角形波發生電路，從來自上述恆壓發生電路的第1電壓V1、第2電壓V2、以及來自上述恆流源的恆流，生成第1三角形波信號輸出；第2三角形波發生電路，從來自上述恆壓發生電路的第3電壓V3以及來自上述恆流源的恆流，生成第2三角形波信號輸出；上述恆壓發生電路使得上述第1電壓V1、第2電壓V2以及第3電壓V3中的至少一個被設定為可變電壓。
(4)在(3)的DC-DC變換器中，其特徵在於上述恆壓發生電路包括第1恆壓源，生成上述第2電壓V2輸出，輸出電壓可變；第2恆壓源，生成第3電壓V3輸出；分壓電路，分壓從上述第1恆壓源輸出的第2電壓V2，生成第1電壓V1輸出。
(5)在(3)的DC-DC變換器中，其特徵在於上述恆壓發生電路包括第1恆壓源，生成上述第2電壓V2輸出，輸出電壓可變；第2恆壓源，生成第3電壓V3輸出；分壓電路，分壓從上述第2恆壓源輸出的第3電壓V3，生成第1電壓V1輸出。
(6)在(3)的DC-DC變換器中，其特徵在於上述恆壓發生電路包括第1恆壓源，生成上述第2電壓V2輸出，輸出電壓可變；第2恆壓源，生成第3電壓V3輸出；第3恆壓源，生成第1電壓V1輸出。
(7)在(1)-(6)中任一個的DC-DC變換器中，其特徵在於上述恆流源的輸出電流設定為可變，以使上述第1三角形波信號以及上述第2三角形波信號的各頻率以預定值保持一定。
(8)一種DC-DC變換方法，升高或是降低輸入電壓，生成預定的輸出電壓輸出，該DC-DC變換方法包括根據所述預定輸出電壓及預定基準電壓生成誤差信號；生成第1-第3電壓；生成在第1電壓和第2電壓之間變化的第1三角形波信號，以及在第3電壓和第4電壓之間變化的第2三角形波信號，所述第4電壓根據第1-第3電壓確定；設定所述第1-第4電壓滿足以下式V1＜V4＜V2＜V3，且V4＝V3-(V2-V1)，式中，V1表示第1電壓，V2表示第2電壓，V3表示第3電壓，V4表示第4電壓；比較所述誤差信號與第1，第2三角形波信號；根據該比較結果使輸入電壓升壓或降壓；其中，將上述第1電壓V1、第2電壓V2以及第3電壓V3中的至少一個設定為可變電壓，以使所述第1和第2三角形波信號的電壓範圍互相重疊的期間比所述比較具有的延遲時間長。
(9)一種DC-DC變換方法，升高或是降低輸入電壓，生成預定的輸出電壓輸出，該DC-DC變換方法包括提供升壓/降壓部以及PWM控制部；在PWM控制部提供三角形波發生電路部及比較電路部；使得PWM控制部生成誤差信號，該誤差信號表示對所述輸出電壓分壓得到的電壓和預定基準電壓的誤差；使得三角形波發生電路部設定第1-第4電壓，滿足以下式V1＜V4＜V2＜V3，且V4＝V3-(V2-V1)，生成用於降低所述輸入電壓的第1三角形波信號，以及用於使得所述輸入電壓上升的第2三角形波信號，式中，V1表示用於設定第1三角形波信號下限電壓的第1電壓，V2表示用於設定第1三角形波信號上限電壓的第2電壓，V3表示用於設定第2三角形波信號上限電壓的第3電壓，V4表示用於設定第2三角形波信號下限電壓的第4電壓；使得比較部比較所述誤差信號與第1，第2三角形波信號；根據該比較結果，使得所述升壓/降壓部進行輸入電壓的升壓/降壓；其中，將上述第1電壓V1、第2電壓V2以及第3電壓V3中的至少一個設定為可變電壓，以使所述第1和第2三角形波信號的電壓範圍互相重疊的期間比所述比較電路部具有的延遲時間長。
按照上述本發明的方案，用於設定第1三角形波TW1下限電壓的第1電壓V1、用於設定第1三角形波TW1上限電壓的第2電壓V2、用於設定第2三角形波TW2上限電壓的第3電壓V3被分別設定，使得V1＜V4＜V2＜V3，且V4＝V3-(V2-V1)。同時，將上述第1電壓V1、第2電壓V2以及第3電壓V3中的至少一個設定為可變電壓，以使得上述第1三角形波TW1的上限電壓與上述第2三角形波TW2下限電壓重疊的期間，比上述比較電路具有的延遲時間長。由此，通過與以往大致相同的電路構成，可使第1三角形波與第2三角形波重疊的期間，成為用於比較各三角形波和誤差信號的比較電路部的延遲時間以上。即使在第1三角形波與第2三角形波重疊的區間，也能可靠地進行升壓/降壓動作，實現輸出電壓的穩定化。
另外，將用於設定第1三角形波TW1及第2三角形波TW2的各傾斜度的恆流源的電流值設為可變，能進行調整，因此，即使在變更第1電壓V1、第2電壓V2以及第3電壓V3中的至少一個電壓場合，也能使得PWM控制頻率以預定值保持一定。
圖1是表示本發明第1實施例的升壓/降壓型DC-DC變換器的構成例；圖2是表示第1三角形波TW1、第2三角形波TW2以及從第1電壓V1至第4電壓V4的關係例；圖3是表示圖1的第1三角形波TW1以及第2三角形波TW2的變化例；圖4是表示本發明第1實施例的升壓/降壓型DC-DC變換器的其它構成例；圖5是表示本發明第2實施例的升壓/降壓型DC-DC變換器的構成例；圖6是表示圖5的第1三角形波TW1以及第2三角形波TW2的變化例；圖7是表示本發明第2實施例的升壓/降壓型DC-DC變換器的其它構成例；圖8是表示以往升壓/降壓型DC-DC變換器的例；圖9是表示第1三角形波TWa以及第2三角形波TWb的波形例；圖10是表示降壓側比較電路CMPa以及升壓側比較電路CMPb的延遲時間。
具體實施例方式
下面，參照附圖詳細說明本發明較佳實施例。
第1實施例圖1是表示本發明第1實施例的升壓/降壓型DC-DC變換器的構成例。
在圖1中，升壓/降壓型DC-DC變換器1將輸入到輸入端IN的輸入電壓VB變換為預定的定電壓，作為輸出電壓Vout從輸出端OUT輸出。
升壓/降壓型DC-DC變換器1由PWM控制部2和升壓/降壓部3構成。PWM控制部2由三角形波發生電路部11、誤差放大部12、降壓側比較電路CMP1、升壓側比較電路CMP2、控制電路13以及預驅動器(predriver)14構成。
三角形波發生電路部11設有第1三角形波發生電路21，第2三角形波發生電路22，第1恆壓源(constant voltage source)23，第2恆壓源24，恆流源(constant current source)25，電阻R1、R2。第1三角形波發生電路21生成用於進行降壓控制的第1三角形波TW1，第2三角形波發生電路22生成用於進行升壓控制的第2三角形波TW2，第1恆壓源23生成第2電壓V2輸出，其能變更第2電壓V2的電壓值，第2恆壓源24生成預定的第3電壓V3輸出，恆流源25生成恆流輸出，其可變更輸出電流值。降壓側比較電路CMP1以及升壓側比較電路CMP2構成比較電路部，第1恆壓源23、第2恆壓源24以及電阻R1、R2構成恆壓發生電路，電阻R1、R2構成分壓電路。
在第2電壓V2與接地電壓之間，串聯連接電阻R1、R2。
第2電壓V2用於設定第1三角形波TW1的上限電壓，用電阻R1、R2對第2電壓V2進行分壓得到第1電壓V1，該第1電壓用於設定第1三角形波TW1的下限電壓，所述第2電壓V2和第1電壓V1分別輸入第1三角形波發生電路21。
第3電壓V3用於設定第2三角形波TW2的上限電壓，其輸入第2三角形波發生電路22，用於取得同步的時鐘信號CLK從第1三角形波發生電路21輸入第2三角形波發生電路22。
恆流源25用於設定第1三角形波TW1以及第2三角形波TW2的各傾斜度，來自恆流源25的恆流分別輸入第1三角形波發生電路21以及第2三角形波發生電路22。
從第1三角形波發生電路21輸出的第1三角形波TW1，輸入降壓側比較電路CMP1的非反相輸入端，從第2三角形波發生電路22輸出的第2三角形波TW2，輸入升壓側比較電路CMP2的非反相輸入端。
另一方面，誤差放大部12包括運算放大電路AMP1、生成預定基準電壓Vref輸出的基準電壓發生電路31、輸出電壓檢測用電阻R10、R11以及反饋電阻R12。在輸出端OUT與接地電壓之間，串聯連接電阻R10、R11。電阻R10與R11的連接部與運算放大電路AMP1的反相輸入端連接。另外，基準電壓Vref輸入運算放大電路AMP1的非反相輸入端，運算放大電路AMP1的輸出端與反相輸入端之間連接電阻R12。運算放大電路AMP1的輸出端分別與降壓側比較電路CMP1以及升壓側比較電路CMP2的各反相輸入端連接。運算放大電路AMP1對分壓電壓VFB和基準電壓Vref進行比較，生成與該比較結果相對應的電壓誤差信號S1輸出，該分壓電壓VFB是通過電阻R10、R11分壓輸出電壓Vout得到的。
降壓側比較電路CMP1對第1三角形波TW1和誤差信號S1進行電壓比較，將表示該比較結果的降壓模式切換信號S2(2值信號)輸出到控制電路13。
升壓側比較電路CMP2對第2三角形波TW2和誤差信號S1進行電壓比較，將表示該比較結果的升壓模式切換信號S3(2值信號)輸出到控制電路13。
控制電路13根據所輸入的降壓模式切換信號S2以及升壓模式切換信號S3，向預驅動器14輸出升壓/降壓控制信號S4。
預驅動器14根據從控制電路輸入的升壓/降壓控制信號S4，驅動升壓/降壓部3的開關元件M1～M4。
升壓/降壓部3是由開關元件M1、M2、M3、M4，電感器L1以及電容器C1構成。開關元件M1、M2為NMOS電晶體，進行輸出電壓Vout的降壓控制，開關元件M3、M4為NMOS電晶體，進行輸出電壓Vout的升壓控制。升壓/降壓部3根據來自PWM控制部2的預驅動器14的開關信號S11～S14，進行輸出電壓Vout的升壓/降壓動作。
輸入端IN與接地電壓之間，串聯連接開關元件M1、M2，輸出端OUT與接地電壓之間，串聯連接開關元件M4、M3。開關元件M1與M2的連接部，和開關元件M3與M4的連接部之間，連接電感器L1。在輸出端OUT與接地電壓之間，連接電容器C1。來自預驅動器14的開關信號S11～S14對應輸入開關元件M1～M4的各柵極。
在這種構成中，圖2表示第1三角形波TW1、第2三角形波TW2以及從第1電壓V1至第4電壓V4的關係例。下面參照圖2對圖1的DC-DC升壓/降壓型變換器1的動作進行說明。
如圖2所示，第1三角形波TW1是往返第1電壓V1與第2電壓V2之間的三角形波，第2三角形波TW2是往返第3電壓V3與第4電壓V4之間的三角形波。
這裡，詳細說明作為第2三角形波TW2下限電壓的第4電壓V4的決定方法。
若第1三角形波TW1達到作為下限電壓的第1電壓V1，則從第1三角形波發生電路21輸出時鐘信號CLK到第2三角形波發生電路22。若該時鐘信號CLK輸入到第2三角形波發生電路22，第2三角形波TW2的電壓則由下降轉為上升。
第1三角形波TW1與第2三角形波TW2的各傾斜度由恆流源25的電流值決定，於是，各傾斜度相同，因此，第1三角形波TW1與第2三角形波TW2的振幅相同。作為第2三角形波TW2的下限電壓的第4電壓V4，如以下(1)式所示，成為從第3電壓V3，降低第2電壓V2與第1電壓V1的差所得到的電壓V4＝V3-(V2-V1)……(1)為了平滑地進行DC-DC升壓/降壓型變換器1的升壓/降壓動作的切換，第4電壓V4必須比第2電壓V2小。即，需要降壓控制用的第1三角形波TW1與升壓控制用的第2三角形波TW2重疊的部分。
輸入電壓VB比輸出電壓Vout小的場合，從運算放大電路AMP1輸出的誤差信號S1處於第2電壓V2與第3電壓V3之間，從升壓側比較電路CMP2向控制電路13輸出升壓模式切換信號S3，進行升壓動作，控制輸出電壓Vout成為預定電壓。另外，若輸出電壓Vout降低，則誤差信號S1的電壓上升，該場合也進行上述升壓動作，控制使得輸出電壓Vout上升，成為預定電壓。
反之，輸入電壓VB比輸出電壓Vout大的場合，誤差信號S1處於第1電壓V1與第4電壓V4之間，從降壓側比較電路CMP1向控制電路13輸出降壓模式切換信號S2，進行降壓動作，控制輸出電壓Vout成為預定電壓。另外，若輸出電壓Vout降低，則誤差信號S1的電壓降低，該場合也進行上述降壓動作，控制使得輸出電壓Vout上升，成為預定電壓。
輸入電壓VB與輸出電壓Vout的電壓幾乎相同場合，誤差信號S1處於第4電壓V4與第2電壓V2之間，來自降壓側比較電路CMP1的降壓模式切換信號S2，以及來自升壓側比較電路CMP2的升壓模式切換信號S3分別輸出到控制電路13，分別進行上述升壓動作以及降壓動作，控制輸出電壓Vout成為預定電壓。
在此，如圖3(a)所示，作為初始狀態，例如將作為第1恆壓源23輸出電壓的第2電壓V2設為0.8V，此時的第1電壓V1設為0.2V。另外，將作為第2恆壓源24輸出電壓的第3電壓V3設為1.2V。這種場合，根據上述式(1)，第4電壓V4成為0.6V，第1三角形波TW1與第2三角形波TW2重疊的電壓為從0.6V至0.8V之間的0.2V。
接著，圖3(b)表示使作為第1恆壓源23輸出電壓的第2電壓V2從0.8V上升到0.85V。該場合，第1電壓V1上升到0.21V，第3電壓V3無變化，仍為1.2V，第4電壓V4則根據上述式(1)成為0.56V。由此，第1三角形波TW1與第2三角形波TW2重疊的電壓為從0.56V到0.85V之間的0.29V，與使第2電壓V2變化之前比較，增大了0.09V。
由此，從圖3可知，與圖3(a)比較，圖3(b)場合的第1三角形波TW1與第2三角形波TW2重疊的期間T1及T2分別變長。若增大第1恆壓源23的輸出電壓，儘管PWM控制頻率稍稍降低，但是，可通過調整恆流源25的電流值，使其回復到原來的頻率。
如圖4所示，也可設置生成第1電壓V1輸出的第3恆壓源27，以代替圖1的電阻R1以及R2。該場合，使得第3恆壓源27能夠變更第1電壓V1的電壓值。即使圖4場合也能取得與圖1場合相同的效果。在圖4中，由第1恆壓源23，第2恆壓源24以及第3恆壓源27構成恆壓發生電路。
這樣，第1實施例的升壓/降壓型DC-DC變換器，通過設定從第1恆壓源23輸出的第2電壓V2的值，使得第1三角形波TW1與第2三角形波TW2重疊的期間T1、T2，此降壓側比較電路CMP1以及升壓側比較電路CMP2的各延遲時間長，即使在第1三角形波TW1與第2三角形波TW2重疊期間T1、T2，也能可靠地進行輸出電壓Vout的升壓/降壓動作，實現輸出電壓的穩定化。
在圖1以及圖4的電路中，在第2恆壓源24使用輸出電壓可變的恆壓源，即使降低第3電壓V3，也可延長第1三角形波TW1與第2三角形波TW2重疊期間T1、T2。但是，在該場合，由於降低了誤差信號S1電壓範圍的最高電壓，因此，僅在誤差信號S1的電壓範圍有富餘時有效。
第2實施例在上述第1實施例中，對第2電壓V2分壓生成第1電壓V1，但也可以對第3電壓V3分壓生成第1電壓V1，這裡，將此方法作為本發明第2實施例。
圖5是表示本發明第2實施例升壓/降壓型DC-DC變換器的構成例。在圖5中，與圖1相同者使用相同符號表示，說明省略，僅對與圖1的不同點進行說明。
圖5與圖1的不同點在於，通過電阻R3、R4分壓第3電壓V3，生成第1電壓V1，伴隨上述變化，將圖1的三角形波發生電路部11設為三角形波發生電路部11a，圖1的PWM控制部2設為PWM控制部2a，圖1的升壓/降壓型DC-DC變換器1設為升壓/降壓型DC-DC變換器1a。
升壓/降壓型DC-DC變換器1a由PWM控制部2a與升壓/降壓部3構成。PWM控制部2a包括三角形波發生電路部11a、誤差放大部12、降壓側比較電路CMP1、升壓側比較電路CMP2、控制電路13以及預驅動器14。
三角形波發生電路部11a包括第1三角形波發生電路21，第2三角形波發生電路22，第1恆壓源23，第2恆壓源24，恆流源25以及電阻R3、R4。第1恆壓源23、第2恆壓源24以及電阻R3、R4構成恆壓發生電路，電阻R3、R4構成分壓電路。
第3電壓V3與接地電壓之間，串聯連接電阻R3、R4。第2電壓V2用於設定第1三角形波TW1的上限電壓，用電阻R3、R4對第3電壓V3進行分壓得到第1電壓V1，該第1電壓用於設定第1三角形波TW1的下限電壓，所述第2電壓V2和第1電壓V1分別輸入第1三角形波發生電路21。
在這種構成中，如圖6(a)所示，作為初始狀態，例如將作為第2恆壓源24輸出電壓的第3電壓V3設為1.2V，此時的第1電壓V1設為0.2V。另外，將作為第1恆壓源23輸出電壓的第2電壓V2設為0.8V。這種場合，根據上述式(1)，第4電壓V4成為0.6V，第1三角形波TW1與第2三角形波TW2重疊的電壓為從0.6V至0.8V之間的0.2V。
接著，圖3(b)表示使作為第1恆壓源23輸出電壓的第2電壓V2上升到0.85V場合。第1電壓V1和第3電壓V3無變化，分別保持0.2V，1.2V。第4電壓V4則根據上述式(1)成為0.55V。由此，第1三角形波TW1與第2三角形波TW2重疊的電壓為從0.55V到0.85V之間的0.3V，與使第2電壓V2變化之前比較，增大了0.1V。
由此，從圖6可知，與圖6(a)比較，圖6(b)場合的第1三角形波TW1與第2三角形波TW2重疊的期間T1及T2分別變長。若增大第1恆壓源23的輸出電壓，與上述第1實施例相同，向PWM控制頻率低變化，因此，增大恆流源25的電流值，消除頻率變化。
如圖7所示，也可設置生成第1電壓V1輸出的第3恆壓源28，以代替圖5的電阻R3以及R4，即使在圖7場合，也能得到與圖5場合相同的效果。圖7場合，由第1恆壓源23，第2恆壓源24以及第3恆壓源28構成恆壓發生電路。
這樣，第2實施例的升壓/降壓型DC-DC變換器，通過分壓第3電壓V3生成第1電壓V1，可取得與第1實施例相同的效果。
在圖5以及圖7的電路中，通過在第2恆壓源24使用輸出電壓可變的恆壓源，降低第3電壓V3，也可延長第1三角形波TW1與第2三角形波TW2重疊的期間T1、T2。但是，該場合，由於降低了誤差信號S1的電壓範圍的最高電壓，因此，僅在誤差信號S1的電壓範圍有富餘時有效。
在上述第1以及第2實施例中，使用了2個恆壓源，但是，也可使用一個輸出電壓可變的恆壓源，以及分壓該恆壓源輸出電壓的3個以上的電阻，由第1電壓V1生成第3電壓V3。
另外，也可以在設置生成第1電壓V1的恆壓源的同時，設置用於生成第2電壓V2以及第3電壓V3的輸出電壓可變的恆壓源和串聯電阻。
再有，在設置2個以上恆壓源的場合，也可以通過使得某個恆壓源輸出電壓可變，從第1電壓V1變化為第3電壓V3的電壓，因此，可根據用途選擇最合適的組合電路。
權利要求
1.一種DC-DC變換器，包括升壓/降壓部，升高或是降低輸入電壓，生成預定的輸出電壓輸出；PWM控制部，根據所述預定輸出電壓及預定基準電壓生成誤差信號，生成第1-第3電壓，生成在第1電壓和第2電壓之間變化的第1三角形波信號，以及在第3電壓和第4電壓之間變化的第2三角形波信號，所述第4電壓根據第1-第3電壓確定，比較所述誤差信號與第1，第2三角形波信號，根據該比較結果使所述升壓/降壓部對輸入電壓進行升壓或降壓動作；其中，所述第1-第4電壓滿足以下式V1＜V4＜V2＜V3，且V4＝V3-(V2-V1)，式中，V1表示第1電壓，V2表示第2電壓，V3表示第3電壓，V4表示第4電壓；將上述第1電壓V1、第2電壓V2以及第3電壓V3中的至少一個設定為可變電壓，以使所述第1和第2三角形波信號的電壓範圍互相重疊的期間比所述比較具有的延遲時間長。
2.一種DC-DC變換器，包括升壓/降壓部，根據所輸入的控制信號，升高或是降低輸入電壓，生成預定的輸出電壓輸出；PWM控制部，生成誤差信號，該誤差信號表示對所述輸出電壓分壓得到的電壓和預定基準電壓的誤差，生成第1-第3電壓，生成用於降低所述輸入電壓的第1三角形波信號，以及用於使得所述輸入電壓上升的第2三角形波信號，比較所述誤差信號與第1，第2三角形波信號，根據該比較結果向所述升壓/降壓部輸出控制信號；所述PWM控制部包括三角形波發生電路部，設定第1-第3電壓，確定第4電壓，且所述第1-第4電壓滿足以下式V1＜V4＜V2＜V3，且V4＝V3-(V2-V1)，生成第1和第2三角形波信號，式中，V1表示用於設定第1三角形波信號下限電壓的第1電壓，V2表示用於設定第1三角形波信號上限電壓的第2電壓，V3表示用於設定第2三角形波信號上限電壓的第3電壓，V4表示用於設定第2三角形波信號下限電壓的第4電壓；比較電路部，比較所述誤差信號與第1，第2三角形波信號；其中，將上述第1電壓V1、第2電壓V2以及第3電壓V3中的至少一個設定為可變電壓，以使所述第1和第2三角形波信號的電壓範圍互相重疊的期間比所述比較電路部具有的延遲時間長。
3.根據權利要求2中記載的DC-DC變換器，其特徵在於上述三角形波發生電路部包括恆壓發生電路，分別生成上述第1電壓V1、第2電壓V2以及第3電壓V3輸出；輸出電流可變的恆流源，生成用於設定上述第1三角形波信號以及第2三角形波信號的各傾斜度的預定電流輸出；第1三角形波發生電路，從來自上述恆壓發生電路的第1電壓V1、第2電壓V2、以及來自上述恆流源的恆流，生成第1三角形波信號輸出；第2三角形波發生電路，從來自上述恆壓發生電路的第3電壓V3以及來自上述恆流源的恆流，生成第2三角形波信號輸出；上述恆壓發生電路使得上述第1電壓V1、第2電壓V2以及第3電壓V3中的至少一個被設定為可變電壓。
4.根據權利要求3中記載的DC-DC變換器，其特徵在於上述恆壓發生電路包括第1恆壓源，生成上述第2電壓V2輸出，輸出電壓可變；第2恆壓源，生成第3電壓V3輸出；分壓電路，分壓從上述第1恆壓源輸出的第2電壓V2，生成第1電壓V1輸出。
5.根據權利要求3中記載的DC-DC變換器，其特徵在於上述恆壓發生電路包括第1恆壓源，生成上述第2電壓V2輸出，輸出電壓可變；第2恆壓源，生成第3電壓V3輸出；分壓電路，分壓從上述第2恆壓源輸出的第3電壓V3，生成第1電壓V1輸出。
6.根據權利要求3中記載的DC-DC變換器，其特徵在於上述恆壓發生電路包括第1恆壓源，生成上述第2電壓V2輸出，輸出電壓可變；第2恆壓源，生成第3電壓V3輸出；第3恆壓源，生成第1電壓V1輸出。
7.根據權利要求1-6中任一個記載的DC-DC變換器，其特徵在於上述恆流源的輸出電流設定為可變，以使上述第1三角形波信號以及上述第2三角形波信號的各頻率以預定值保持一定。
8.一種DC-DC變換方法，升高或是降低輸入電壓，生成預定的輸出電壓輸出，該DC-DC變換方法包括根據所述預定輸出電壓及預定基準電壓生成誤差信號；生成第1-第3電壓；生成在第1電壓和第2電壓之間變化的第1三角形波信號，以及在第3電壓和第4電壓之間變化的第2三角形波信號，所述第4電壓根據第1-第3電壓確定；設定所述第1-第4電壓滿足以下式V1＜V4＜V2＜V3，且V4＝V3-(V2-V1)，式中，V1表示第1電壓，V2表示第2電壓，V3表示第3電壓，V4表示第4電壓；比較所述誤差信號與第1，第2三角形波信號；根據該比較結果使輸入電壓升壓或降壓；其中，將上述第1電壓V1、第2電壓V2以及第3電壓V3中的至少一個設定為可變電壓，以使所述第1和第2三角形波信號的電壓範圍互相重疊的期間比所述比較具有的延遲時間長。
9.一種DC-DC變換方法，升高或是降低輸入電壓，生成預定的輸出電壓輸出，該DC-DC變換方法包括提供升壓/降壓部以及PWM控制部；在PWM控制部提供三角形波發生電路部及比較電路部；使得PWM控制部生成誤差信號，該誤差信號表示對所述輸出電壓分壓得到的電壓和預定基準電壓的誤差；使得三角形波發生電路部設定第1-第4電壓，滿足以下式V1＜V4＜V2＜V3，且V4＝V3-(V2-V1)，生成用於降低所述輸入電壓的第1三角形波信號，以及用於使得所述輸入電壓上升的第2三角形波信號，式中，V1表示用於設定第1三角形波信號下限電壓的第1電壓，V2表示用於設定第1三角形波信號上限電壓的第2電壓，V3表示用於設定第2三角形波信號上限電壓的第3電壓，V4表示用於設定第2三角形波信號下限電壓的第4電壓；使得比較部比較所述誤差信號與第1，第2三角形波信號；根據該比較結果，使得所述升壓/降壓部進行輸入電壓的升壓/降壓；其中，將上述第1電壓V1、第2電壓V2以及第3電壓V3中的至少一個設定為可變電壓，以使所述第1和第2三角形波信號的電壓範圍互相重疊的期間比所述比較電路部具有的延遲時間長。
全文摘要
本發明涉及DC－DC變換方法及其變換器。通過設定從第1恆壓源23輸出的第2電壓V2的值，使第1三角形波TW1與第2三角形波TW2重疊的期間T1、T2，比降壓側比較電路CMP1以及升壓側比較電路CMP2的各延遲時間長。即使在用於進行降壓控制的第1三角形波TW1和用於進行升壓控制的第2三角形波TW2的重疊期間T1，T2，也能可靠地進行輸出電壓Vout的升壓/降壓動作，實現輸出電壓的安定化。
文檔編號H02M3/155GK1713498SQ20051007640
公開日2005年12月28日 申請日期2005年6月7日 優先權日2004年6月16日
發明者新田升一, 松尾正浩 申請人:株式會社理光