一種頻率合成器模塊及其雜散過濾方法與流程

2023-04-25 00:58:26 2

本發明涉及一種模塊晶片，特別涉及一種頻率合成器模塊。

背景技術：

模塊化已經成為現在產品的主流趨勢，我司產品也在不斷的開展模塊化電路與結構，隨著產品的不斷發展，逐漸意識到過去XXX型號產品部分模塊的局限性，非通用性，所以通過經驗總結，開始進行通用模塊的設計並應用於以後的產品當中。

我司現有XXX型號產品中的頻率合成器模塊工作頻率範圍分別是1190MHz和1290～1360MHz，頻率覆蓋範圍窄，相位噪聲≤-95dBc@10KHz，換頻時間＜1ms，並且一個產品中採用了兩個頻率合成器模塊，成本較高，體積較大。舊模塊主晶片採用的是整數N分頻鎖相環，輸出頻率步進只能是鑑相頻率的整數倍，要提高輸出性能還需要額外的DDS(直接數字頻率合成器)電路與外置VCO(壓控振蕩器)，局限性較大，而新模塊主晶片採用的是小數N分頻鎖相環，頻率步進小於10Hz，結合後級桌球處理電路即可進一步提高性能，可作為通用頻率合成器模塊使用。

本模塊以Hittite公司高性能寬帶鎖相環HMC833的使用為例說明。此鎖相環內部集成了VCO，省去了外置VCO所佔用的空間，符合小型化設計理念，輸出頻率範圍為25～6000MHz，基頻為1500～3000MHz，其餘頻率通過內置最大62分頻器與倍頻器獲得。內部鑑相器的鑑相頻率最高可達100MHz，高的鑑相頻率一方面可以降低相位噪聲，另一方面可以設計帶寬較寬的環路濾波器，從而抑制VCO噪聲和縮短換頻鎖定時間。該晶片的輸出功率最高達+9dBm，四檔可調，步進3dB。

該晶片可工作於整數N分頻模式和小數N分頻模式，其中小數N分頻採用了Delta-Sigma調製技術，可以實現非常小的步進，典型解析度為3Hz，並且在小數N分頻模式下引入了精確頻率模式，使得某些符合特定條件的頻率可以精確獲得。這款鎖相環晶片還有著業界領先的極低的相位噪聲和雜散，其典型相噪為-110dBc/Hz，歸一化相位噪底為-227dBc/Hz，雜散典型值低於-90dBc，滿足本模塊設計要求。在許多應用場合，足夠低的雜散可以省去參考DDS的需求。極低的近端相噪和雜散使系統可以工作於更寬的環路帶寬，及更寬的頻率跳變。晶片尺寸為6x6mm，並且在-40～+85℃都能保持良好的性能。

不同於整數分頻鎖相環，VCO工作頻率與鑑相頻率的無關聯性會導致小數N分頻PLL產生雜散信號。因此，VCO和鑑相諧波的互調會產生邊帶雜散。當VCO的工作頻率非常接近鑑相頻率的整數倍時，雜散最為嚴重。當VCO工作頻率恰好與鑑相諧波重合時，不會有近端混頻產物。如圖1和2所示，幹擾總是出現在鑑相頻率的整數倍上。VCO頻率與最近的參考頻率的諧波之間的差頻Δ，即產生的整數邊界雜散。根據頻率合成器的工作模式，更高的階數，更低幅度的雜散信號將在鑑相頻率的整數倍點(次諧波)產生。這就是靠近(n+d/m)*Fpd的VCO小數雜散，其中Fpd為鑑相頻率，n、d和m都是整數，且d4時雜散信號就已經小到無法測量了。最差的情況是在小數模式下，當d＝0，且VCO頻率相對n*Fpd的偏移小於環路帶寬的時候，這就是帶內整數邊界雜散的情況。

技術實現要素：

本發明的目的是提供一種頻率合成器模塊及其雜散過濾方法，使得其成本低、尺寸小、適用範圍廣。

本發明的目的是這樣實現的：一種頻率合成器模塊，包括：

晶體振蕩器，產生一個固定頻率信號；

第一鎖相環晶片，其工作於整數N分頻模式，且內置VCO，將晶體振蕩器輸出的固定頻率作為參考頻率，並輸出可調的頻率信號；

第二鎖相環晶片，其工作於整數N分頻模式和小數N分頻模式，且內置VCO，將第一鎖相環晶片輸出的可調的頻率信號作為參考源，並輸出所需的頻率信號，通過微調第一鎖相環晶片輸出的作為參考源的頻率信號，以消除該所需頻率信號中的邊界雜散；

所述晶體振蕩器的輸出端與第一鎖相環晶片的輸入端相連，第一鎖相環晶片的輸出端與第二鎖相環晶片的輸入端相連。

一種頻率合成器模塊雜散過濾方法，包括以下步驟：

1)晶體振蕩器產生一個固定參考頻率信號；

2)第一鎖相環晶片根據晶體振蕩器輸出的固定頻率信號輸出可調的頻率信號，第一鎖相環晶片工作於整數N分頻模式；

3)將第一鎖相環晶片輸出的頻率信號作為第二鎖相環晶片的參考頻率信號源，通過微調第一鎖相環晶片輸出的頻率信號，使得第二鎖相環晶片輸出一個已過濾掉目標雜散的穩定的頻率信號，第二鎖相環晶片可同時工作於整數N分頻模式和小數N分頻模式下。

本發明工作時，參考頻率由一個不可調諧的晶體振蕩器產生，通過使用具有整數分頻模式的第一鎖相環作為高質量可調諧參考源，可在給定的第二鎖相環VCO輸出頻率的基礎上改變其參考頻率，從而達到消除整數邊界雜散信號的目的。與現有技術相比，本發明的有益效果在於：本發明通過採用了內置VCO結構，減小體積的同時提高了模塊輸出性能；採用了帶有小數N分頻模式的鎖相環，頻率解析度小於10Hz，使得其適用範圍更加廣泛；同時，為了消除小數N分頻模式下輸出的頻率存在一定的邊界雜散，本發明採用可調參考源而非固定參考源，使得通過濾波很難消除的邊界雜散信號能夠被直接鎖定並有效抑制在第二鎖相環晶片輸出端，從而提高模塊輸出諧雜波抑制性能並減輕後級濾波負擔，提高信號輸出的穩定性。

為了進一步提高本發明的濾波效果，頻率合成器模塊還包括：

第一開關電路，接受第二鎖相環晶片輸出的範圍頻率，並將其分成多個頻段的頻率信號；

後期桌球處理電路，設置有多組，且並聯在一起，用以接收來自第一開關電路輸出的多個頻段的頻率信號，並分別將其進行處理；

第二開關電路，接收處理完的多個頻段的頻率信號，並根據需要輸出對應頻段的頻率信號；

第一開關電路的輸入端與第二鎖相環晶片的輸出端相連，第一開關電路的輸出端與後處理電路的輸入端相連，所述後處理電路的輸出端與第二開關電路的輸入端相連；

頻率合成器模塊雜散過濾方法還包括以下步驟：

4)將第二鎖相環輸出的固定頻率信號經第一開關電路進行桌球處理；

5)將桌球處理後的頻率信號依次進行預放大、衰減、放大、濾波處理；

6)將經過處理後的頻率信號經第二開關電路輸出；

採用桌球處理的方式對第二鎖相環晶片輸出信號進行放大，衰減和濾波，根據當前輸出頻率選擇不同的信號路徑，從而強化了鎖相環晶片自身的輸出性能，這就提高了本發明的通用性，適用於更多的應用。

為了進一步保證頻率信號後級處理的效果，所述後級處理電路包括順序連接在一起的預放大電路、衰減電路、後級放大電路、濾波電路，所述預放大電路的輸入端連接在第一開關電路上，濾波電路的輸出端連接在第二開關電路上。

為了進一步提高鎖相環處理的效率以及性能，所述第一鎖相環晶片和第二鎖相環晶片均選用高性能寬帶鎖相環晶片，要求第一鎖相環晶片輸出頻率滿足第二鎖相環晶片的輸入要求，工作在整數N分頻模式，可編程分頻輸出，內置低相位噪聲VCO，歸一化帶內相位本底噪聲≤-220dBc/Hz，鑑相頻率≥40MHz，鑑相雜散≤-80dB；第二鎖相環晶片工作帶寬≥3000MHz，工作在整數與小數N分頻模式，可編程分頻輸出，內置低相位噪聲VCO，歸一化帶內相位本底噪聲≤-220dBc/Hz，鑑相頻率≥40MHz，鑑相雜散≤-80dB並具有減少周跳功能。

為了進一步提高本發明的精度，頻率合成器控制的數據分為5個字節，數據又分兩部分：

第一部分：

計算公式如下：

fout 1×20＝80×Nint1 公式1

Nint 2＝fout 2/(fout1/2) 公式2

其中：

fout1為第一鎖相環晶片的輸出頻率；

fout2為第二鎖相環晶片的輸出頻率；

Nint1為第一鎖相環晶片的整數分頻比；

Nint2為第二鎖相環晶片的整數分頻比。

根據上式求出Nint1的值；

第二部分：

通過公式2繼續求出Nint2的值，並將Nint2帶入以下公式中，計算出對應的整數邊界雜散與主頻之間的差值，通過微調fout1配合環路帶寬即可實現邊界雜散的過濾；

|Δ1|＝|fout2－Nint2×(fout1/2)| 公式3

|Δ2|＝|fout2－(Nint 2+0.5)×(fout1/2)| 公式4

|Δ3|＝|fout2－(Nint2+1)×(fout1/2)| 公式5

fout 2＝(fout1/2)×(Nint2+Nfrac) 公式6

Nfrac×224＝Reg 04 h 公式7

其中：

|Δ|為整數邊界雜散與主頻之間的差值；

Nfrac為第二鎖相環晶片的小數分頻比；

Reg04h為鎖相環內的對應名稱寄存器值。

附圖說明

圖1為現有技術中鎖相環晶片HMC833內部框圖。

圖2為現有技術中小數雜散示意圖。

圖3為本發明模塊結構示意圖。

圖4為本發明電路原理圖一。

圖5為本發明電路原理圖二。

圖6為本發明中使用可調參考源後對比示意圖。

具體實施方式

如圖3-5所示的一種頻率合成器模塊，其特徵在於，包括：

晶體振蕩器，產生一個固定頻率信號；

第一鎖相環晶片，內置VCO，將其工作於整數N分頻模式，避免工作在小數N分頻模式下帶來的雜散影響後級電路，將晶體振蕩器發出的固定頻率作為參考頻率，並輸出可調的頻率信號；

第二鎖相環晶片，其工作於整數N分頻模式和小數N分頻模式，且內置VCO，將第一鎖相環晶片輸出的可調的頻率信號作為參考源，並輸出所需的頻率信號，通過微調第一鎖相環晶片輸出的作為參考源的頻率信號，以消除該所需頻率信號中的邊界雜散；

第一開關電路，接收第二鎖相環晶片輸出的範圍頻率，並將其分成多個頻段的頻率信號；

後級處理電路，設置有多組，且並聯在一起，用以接收來自第一開關電路分出的多個頻段的頻率信號，並分別將其進行處理，所述後期處理電路包括順序連接在一起的預放大電路、衰減電路、後級放大電路、濾波電路，所述預放大電路的輸入端連接在第一開關電路上，濾波電路的輸出端連接在第二開關電路上；

第二開關電路，接收處理完的多個頻段的頻率信號，並根據需要輸出對應頻段的頻率信號；

所述晶體振蕩器的輸出端與第一鎖相環晶片的輸入端相連，第一鎖相環晶片的輸出端與第二鎖相環晶片的輸入端相連；第一開關電路的輸入端與第二鎖相環晶片的輸出端相連，第一開關電路的輸出端與後期處理電路的輸入端相連，所述後期處理電路的輸出端與第二開關電路的輸入端相連，所述第一鎖相環晶片和第二鎖相環晶片均選用Hittite公司高性能寬帶鎖相環HMC833。

一種頻率合成器模塊雜散過濾方法，其特徵在於，包括以下步驟：

1)晶體振蕩器產生一個固定參考頻率信號；

2)第一鎖相環晶片根據晶體振蕩器產生的固定參考頻率信號輸出可調的固定頻率信號，第一鎖相環晶片可同時工作於整數分頻模式和小數分頻模式下；

3)將第一鎖相環晶片輸出的頻率信號作為第二鎖相環晶片的參考頻率信號源，通過微調第一鎖相環晶片輸出的固定頻率信號，使得第二鎖相環晶片輸出一個已過濾掉目標雜散的穩定的頻率信號，第二鎖相環晶片可同時工作於整數N分頻模式和小數N分頻模式下；

4)將第二鎖相環輸出的頻率信號經第一開關電路進行桌球處理；

5)將桌球處理後的頻率信號依次進行預放大、衰減、放大、濾波處理；

6)將經過處理後的頻率信號經第二開關電路輸出。

頻率合成器控制的數據分為5個字節，數據又分兩部分：

第一部分：

計算公式如下：

fout 1×20＝80×Nint1 公式1

Nint 2＝fout 2/(fout1/2) 公式2

其中：

fout1為第一鎖相環晶片的輸出頻率；

fout2為第二鎖相環晶片的輸出頻率；

Nint1為第一鎖相環晶片的整數分頻比；

Nint2為第二鎖相環晶片的整數分頻比。

根據上式求出Nint1的值；

第二部分：

通過公式2繼續求出Nint2的值，並將Nint2帶入以下公式中，計算出對應的整數邊界雜散與主頻之間的差值，通過微調fout1配合環路帶寬即可實現邊界雜散的過濾；

|Δ1|＝|fout2－Nint2×(fout1/2)| 公式3

|Δ2|＝|fout2－(Nint2+0.5)×(fout1/2)| 公式4

|Δ3|＝|fout2－(Nint2+1)×(fout1/2)| 公式5

fout 2＝(fout1/2)×(Nint2+Nfrac) 公式6

Nfrac×224＝Reg 04 h 公式7

其中：

|Δ|為整數邊界雜散與主頻之間的差值；

Nfrac為第二鎖相環晶片的小數分頻比；

Reg04h為鎖相環內的對應名稱寄存器值。

當|Δ|>2或Δ2＝0或Δ3＝0時，按下式計算Nint2和Reg04h的值。數據格式為Nint2(1位元組)+Reg04h(3位元組)(以1個字節為單位依次發送數據)。

當|Δ1|＝0時，Reg04h(3位元組)全為0x00。

下面結合具體實例對本發明做進一步說明。

設定晶體振蕩器輸出的參考頻率為80MHz，控制第一鎖相環的輸出頻率為fout1＝80MHz，第二鎖相環的輸出頻率為：fout2＝2400.2MHz，第二鎖相環晶片的鑑相頻率Fpd＝40MHz，第二鎖相環晶片的整數分頻比Nint2(2400.2MHz/40MHz)＝60，第二鎖相環晶片的小數分頻比Nfrac＝(2400.2MHz/40MHz)＝0.2，設定環路帶寬＝150kHz。

1階整數邊界雜散Δ1＝fout2-Nint2*Fpd＝2400.2-60*40＝0.2MHz，輸出分頻後為100kHz。

2階整數邊界雜散Δ2＝fout2-(Nint2+0.5)*Fpd＝2400.2-60.5*40＝19.8MHz，輸出分頻後為9.9MHz。

3階整數邊界雜散Δ3＝fout2-(Nint2+1)*Fpd＝2400.2-61*40＝39.8MHz，輸出分頻後為19.9MHz。

使用可調參考源技術前的頻率參數如上所示，1階整數邊界雜散落在環路帶寬附近，頻率偏移100kHz，如圖6上圖所示，2階和3階雜散落在帶外且較遠，不予考慮。

微調第一鎖相環晶片的輸出頻率，使其輸出頻率為fout1＝81.6MHz，鑑相頻率Fpd＝40.8MHz，第二鎖相環晶片的整數分頻比Nint2＝(2400.2MHz/40.8MHz)＝58，第二鎖相環晶片的小數分頻比Nfrac＝(2400.2MHz/40.8MHz)＝33.8，環路帶寬＝150kHz。

1階整數邊界雜散＝Fout-Nint2*Fpd＝2400.2-58*40.8＝33.8MHz，輸出分頻後為16.9MHz。

2階整數邊界雜散＝Fout-(Nint2+0.5)*Fpd＝2400.2-58.5*40.8＝13.4MHz，輸出分頻後為6.7MHz。

3階整數邊界雜散＝Fout-(Nint2+1)*Fpd＝2400.2-59*40.8＝7MHz，輸出分頻後為3.5MHz。

使用可調參考源技術後的頻率參數如上所示，1階、2階和3階雜散落在帶外且較遠，如圖6下圖所示，雜散消失；通過合理配置兩個PLL，可調諧參考源技術在維持必要的相噪等性能的同時，甚至能夠實現50dB的雜散抑制。

本發明並不局限於上述實施例，在本發明公開的技術方案的基礎上，本領域的技術人員根據所公開的技術內容，不需要創造性的勞動就可以對其中的一些技術特徵作出一些替換和變形，這些替換和變形均在本發明的保護範圍內。