具有漏極輕摻雜結構的金屬氧化物半導體元件的製造方法
2023-04-24 20:42:56 2
專利名稱：具有漏極輕摻雜結構的金屬氧化物半導體元件的製造方法
技術領域：
本發明涉及一種金屬氧化物半導體元件的製造方法，特別是指一種具有漏極輕摻雜結構的金屬氧化物半導體元件的製造方法。
背景技術：
圖1A-1E顯示現有技術具有LDD結構的MOS元件的製造方法，如圖IA所示，提供一基板11，例如為P型矽基板，並於基板11中形成絕緣結構12，例如為區域氧化(local oxidation of silicon, LOCOS)結構，以定義元件區100。接下來，請參閱圖1B，於元件區 100中，形成柵極結構中的介電層13a與堆疊層13b。然後，如圖IC所示，以離子植入技術， 將雜質，例如但不限於為N型雜質，以加速離子的形式，植入基板11中，由於絕緣結構12、柵極結構中介電層13a與堆疊層13b、以及光罩的屏蔽，離子植入的區域將形成LDD結構14。 之後，於介電層13a與堆疊層1 外圍側壁上，形成間隔層13C，如圖ID所示，間隔層13C的材質例如可為氧化矽、氮化矽、或兩者的組合，並因間隔層13c的屏蔽，在接下來的製程中， 如圖IE所示，以離子植入技術，將雜質，例如為N型雜質，以加速離子的形式，植入基板11 中，以形成源極與漏極15，雜質將不會摻雜到間隔層13c下方的基板11中。其中，源極與漏極15的N型雜質摻雜濃度，約在IO15 IOlfVcm2的數量級，而LDD結構14的N型雜質摻雜濃度，約在IO12 IO1Vcm2的數量級。這種具有LDD結構的MOS元件的N型雜質摻雜濃度梯度，可用來減低MOS元件的漏極在元件區100中的電場強度分布，用以克服熱載子效應(hot carrier effect) 0上述現有技術，需要用到兩個光罩製程，才能完成LDD結構14與源極和漏極15， 製造成本較高，且兩道摻雜雜質製程中間，包含形成間隔層13c的其它製程步驟，如沉積、 蝕刻、以及熱製程等步驟，這使兩道摻雜雜質的熱擴散後的範圍較難控制。美國專利US 5，966，604提出一種具有漏極輕摻雜結構的金屬氧化物半導體元件的製造方法，可將形成LDD結構14與源極與漏極15的步驟整合至形成間隔層13c之前，但這一方面使熱預算 (thermal budget)的額度減少，且該發明是利用相反導電型的雜質來調整濃度，增加了雜質於元件中在控制上的複雜性。此外，上述兩種現有技術的雜質分布梯度只有兩種不同的深度，且隨著元件尺寸的縮小，LDD結構14與源極與漏極15的深度需要越來越淺，所需的離子植入能量也跟著越來越低，對離子植入技術來說，加速電壓越來越低的植入技術，就越加難以達到MOS元件製程所需要的準確度。有鑑於此，本發明即針對上述現有技術的不足，提出一種具有漏極輕摻雜結構的金屬氧化物半導體元件的製造方法，不僅能夠節省光罩，改善摻雜雜質熱預算；並且通過緩和雜質分布梯度，進一步改善熱載子效應，又能解決離子植入技術中，低能量植入的精確度問題
發明內容
本發明目的在於克服現有技術的不足與缺陷，提出一種具有漏極輕摻雜結構的金屬氧化物半導體元件的製造方法，能夠節省光罩，改善摻雜雜質熱預算；並且通過緩和雜質分布梯度，進一步改善熱載子效應，又能解決離子植入技術中，低能量植入的精確度問題。為達上述目的，本發明提供了一種具有漏極輕摻雜結構的金屬氧化物半導體元件的製造方法，包含提供一第一導電型的基板；於該基板中形成絕緣結構以定義一元件區； 於該元件區中形成一柵極結構，該柵極結構包括介電層、堆疊層、與柵極結構外部側壁上的間隔層；將第二導電型雜質，以加速離子形式，與該基板表面成一傾斜角度，植入該基板，以形成漏極輕摻雜結構，其中，部分加速離子穿越間隔層植入該基板，形成該漏極輕摻雜結構中位於該間隔層下方的部分；以及將第二導電型雜質，以加速離子形式，植入該基板，以形成源極與漏極。在其中一種實施型態中，該第一導電型為P型，且第二導電型為N型。而在另一種實施型態中，該第一導電型為N型，且第二導電型為P型。在其中一種實施型態中，該絕緣結構可為一區域氧化結構或一淺溝槽絕緣 (shallow trench isolation, STI)結構。在其中一種較佳的實施型態中，該傾斜角度介於30度與90度之間。上述具有漏極輕摻雜結構的金屬氧化物半導體元件的製造方法，還包含將該基板在水平面上旋轉至少一旋轉角度，將具有第二導電型的雜質，以加速離子形式，與該基板表面成該傾斜角度，植入該基板，以形成對稱於該柵極結構的漏極輕摻雜結構，其中，部分加速離子穿越間隔層植入該基板。上述具有漏極輕摻雜結構的金屬氧化物半導體元件的製造方法，在其中一種較佳的實施型態中，該旋轉角度為90度、180度、或270度。在其中一種實施型態中，該形成漏極輕摻雜結構與形成源極與漏極的步驟，共享同一光罩定義摻雜區域。在其中一種實施型態中，該形成漏極輕摻雜結構與形成源極與漏極的步驟，是以全面性植入方式，利用該柵極結構與絕緣結構定義摻雜區域。下面通過具體實施例詳加說明，當更容易了解本發明的目的、技術內容、特點及其所達成的功效。
圖1A-1E顯示現有技術具有LDD結構的MOS元件的製造方法
圖2A-2E標出本發明的第一實施例的剖視圖2F標出本發明的第二實施例的剖視圖。
圖中符號說明
11基板
12絕緣結構
12aSTI絕緣結構
13a介電層
13b堆疊層
13c間隔層
14 LDD結構14a,14b,15a 加速離子15 源極與漏極
具體實施例方式本發明中的圖式均屬示意，主要意在表示製程步驟以及各層之間的上下次序關係，至於形狀、厚度與寬度則並未依照比例繪製。請參閱圖2A-2E的剖面流程圖，顯示本發明的一個實施例，本實施例顯示具有漏極輕摻雜結構的金屬氧化物半導體元件的製造方法。如圖2A所示，首先提供一基板11，例如但不限於為P型或N型矽基板，接著於基板11中形成絕緣結構12，以定義元件區100，如本圖所示，元件區100定義於絕緣結構12之間，絕緣結構12可以為區域氧化(LOCOS)或淺溝槽絕緣(STI)製程技術所形成，在本實施例中，絕緣結構12例如為LOCOS結構。接下來， 如圖2B所示，於元件區100中形成柵極結構的一部分，包含介電層13a與堆疊層13b。接下來，與現有技術不同的是，本實施例並不在此時形成LDD結構14或/及源極與漏極15，而是如圖2C所示，形成柵極結構的間隔層13c。柵極結構的形成方式與材質有各種作法，為本領域技術人員所熟知，因非本案重點，故不予贅述。再接下來，如圖2D所示，以離子植入技術，將雜質，例如為P型或N型雜質，以加速離子的形式，如本圖中虛線箭號Ha所示意，與基板11表面成一傾斜角度，植入基板11中， 以形成漏極輕摻雜結構14。需要說明的是當基板11為N型時，使用P型雜質；當基板11 為P型時，則使用N型雜質。由於絕緣結構12、柵極結構中介電層13a與堆疊層13b、或/ 及光罩的遮蔽，離子植入的區域將形成LDD結構14。而加速離子與基板11表面成的傾斜角度，較佳的實施方式為傾斜角度介於30度與90度之間。另外，部分的加速離子會撞擊間隔層13c，因為離子加速度、種類、傾斜角度、間隔層13c的厚度與材質等因素影響，不同加速離子撞擊間隔層13c後達到的深度並不相同，在間隔層13c下方的基板11中，雜質的分布梯度如圖2D中小圖所示意，由小圖可以看出，越靠近柵極結構的介電層13a，也就是MOS元件通道的內部，雜質分布的深度越淺，這有益於改善熱載子效應。並且，由於加速離子需要克服間隔層13c，因此離子植入技術需要以較大的加速電壓來加速離子，這樣，對需要分布在較淺深度的LDD結構14來說，可改善離子植入技術在較小加速電壓時，精確度不佳的問題。從一個方向植入之後，較佳方式是將基板11在水平面上旋轉至少一旋轉角度，旋轉角度例如為90度、180度、270度、或兩種以上的上述旋轉角度，並將待摻雜的雜質，以加速離子形式，如本圖中虛線箭號14b所示意，與基板11表面成上述30度與90度之間的傾斜角度，植入基板11，以形成對稱於柵極結構的LDD結構，同樣地，部分加速離子穿越間隔層13c植入基板11，而可分布在較淺深度。接下來如圖2E所示，以離子植入技術，將雜質，例如為P型或N型雜質，以加速離子的形式，如本圖中虛線箭號Ha所示意，植入基板11中，以形成源極與漏極15，雜質將不會摻雜到間隔層13c下方的基板11中，這樣，LDD結構14和源極與漏極15中雜質的分布， 在靠近MOS元件通道之處，會形成不同雜質濃度與深度的分布，改善熱載子效應。其中，形成LDD結構14與形成源極與漏極15的步驟，可共享同一光罩定義摻雜區域，亦可以不使用光罩定義，而以全面性植入方式，利用柵極結構與絕緣結構12定義摻雜區域。相較於現有技術，本發明可節省光罩成本，此為另一優點。圖2F標出本發明的第二實施例，本實施例顯示本發明中的絕緣結構12亦可以由 STI製程技術所形成。以上已針對較佳實施例來說明本發明，只是以上所述，僅為使本領域技術人員易於了解本發明的內容，並非用來限定本發明的權利範圍。在本發明的相同精神下，本領域技術人員可以思及各種等效變化。首先，本發明所稱旋轉角度例如為「90度、180度、或270 度」，並不表示必須絕對無誤差地恰好旋轉90度、180度、或270度，而應視為可容許有微幅的偏離。例如，在不影響元件主要的特性下，可加入其它製程步驟或結構，如深井區等；又如，微影技術並不限於光罩技術，亦可包含電子束微影技術。本發明的範圍應涵蓋上述及其它所有等效變化。
權利要求
1.一種具有漏極輕摻雜結構的金屬氧化物半導體元件的製造方法，其特徵在於，包含提供一第一導電型的基板；於該基板中形成絕緣結構以定義一元件區；於該元件區中形成一柵極結構，該柵極結構包括介電層、堆疊層、與柵極結構外部側壁上的間隔層；將第二導電型雜質，以加速離子形式，與該基板表面成一傾斜角度，植入該基板，以形成漏極輕摻雜結構，其中，部分加速離子穿越間隔層植入該基板，形成該漏極輕摻雜結構中位於該間隔層下方的部分；以及將第二導電型雜質，以加速離子形式，植入該基板，以形成源極與漏極。
2.如權利要求1所述的具有漏極輕摻雜結構的金屬氧化物半導體元件的製造方法，其中，該第一導電型為P型，且第二導電型為N型。
3.如權利要求1所述的具有漏極輕摻雜結構的金屬氧化物半導體元件的製造方法，其中，該第一導電型為N型，且第二導電型為P型。
4.如權利要求1所述的具有漏極輕摻雜結構的金屬氧化物半導體元件的製造方法，其中，該絕緣結構為一區域氧化結構或一淺溝槽絕緣結構。
5.如權利要求1所述的具有漏極輕摻雜結構的金屬氧化物半導體元件的製造方法，其中，該傾斜角度介於30度與90度之間。
6.如權利要求1所述的具有漏極輕摻雜結構的金屬氧化物半導體元件的製造方法，其中，還包含將該基板在水平面上旋轉至少一旋轉角度，將具有第二導電型的雜質，以加速離子形式，與該基板表面成該傾斜角度，植入該基板，以形成對稱於該柵極結構的漏極輕摻雜結構，其中，部分加速離子穿越間隔層植入該基板。
7.如權利要求6所述的具有漏極輕摻雜結構的金屬氧化物半導體元件的製造方法，其中，該旋轉角度為90度、180度、或270度。
8.如權利要求1所述的具有漏極輕摻雜結構的金屬氧化物半導體元件的製造方法，其中，該形成漏極輕摻雜結構與形成源極與漏極的步驟，共享同一光罩定義摻雜區域。
9.如權利要求1所述的具有漏極輕摻雜結構的金屬氧化物半導體元件的製造方法，其中，該形成漏極輕摻雜結構與形成源極與漏極的步驟，是以全面性植入方式，利用該柵極結構與絕緣結構定義摻雜區域。
全文摘要
本發明提出一種具有漏極輕摻雜(lightly doped drain，LDD)結構的金屬氧化物半導體(metal oxide semiconductor，MOS)元件的製造方法，包含提供第一導電型的基板；於基板中形成絕緣結構以定義元件區；於元件區中形成柵極結構，柵極結構包括介電層、堆疊層、與柵極結構外部側壁上的間隔層；將第二導電型雜質，以加速離子形式，與基板表面成傾斜角度，植入基板，以形成漏極輕摻雜結構，其中，部分加速離子穿越間隔層植入基板，形成漏極輕摻雜結構中位於間隔層下方的部分；以及將第二導電型雜質，以加速離子形式，植入基板，以形成源極與漏極。
文檔編號H01L21/265GK102412152SQ201010290520
公開日2012年4月11日 申請日期2010年9月20日 優先權日2010年9月20日
發明者楊清堯, 黃宗義 申請人:立錡科技股份有限公司