一種vdmos器件及其製作方法
2023-05-23 04:40:26 4
專利名稱：一種vdmos器件及其製作方法
技術領域：
本發明涉及半導體器件的製造領域，具體涉及一種VDMOS器件及其製作方法。
背景技術：
、功率金屬-氧化物-半導體長效應管(Power M0SFET)結構由於功能上的特殊性，在非常廣闊的領域有著廣泛的應用，例如，磁碟驅動，汽車電子以及功率器件等方面。以功率器件為例，如 VDMOS (Vertical double-diffused metal oxide semiconductor,垂直雙擴散M0S)應用於功率器件的超大規模集成電路器件，具有開關損耗小，輸入阻抗高，驅動功率小，頻率特性好等優點應用廣泛。理想的二極體在承受反向電壓時截止，不會有反向電流通過。而實際二極體正嚮導通時，PN結內的電荷被積累，當二極體承受反向電壓時，PN結內積累的電荷將釋放並形成一個反向恢復電流，它恢復到零點的時間與結電容等因素有關。現有的VDM0SFET結構中包含一個由P阱和N-漂移區構成的寄生二極體。在一些開關控制應用中，這一內部體二極體非常有益於作為一個緩衝二極體而使用。然而，它的反向恢復速度較慢，使得開關過程的功率損失顯著增大，因而大大限制了它的應用。現已有幾種方法來提高體二極體的反向恢復速度。對低壓範圍(擊穿電壓低於50V)，提出在VDM0SFET晶片的中心專門製作一個單獨的肖特基二極體來規避寄生體二極體。但是，由於這一肖特基二極體的阻斷能力較弱，使這一方法不能應用於高壓器件。在高壓範圍(擊穿電壓高於200V)，常採用載流子壽命控制技術，電子輻照或質子輻照可以有效地減少體二極體的反向恢復電荷;然而，由輻照引起的損傷嚴重影響了 VDM0SFET的閾值電壓、漏電流、擊穿電壓等特性。精細控制的鉬注入與擴散能非常有效地減少反向恢復電荷伽r ;然而，這一技術要求用到一些重金屬，且工藝步驟非常複雜，而重金屬一般會對製造過程造成汙染。後來，提出將肖特基接觸集成於VDM0SFET的兩個單胞之間。如圖一所示，為現有技術高壓VDM0SFET —個單胞的結構示意圖；在相鄰兩個VDM0SFET源極的N+區之間設置有肖特基接觸；Wm11是一個單胞的寬度，此時的體二極體由Pn結和肖特基接觸並聯而成，當這一合成體二極體導通時，一部分電流將以多數載流子的形式流過肖特基接觸。所以，處於導通狀態的η-漂移區的注入少數載流子減少了，則存貯的少數載流子就減少了，使得體二極體關斷時能夠快速恢復。同時，單胞分布結構使肖特基接觸的阻斷能力得以提高；當在漏極加上高壓時，肖特基接觸將受到臨近的P阱的保護，因為當器件承受反向電壓時，P阱與N-區相互耗盡，其耗盡層會擠掉肖特基接觸下面的η-區。這樣，肖特基接觸下面的電場就減小了。通過這一方法，肖特基接觸的擊穿電壓得以增大的同時並沒有增大漏電流，因此使肖特基接觸應用於高壓VDM0SFET成為可能，而單一製作的肖特基二極體是無法做到的。將肖特基接觸集成於VDM0SFET的兩個單胞之間，肖特基接觸的集成增大了VDM0SFET的每一單胞的源區尺寸，而VDM0SFET的源區之下的區域是不參與導電的，所以器件的整體面積變大，導通電阻增大。在器件工作時這勢必會增加功率損耗。
發明內容
本發明為解決現有技術中在VDM0SFET的兩個單胞集成肖特基接觸使得VDM0SFET器件的面積變大，導通電阻增大的問題，從而提供了一種既可以提高VDM0SFET體二極體的恢復速度又可以不增加器件導通電阻，且可以保證器件耐壓的VDM0SFET器件及其製作方法。圖一為現有技術高壓VDM0SFET —個單胞的結構示意圖=Weell是一個單胞的寬度，器件導通時，在漏極(drain)加正電壓，P阱與N-區相互耗盡。如圖一所示陰影部分為電流的流向路徑，隨著耗盡層的擴展，P阱之間的電流通路a會逐漸被耗盡層佔據，電流通路a變窄，電流不易通過，嚴重影響器件的導通特性。這就是所謂的JEFT效應。由於JEFT效應的存在，P阱之間的距離不能太短，所以器件的柵極(gate)的長度Wg也會較長。但是，我們知道需要反型的區域僅為矽表面P阱中的溝道區域及導通時P阱在N-區域的耗盡區，所以， 圖中所示的電流通路a之上的柵極材料對器件並無貢獻，所以此區域的柵極材料是可以去除的，而且去除多餘的柵極即減小了柵極的面積，有利於降低器件的電容，提高器件的開關速度，減小開關損耗。該圖中將肖特基接觸集成於VDM0SFET的兩個單胞之間，肖特基接觸的集成雖然改善了 VDM0SFET體二極體的恢復速度，但同時增大了 VDM0SFET的每一單胞的源區尺寸，器件的整體面積變大，導通電阻增大，在器件工作時功率損耗增加。為解決上述技術問題，本發明提供如下技術方案
一種VDMOS器件，包括第一導電類型襯底，在其背面設置有漏極；第一導電類型漂移區，設置在第一導電類型襯底上；第二導電類型阱區，其在第一導電類型漂移區的表面區域選擇性的形成，與第一導電類型漂移區的導電類型相反；第一導電類型源區，設置在第二導電類型阱區內；柵極，位於第一導電類型漂移區上並部分覆蓋第二導電類型阱區和第一導電類型源區；肖特基接觸，設置在第一導電類型漂移區上並位於柵極區域中。本發明還提供一種VDMOS器件的製作方法，包括以下步驟步驟一提供第一導電類型襯底，並在其背面製作漏極；步驟二 在第一導電類型襯底上形成第一導電類型漂移區；步驟三在第一導電類型漂移區上形成柵極；步驟四進行選擇性刻蝕，並在第一導電類型漂移區的表面區域選擇性的形成第二導電類型阱區，該第二導電類型阱區與第一導電類型漂移區的導電類型相反；步驟五在第二導電類型阱區內形成第一導電類型源區；步驟六在刻蝕出的柵極區域內，第一導電類型漂移區上製作肖特基接觸。與現有技術相比，本發明具有如下有益效果本發明提供的一種VDMOS器件及其製作方法，形成的肖特基接觸位於柵極區域內並在第一導電類型漂移區上，在不增加器件整體尺寸、不增大器件導通電阻的情況下，提高了 VDMOS器件結構中包含的體二極體的恢復速度，減少開關過程中的功率損耗。並且由於減少了柵極的面積，器件的電容減小了，提高了開關速度。
圖I是傳統高壓VDM0SFET —個單胞的結構示意圖。圖2是本發明第一實施例VDMOS器件結構示意圖。圖3是本發明實施例肖特基接觸俯視圖的簡化示意圖。
圖4是本發明第二實施例VDMOS器件結構示意圖。圖5是本發明第三實施例VDMOS器件結構示意圖。圖6是本發明實施例VDMOS器件製作方法流程圖。圖7至圖15是本發 明實施例VDMOS器件製作方法詳細步驟流程圖。
具體實施例方式為了使本發明所解決的技術問題、技術方案及有益效果更加清楚明白，以下結合附圖及實施例，對本發明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本發明，並不用於限定本發明。圖2是本發明第一實施例VDMOS器件結構不意圖；公開了一種VDMOS器件,包括第一導電類型襯底10，在其背面設置有漏極D ;第一導電類型漂移區11，設置在第一導電類型襯底10上；第二導電類型阱區12，其在第一導電類型漂移區11的表面區域選擇性的形成，與第一導電類型漂移區11的導電類型相反；第一導電類型源區13，設置在第二導電類型阱區12內；柵極15，位於第一導電類型漂移區11上並部分覆蓋第二導電類型阱區12和第一導電類型源區13 ;肖特基接觸20，設置在第一導電類型漂移區11上並位於柵極區域內。柵極區域為柵極結構所覆蓋的區域，肖特基接觸20被柵極區域21所包圍，如圖3是肖特基接觸俯視圖的簡化示意圖所示；該肖特基接觸20位於柵極區域內並在第一導電類型漂移區上，在不增加器件整體尺寸、不增大器件導通電阻的情況下，提高了 VDMOS器件結構中包含的體二極體的恢復速度，減少開關過程中的功率損耗。並且由於減少了柵極的面積，器件的電容減小了，提高了開關速度。在本發明中我們就將第二導電類型阱區12之間的電流通路a之上的柵極去除，並在此區域的第一導電類型漂移區表面形成肖特基接觸。這樣既減少了柵極材料，改善了器件的寄生電容；並且，將肖特基接觸集成於高壓VDMOS的每一單胞中；因此，體二極體由Pn結和肖特基接觸並聯而成，當這一合成體二極體導通時，一部分電流將以多數載流子的形式流過肖特基接觸。所以，處於導通狀態的第一導電類型漂移區11的注入少數載流子減少了，則存貯的少數載流子就減少了，使得體二極體關斷時能夠快速恢復。而且，這種結構也可以使肖特基接觸的阻斷能力得以提高。器件在關斷狀態下，當在漏極D加上高壓時，肖特基接觸將受到臨近的第二導電類型阱區12的保護，因為當器件承受反向電壓時，第二導電類型阱區12與第一導電類型漂移區11相互耗盡，擠掉肖特基接觸下面的第一導電類型漂移區11。這樣，肖特基接觸下面的電場就減小了這樣，肖特基接觸的擊穿電壓得以增大。因此使肖特基接觸應用於高壓VDMOS成為可能。另外，此結構是在在傳統VDMOS結構上改良得到的，不需要增加單胞的尺寸，不會增加器件的導通電阻。本發明提出的這一實施例沒有使用複雜的壽命控制技術，非常簡單而且易於實現，在傳統的功率MOSFET生產線上不必增加額外工藝步驟和掩膜照相版就可實現，唯一變化的是器件版圖。本實施例中VDMOS可以為N溝道VDM0S，則所述第一導電類型為N型，第二導電類型為P型。也可以為P溝道VDM0S，則所述第一導電類型為P型，第二導電類型為N型。本實施例中肖特基接觸的寬度為2至4微米，肖特基接觸形成的表面可以為平面狀，如圖2所示；有些實施例中肖特基接觸形成的表面也可以為鋸齒狀，如圖4中20所示；有些實施例中肖特基接觸形成的表面為波浪形，如圖5中20所示；鋸齒狀或者波浪形的肖特基接觸可以增加肖特基接觸的面積，進一步提高VDMOS器件結構中包含的體二極體的恢復速度，減少開關過程中的功率損耗。本實施例中柵極上還設置有絕緣層16，該絕緣層一般是銅磷矽玻璃(BPSG)，在該絕緣層16和第二導電類型阱區12上還設置有金屬層，該金屬層可以作為源極的引出電極。在第一導電類型漂移區11和柵極15之間設置有柵氧化層14，柵極15 —般為多晶矽。圖6是本發明實施例VDMOS器件製作方法流程圖，該製作方法，包括以下步驟，步驟一提供第一導電類型襯底10，並在其背面製作漏極D ;步驟二 在第一導電類型襯底10上形成第一導電類型漂移區11 ;步驟三在第一導電類型漂移區11上形成柵極15 ;步驟四進行選擇性刻蝕，並在第一導電類型漂移區11的表面區域選擇性的形成第二導電類型阱區12，該第二導電類型阱區12與第一導電類型漂移區11的導電類型相反；步驟五在第二導電類型阱區12內形成第一導電類型源區13 ;步驟六在刻蝕出的柵極區域內，並在第一導電類型漂移區上製作肖特基接觸。該製作方法，形成的肖特基接觸位於柵極區域內並在第一導電類型漂移區上，在不增加器件整體尺寸、不增大器件導通電阻的情況下，提高了VDMOS器件結構中包含的體二極體的恢復速度，減少開關過程中的功率損耗。並且由於減少 了柵極的面積，器件的電容減小了，提高了開關速度。圖7至圖15是本發明實施例VDMOS器件製作方法詳細步驟流程圖；以下以N溝道VDMOS器件為例，並結合圖7至圖15詳細說明該製作方法
步驟一提供N+型襯底10，並在其背面製作漏極D，如圖7所示。步驟二 在N+型襯底10上形成N-型漂移區11 ;如圖8所示，可以利用外延法。步驟三在N-型漂移區11上形成柵極15 ;如圖9至圖11 ;首先在N-型漂移區11上製作柵氧化層14 (圖9)所示，然後澱積多晶矽15 (圖10所示)，最後刻蝕出柵極15 (圖11所示)。步驟四進行選擇性刻蝕，並在N-型漂移區11的表面區域選擇性的形成P阱區12，如圖12 ;形成P阱區12可以利用離子注入及退火工藝。步驟五在P阱區12內形成N+源區13，如圖13，該方法同樣可以利用離子注入形成。步驟六在刻蝕出的柵極區域內，並在N-型漂移區11上製作肖特基接觸，如圖14至圖15 ;首先澱積一絕緣層16，如圖14所示，可以是銅磷矽玻璃BPSG ;然後刻蝕出接觸區，如圖15 ;最後澱積一層金屬層17，可以參照圖2，在絕緣層16、N-型漂移區11、P阱區12和N+源區13均澱積金屬層，由於P阱區12的濃度較高，故與金屬層17形成歐姆接觸；而在N-型漂移區11的電流通路a處的濃度較低，故與金屬層17形成肖特基接觸。這樣便製作完成了肖特基接觸。P溝道VDMOS器件的製作方法與此類似，此處不再贅述。以上所述僅為本發明的較佳實施例而已，並不用以限制本發明，凡在本發明的精神和原則之內所作的任何修改、等同替換和改進等，均應包含在本發明的保護範圍之內。
權利要求
1.一種VDMOS器件，其特徵在於，包括 第一導電類型襯底，在其背面設置有漏極； 第一導電類型漂移區，設置在第一導電類型襯底上； 第二導電類型阱區，其在第一導電類型漂移區的表面區域選擇性的形成，與第一導電類型漂移區的導電類型相反； 第一導電類型源區，設置在第二導電類型阱區內； 柵極，位於第一導電類型漂移區上並部分覆蓋第二導電類型阱區和第一導電類型源區； 肖特基接觸，設置在第一導電類型漂移區上並位於柵極區域中。
2.根據權利要求I所述的VDMOS器件，其特徵在於，所述肖特基接觸的寬度為2至4微米。
3.根據權利要求I所述的VDMOS器件，其特徵在於，所述肖特基接觸形成的表面為平面狀。
4.根據權利要求I所述的VDMOS器件，其特徵在於，所述肖特基接觸形成的表面為鋸齒狀。
5.根據權利要求I所述的VDMOS器件，其特徵在於，所述肖特基接觸形成的表面為波浪形。
6.根據權利要求I至5任一項所述的VDMOS器件，其特徵在於，所述第一導電類型為N型，第二導電類型為P型。
7.根據權利要求I至5任一項所述的VDMOS器件，其特徵在於，所述第一導電類型為P型，第二導電類型為N型。
8.根據權利要求I所述的VDMOS器件，其特徵在於，還包括絕緣層，所述絕緣層位於柵極上。
9.根據權利要求8所述的VDMOS器件，其特徵在於，還包括金屬層，所述金屬層覆蓋第二導電類型阱區、絕緣層以及第一導電類型漂移區，所述金屬層和第一導電類型漂移區形成所述肖特基接觸。
10.一種VDMOS器件的製作方法，其特徵在於，包括以下步驟 步驟一提供第一導電類型襯底，並在其背面製作漏極； 步驟二 在第一導電類型襯底上形成第一導電類型漂移區； 步驟三在第一導電類型漂移區上形成柵極； 步驟四進行選擇性刻蝕，並在第一導電類型漂移區的表面區域選擇性的形成第二導電類型阱區，該第二導電類型阱區與第一導電類型漂移區的導電類型相反； 步驟五在第二導電類型阱區內形成第一導電類型源區； 步驟六在刻蝕出的柵極區域內，第一導電類型漂移區上製作肖特基接觸。
11.根據權利要求10所述的VDMOS器件的製作方法，其特徵在於，所述第一導電類型為N型，第二導電類型為P型。
12.根據權利要求10所述的VDMOS器件的製作方法，其特徵在於，所述第一導電類型為P型，第二導電類型為N型。
全文摘要
本發明公開了一種VDMOS器件及其製作方法，VDMOS器件包括第一導電類型襯底，在其背面設置有漏極；第一導電類型漂移區，設置在第一導電類型襯底上；第二導電類型阱區，其在第一導電類型漂移區的表面區域選擇性的形成，與第一導電類型漂移區的導電類型相反；第一導電類型源區，設置在第二導電類型阱區內；柵極，位於第一導電類型漂移區上並部分覆蓋第二導電類型阱區和第一導電類型源區；肖特基接觸，設置在第一導電類型漂移區上並位於柵極區域中。形成的肖特基接觸位於柵極區域內並在第一導電類型漂移區上，在不增加器件整體尺寸、不增大器件導通電阻的情況下，提高了VDMOS器件結構中包含的體二極體的恢復速度。
文檔編號H01L29/78GK102723363SQ201110076188
公開日2012年10月10日 申請日期2011年3月29日 優先權日2011年3月29日
發明者任文珍, 曾愛平, 朱超群, 鍾樹理, 陳宇 申請人:比亞迪股份有限公司