半導體構裝元件的自動化測試裝置的製作方法
2023-05-23 03:44:36
專利名稱：半導體構裝元件的自動化測試裝置的製作方法
技術領域：
本發明涉及一種測試裝置，特別涉及一種用於半導體構裝元件的自動化分類測試裝置。
背景技術：
半導體最終的測試製程是在半導體元件構裝後，通過一測試設備(TESTER)來測試構裝完成的產品的性能，以保證出廠的半導體構裝元件在功能上的完整性，並對已測試的產品根據其性能分類篩選，以作為半導體構裝元件不同等級的評價依據。
然而，隨著科技的日新月異，許多半導體晶片的功能愈來愈多樣化，運行速度也不斷提高。現有測試設備的功能，已逐漸不再能滿足該半導體晶片的測試，即使廠商適時推出相對應的測試設備，但其價格相當昂貴，使得測試成本大增。
此外，檢驗半導體晶片的各項功能除了該測試設備需提供在硬體上的支持之外，還需要編寫測試軟體，通過軟體仿真該半導體晶片真實的工作環境，以確保半導體晶片的各項功能可按照半導體元件初期設計的要求進行工作。
但是，開發一個測試程序往往需要耗費相當長的時間，通常一個半導體晶片的測試程序從無到可穩定使用，大約需半年的時間，這對產品生命周期較短的半導體晶片來說，可算得上是一大致命缺陷。而且，無論測試程序編寫的多麼詳盡，還是無法找出部分的系統層次問題，因為所生產的半導體晶片並非可以單獨運行，而是必須和其它的電子元件或半導體元件相互配合，才能發揮應有的功能。也正因為如此，其它配合元件的不可控因素太多，測試程序無法一一考慮到該半導體晶片在系統級(System Level)環境層次所面臨的問題。
當該半導體晶片上的功能出現某種在元件測試過程中從未遇到過的順序或組合時，可能就會產生使用上的問題。如果這些問題出現太多(或者在執行重要任務的產品中僅僅偶然出現)，用戶將會認為這些產品不可靠甚至是不穩定的。也就是說，經過完整的半導體最終測試製程之後，仍然無法完全暴露半導體晶片中系統級的相互作用問題，進而導致經過測試之後還會產生誤判。
發明內容
因此，本發明要解決的技術問題在於克服上述現有技術中存在的缺陷，提供一種可降低測試成本、並可節省測試時間、且具有降低產品誤判率的半導體構裝元件的自動化測試裝置。
於是，根據本發明的半導體構裝元件的自動化測試裝置，包括一工作平臺、一供料單元、一輸送單元、一第一測試單元、一第二測試單元，及一出料單元。
該工作平臺具有一第一測試區，及一第二測試區。該供料單元與該工作平臺連接，可輸出多個待測試的半導體構裝元件。該輸送單元架設於該工作平臺上，且可程序化控制地在該工作平臺上進行三維空間上的移動，並能將該供料單元輸出的半導構裝元件運送至預定的位置。
該第一測試單元設置於該工作平臺的第一測試區內，可接受該輸送單元所運送的半導體構裝元件，並對該半導體構裝元件進行基本電性測試。該第二測試單元具有至少一個設置於該第二測試區內的測試公板，可接受該輸送裝置所運送已進行完基本電性測試的半導體構裝元件，並對該半導體構裝元件進行公板測試。該出料單元具有多個分類匣，該輸送單元可根據預先定義的測試結果對該多個半導體構裝元件進行分類置放。
本發明的技術效果在於該基本電性測試可提供半導體構裝元件的電性測量功能，而該公板測試是以發表該半導體構裝元件所認證的同步發表的公板作為測試中心，以取代昂貴的測試設備，同時可簡化測試流程，達到降低測試成本與測試時間，同時提高半導體測試的錯誤涵蓋率的效果。
圖1是本發明的半導體構裝元件的自動化測試裝置的較佳實施例的立體示意圖；圖2是該較佳實施例中的一輸送單元的側視示意圖；圖3是該較佳實施例中，一壓持單元與一緩衝單元的立體示意圖；圖4是圖1中移去該壓持單元的俯視示意圖；以及圖5是本發明的半導體構裝元件的自動化測試裝置的較佳實施例的測試流程示意圖。
具體實施例方式
有關本發明的前述及其它技術內容、特點與功效，在以下參考附圖的較佳實施例的詳細說明中，將可清楚明了。
請參閱圖1、2所示，根據本發明的半導體構裝元件的自動化測試裝置，適用於封裝後的半導體測試製程，該半導體構裝元件的自動化測試裝置的較佳實施例包括一工作平臺2、一供料單元3、一輸送單元4、一第一測試單元5、一第二測試單元6，及一出料單元7。
該工作平臺2上具有一範圍較小的第一測試區21，及一範圍較大的第二測試區22。該供料單元3設置於該工作平臺2的前端，並與該工作平臺2鄰接，並具有一供料匣31。該供料匣31內可堆棧容置多個半導體承載盤1，而每一個半導體承載盤1上裝填有多個待測試的半導體構裝元件11。
在該較佳的實施例中，該供料單元3還具有一預熱架32，該預熱架32可以獨立提供升溫加熱的功能，在高溫測試時，通過該輸送單元4將該多個半導體構裝元件11移動至該預熱架32上進行預先加熱。
該輸送單元4架設於該工作平臺2上，並具有一機器手臂41，該機器手臂41可程序化控制地在該工作平臺2上進行三維空間上的移動，以將該供料單元3輸出的半導體構裝元件11運送至預定的位置。在該較佳的實施例中，該機器手臂41上具有兩吸取頭411，該兩吸取頭411可以真空吸引的方式自該半導體承載盤1上吸取該待測試的半導體構裝元件11，並移動運送至指定的位置。
請配合參閱圖3、4所示，該第一測試單元5設置於該工作平臺2的第一測試區21的下方，並具有一測試埠51。該測試埠51可容置一半導體構裝元件11，並對該半導體構裝元件11進行基本電性測試。
在此，應注意的是，該第一測試單元5的基本電性測試包括由下列測試項目所構成的群組開路/短路測試(OPEN/SHORTTEST)、輸出最大漏電流/輸出最小漏電流測試(IOH/IOL TEST)、總體電流測試(GROSS IDD TEST)、靜態電流測試(STATIC IDDTEST)、動態電流測試(DYNAMIC IDD TEST)、輸出最小漏電流/輸出最大漏電流測試(IIL/IIH TEST)、輸出高阻抗漏電流測試(IOZTEST)、輸入高電位/輸入低電位測試(VIH/VIL TEST)、輸出高電位/輸出低電位測試(VOH/VOL test)、時序測試(TIMING TEST)及此等測試項目的組合。
舉例來說，以開路/短路測試而言，其目的是為確保該第一測試單元5與該半導體構裝元件11的接觸是否良好，同時檢查該半導體構裝線路內部是否有開路或短路的情形。以作為分析該半導體構裝元件11好壞的依據。但是，因各種半導體構裝元件11的產品特性不同，所需要的測試項目也有所不同，例如邏輯性集成電路(IC)與存儲類集成電路(IC)所需的測試便有差異，而該較佳實施例僅是以一般邏輯性產品為例進行說明，而且即使是同屬邏輯類集成電路(IC)，產品的不同測試項目也不盡相同，故實際實施時，不應以此為限。
該第二測試單元6設置於該工作平臺2的第二測試區22的下方，並具有三個測試公板61。每一測試公板61上具有一測試插座611可供該半導體構裝元件11置放，並對已經過基本電性測試的半導體構裝元件11進行公板測試。但實際實施時，該測試公板61的數量也可以僅有一個，或更多個，其數量的增減並不限於本實施例所披露的。
值得一提的是，所謂測試公板61即為針對該半導體構裝元件11的產品用途，以實際的電子元件及半導體元件，在一電路板上仿真出該半導體構裝元件11的工作環境，且其規格是業界通用的標準。舉例來說，若該項待測試的半導體構裝元件11為一個人計算機主機用的晶片組，則該測試公板61即為該個人計算機的主機板，將該晶片組安裝於該主機板上，並執行適當的程序，根據其所輸出的功能是否符合預期要求，便可直接判斷該待測的半導體封裝元件11的好壞。
當然，這只是以該待測試的半導體封裝元件11為晶片組集成電路(IC)為例進行的說明。現階段的繪圖晶片、整合性通訊晶片、網絡卡，以及微處理器等都可以通過開發適當的測試公板61，搭配較已有的更為精巧的測試程序進行公板測試，並根據品質等級加以分類。
而公板測試即為該半導體構裝元件11的產品功能測試，並非單純以軟體仿真測試環境，而是以實際的公板進行測試，所以可大大降低該半導體構裝元件11的誤測率。換言之，通過此階段測試的半導體構裝元件11即為確定可用的合格品。
該出料單元7設置於該工作平臺2的前端，與該供料單元3間隔相鄰，並具有多個分類匣71，可用以裝載該多個經過測試公板61測試的半導體構裝元件11。每一分類匣71根據預先定義的測試結果排列設置。在該較佳的實施例中，該出料單元7具有四個分類匣71，由左至右分別代表的是合格匣1(Pass Bin1)、合格匣2(PassBin2)、功能測試失敗，及電性測試失敗等四個分類匣71，經過測試公板61測試的半導體構裝元件11，便會被該輸送單元4根據測試結果輸送至對應的分類匣71中。
在該第一較佳實施例中，該半導體構裝元件的自動化測試裝置還包括一緩衝單元8，及一壓持單元9。該緩衝單元8設置於該工作平臺2上，並具有多個緩衝座81，該多個緩衝座81可前後移動地分別對應設置於該測試埠51與該三個測試插座611的前方，且每一緩衝座81上設有兩置放槽811，可供該半導體構裝元件11置放。
該壓持單元9對應設置於該三個測試插座611與該測試埠51的上方，並具有四個壓持件91。在此，應注意的是，該壓持件91的數量取決於該測試埠51與該測試插座611，故實際實施時，不應局限於本實施例的說明。
每一壓持件91可上下移動地以真空吸引的方式自該緩衝座81上的置放槽811中吸取該半導體構裝元件11，並將該半導體構裝元件11壓持置入該測試埠51或該測試插座611中，以使該半導體構裝元件11與該第一、二測試單元5、6緊密結合，避免因接觸不良而導致的測試失敗。在該第一較佳實施例中，每一壓持件91具有一可升溫加熱的導熱塊911，可在吸取該半導體構裝元件11的過程中，通過該導熱塊911持續給予加熱，以滿足需進行高溫測試的半導體構裝元件11。
根據上述硬體架構，在下文中將說明本發明的半導體構裝元件的自動化測試裝置的實施方式。
在說明前需注意，以下的測試流程是以常溫下的測試為例進行說明的。
參閱圖5，首先，進行步驟10，工作人員將多個裝載有待測試的半導體構裝元件11的半導體承載盤1，依序堆棧置入該供料單元3的供料匣31內，該供料匣31可使得該半導體承載盤1具有升降的功能，以輸出該半導體構裝元件11。
接著，進行步驟20，該輸送單元4的機器手臂41會移動至該供料匣31的上方，並下降至適當高度，再以該機器手臂41上的二吸取頭411，分別吸取該半導體構裝元件11後，移動至該第一測試區21內的緩衝座81的上方，並將該兩吸取頭411所吸附的半導體構裝元件11置入該兩置放槽811中。
接著，進行步驟30，該緩衝座81會往該壓持單元9的方向移動，並停留在該第一測試區21內的壓持件91的下方位置處。然後，該第一測試區21內的壓持件91會下降至該緩衝座81上，並以真空吸引的方式自該緩衝座81上的置放槽811中吸取該半導體構裝元件11。接著，該緩衝座81會立即後退，此時，該壓持件91會將該半導體構裝元件11置入該測試埠51中，以使該半導體構裝元件11可與該第一測試單元5緊密結合，避免因接觸不良而導致的測試失敗。
而後，進行步驟40，當該半導體構裝元件11完成基本電性測試之後，該壓持件91會再度下降吸取，並將該半導體構裝元件11自該測試埠51中脫離。同一時間，該機器手臂41會將該緩衝座81上另一置放槽811內的半導體構裝元件11吸取移至前一個置放槽811內。
接著，進行步驟50，該緩衝座81會再度向前移動並將該空的置放槽811停留在該壓持件91的下方，以使該壓持件91將該經過基本電性測試的半導體構裝元件11置入該置放槽811中。然後，若半導體構裝元件11的測試結果為失敗(Fail)，則進行步驟60，該輸送單元4的機器手臂41會將該半導體構裝元件11移至該出料單元7的電性測試失敗分類匣71中。
若基本電性測試結果為合格(Pass)，則進行步驟70，該機器手臂41會將該半導體構裝元件11移動至該第二測試區22內的其中一緩衝座81上。緊接著，該緩衝座81會往該壓持單元9的方向移動，並停留在該第二測試區22內的壓持件91的下方位置處。然後，該壓持件91會下降至該緩衝座81上，並以真空吸引的方式自該緩衝座81上的置放槽811中吸取該半導體構裝元件11。接著，該緩衝座81會立即後退，此時，該壓持件91會將該半導體構裝元件11壓置入該測試插座611中，以使該半導體構裝元件11可與該測試公板61緊密結合。
在此，應注意的是，由於基本電性測試的測試時間較短，通常為1～2秒，而公板測試所需時間較長，通常為20秒以上。所以，當該半導體構裝元件11執行公板測試的同時，該第一測試區21內的基本電性測試已完成數次，並通過該機器手臂41一一移動至該第二測試區22的各個緩衝座81上置放。
而後，進行步驟80，當該半導體構裝元件11完成公板測試之後，該壓持件91會再度下降吸取，並將該半導體構裝元件11自該測試插座611中脫離。同一時間，該機器手臂41會將該緩衝座81上的另一置放槽811內的半導體構裝元件11吸取移至前一個置放槽811內。此時，該緩衝座81會再度向前移動並使該空的置放槽811停留在該壓持件91的下方，以使該壓持件91將經過公板測試的半導體構裝元件11置入該置放槽811中。然後，根據該半導體構裝元件11的測試結果，通過該輸送單元4的機器手臂41將該半導體構裝元件11移至該出料單元7的對應的分類匣71中，以完成一個完整的測試流程。
如欲進行高溫測試，則在該輸送單元4至該供料匣31吸取該半導體構裝元件11之後，先將多個半導體構裝元件11移置於該預熱架32上，通過該預熱架32的獨立升溫加熱功能進行預熱。之後其餘的程序與前述相同，只是在該壓持件91壓持該半導體構裝元件11的過程中，通過每一壓持件91上的導熱塊911持續對該半導體構裝元件11進行加熱，以保證該半導體構裝元件11在測試當中可繼續維持在設定的測試溫度之下。
根據上述說明可知，本發明的半導體構裝元件的自動化測試裝置，確實具有下列所述的有益效果一、縮短了測試時間本發明在硬體設計上結合基本電性測試與公板測試，屏除了現有技術中的軟體仿真測試，不需如現有技術一樣，受限於測試設備的硬體與軟體能力而必須經過層層測試，所以可將繁複的半導體測試流程精簡。此外，以多組公板測試架構，搭配該緩衝單元與該壓持單元的設計，分散該基本電性測試，使其速度加快，避免了該公板測試速度較慢所造成的待機時間，所以確實可以縮短測試時間。
二、降低了測試成本本發明的半導體構裝元件的自動化測試裝置，以公板作為測試中心，取代了昂貴的測試設備，由於公板的來源廣泛，且價格相對便宜，並可節省測試程序的開發時間，所以可有效降低測試成本，提高競爭力。
三、提高了測試錯誤涵蓋率測試的根本目的是為了暴露半導體構裝元件在系統級環境中的相互作用問題，本發明的半導體構裝元件的測試方法，以基本的電性測試搭配實體的公板進行測試，可對待測的半導體構裝元件進行最直接的完整測試，將隱性的誤測率完全暴露出來，提高了測試的錯誤涵蓋率。
綜上所述，本發明的半導體構裝元件的自動化測試裝置，通過新的測試規劃，簡化了設計測試架構及流程，對於降低測試時間及成本有重大的影響，並大幅簡化了各類半導體產品的測試方法，減少了測試所耗費的時間，提高了測試的錯誤涵蓋率，並完全解決了前述現有技術中存在的缺陷。
以上所述僅為本發明的優選實施例而已，並不用於限制本發明，對於本領域的技術人員來說，本發明可以有各種更改和變化。凡在本發明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包括在本發明的保護範圍之內。
權利要求
1.一種半導體構裝元件的自動化測試裝置，其特徵在於所述半導體構裝元件的自動化測試裝置包括一工作平臺(2)，具有一第一測試區(21)、及一第二測試區(22)；一供料單元(3)，與所述工作平臺(2)連接，可輸出多個待測試的半導體構裝元件(11)；一輸送單元(4)，架設於所述工作平臺(2)上，所述輸送單元(4)可程序化控制地在所述工作平臺(2)上進行三維空間上的移動，且能將所述供料單元(3)輸出的所述半導構裝元件(11)運送至預定的位置；一第一測試單元(5)，設置於所述工作平臺(2)的第一測試區(21)，可接受所述輸送單元(4)所運送的所述半導體構裝元件(11)，並對所述半導體構裝元件(11)進行基本電性測試；一第二測試單元(6)，具有至少一個設置於所述第二測試區(22)內的測試公板(61)，可接受所述輸送單元(4)所運送的已進行完基本電性測試的半導體構裝元件(11)，並對所述半導體構裝元件(11)進行公板測試；以及一出料單元(7)，具有多個分類匣(71)，所述輸送單元(4)可根據預先定義的測試結果對所述多個半導體構裝元件(11)進行分類置放。
2.根據權利要求1所述的半導體構裝元件的自動化測試裝置，其特徵在於，還包括一緩衝單元(8)、以及一壓持單元(9)，所述緩衝單元(8)設置於所述工作平臺(2)上，並具有多個緩衝座(81)，所述多個緩衝座(81)可前後移動地分別對應設置於所述測試埠(51)與所述測試插座(611)的前方，且每一個緩衝座(81)上設有兩置放槽(811)，可供所述半導體構裝元件(11)置放，而所述壓持單元(9)對應設置於所述測試插座(611)與所述測試埠(51)的上方，並具有四個壓持件(91)，每一個所述壓持件(91)可上下移動地以真空吸引的方式自所述緩衝座(81)上吸取所述半導體構裝元件(11)，並將所述半導體構裝元件(11)壓置入所述測試埠(51)及所述測試插座(611)中，以使所述半導體構裝元件(11)可與所述第一、二測試單元(5、6)緊密結合。
3.根據權利要求1所述的半導體構裝元件的自動化測試裝置，其特徵在於，所述供料單元(3)具有一供料匣(31)，所述供料匣(31)內可堆棧容置多個半導體承載盤(1)。
4.根據權利要求1所述的半導體構裝元件的自動化測試裝置，其特徵在於，所述輸送單元(4)具有一機器手臂(41)，所述機器手臂(41)上具有吸取頭(411)，所述吸取頭(411)可以真空吸引的方式自所述半導體承載盤(1)上吸取所述待測試的半導體構裝元件(11)，並移動運送至指定的位置。
5.根據權利要求1所述的半導體構裝元件的自動化測試裝置，其特徵在於，所述第一測試單元(5)具有一測試埠(51)，所述測試埠(51)可容置所述半導體構裝元件(11)。
6.根據權利要求1所述的半導體構裝元件的自動化測試裝置，其特徵在於，所述第二測試單元(6)具有多個測試公板(61)，每一個所述測試公板(61)上具有一可供所述半導體構裝元件(11)置放的測試插座(611)。
7.根據權利要求1所述的半導體構裝元件的自動化測試裝置，其特徵在於，所述出料單元(7)具有多個分類匣(71)，可用以裝載所述多個經過公板測試的半導體構裝元件(11)，而每一個所述分類匣(71)根據預先定義的測試結果排列設置。
全文摘要
本發明公開了一種半導體構裝元件的自動化測試裝置，包括一工作平臺、一供料單元、一輸送單元、一第一測試單元、一第二測試單元，及一出料單元。該供料單元與該工作平臺連接，可輸出多個待測試的半導體構裝元件。該輸送單元架設於該工作平臺上，可將該供料單元輸出的半導構裝元件運送至預定的位置。該第一測試單元可對該半導體構裝元件進行基本電性測試。該第二測試單元具有至少一個測試公板，可對該半導體構裝元件進行公板測試。該出料單元具有多個分類槽，該輸送單元可根據預先定義的測試結果對該多個半導體構裝元件進行分類置放。根據本發明的自動化測試裝置可降低測試成本與測試時間，並同時提高半導體測試的錯誤涵蓋率。
文檔編號G01R31/26GK1752765SQ200410078359
公開日2006年3月29日 申請日期2004年9月23日 優先權日2004年9月23日
發明者歐陽勤一 申請人:達司克科技股份有限公司