用於封裝集成電路器件的方法和設備的製作方法
2023-05-22 19:54:56
專利名稱：用於封裝集成電路器件的方法和設備的製作方法
技術領域：
本發明涉及用於製造集成電路器件的方法和設備以及由此產生的集成電路器件，尤其涉及集成封裝(integrally packaged)的管芯。
背景技術：
眾所周知，在所有集成電路器件的製造過程中的必要步驟是「封裝」並且包括對處在集成電路中央的矽晶片以及矽晶片上的預定位置與外部電端子之間的電互連的機械和環境保護。
目前，採用三種主要技術用於封裝半導體引線鍵合、卷帶自動鍵合(TAB)和倒裝晶片。
引線鍵合利用熱能和超聲能以將金鍵合引線焊接在晶片上的鍵合焊盤與封裝上的接觸之間。
卷帶自動鍵合(TAB)採用銅箔帶取代鍵合引線。配置銅箔帶用於每一個具體的管芯和封裝組合併包括與其相適合的銅跡線圖形。可以單獨地或成組地將單個引線連接到晶片上的各個鍵合焊盤上。
倒裝晶片為具有形成在鍵合焊盤頂部上的焊料凸起、由此允許「倒裝」管芯使電路側向下並直接焊接到襯底上的集成電路管芯。不需要引線鍵合且可以實現相當可觀的封裝體空間節省。
上述技術各自具有一定的限制。引線鍵合和TAB鍵合都易於形成壞的鍵合且使管芯經受相對較高的溫度和機械壓力。從封裝尺寸的觀點考慮，引線鍵合和TAB技術都存在問題，製造的集成電路器件的管芯對封裝的面積比的範圍從大約10％到60％。
倒裝晶片不提供封裝而僅提供互連。互連會遇到焊料凸起以及熱膨脹不匹配的一致性的問題，這將可利用的襯底限制為矽或熱膨脹特性與矽相似的材料。
常規的半導體封裝術語學將術語晶片級封裝定義為包括任何封裝與管芯的比小於或等於1.2∶1的封裝工藝。此外，封裝層通常為封閉的半導體或集成電路提供保護。
發明內容
本發明旨在提供用於製造集成電路器件的改進方法。
因此，根據本發明優選實施例，提供一種集成封裝的集成電路器件，其包括集成電路管芯，該集成電路管芯包括具有第一和第二大體平坦的表面和邊緣表面以及形成在第一大體平坦的表面上的有源表面的結晶襯底；形成在有源表面上的至少一個晶片級封裝層和形成在所述至少一個晶片級封裝層上的至少一個電接觸，該至少一個電接觸通過形成在第一大體平坦的表面上的至少一個焊盤連接到有源表面上的電路。
根據本發明的另一個優選實施例，提供一種集成封裝的集成電路器件，其包括集成電路管芯，該集成電路管芯包括具有第一和第二大體平坦的表面和邊緣表面以及形成在第一大體平坦的表面上的有源表面的結晶襯底；形成在有源表面上的至少一個晶片級封裝層和形成在所述至少一個晶片級封裝層的至少一個邊緣表面上的至少一個電接觸，該至少一個電接觸通過形成在第一大體平坦的表面上的至少一個焊盤連接到有源表面上的電路。
根據本發明的再一優選實施例，提供一種集成封裝的集成電路器件，其包括集成電路管芯，該集成電路管芯包括具有第一和第二大體平坦的表面和邊緣表面以及形成在第一大體平坦的表面上的有源表面的結晶襯底；形成在有源表面上的至少一個晶片級封裝層和形成在第二大體平坦的表面上的至少一個電接觸，該至少一個電接觸通過形成在第一大體平坦的表面上的至少一個焊盤連接到有源表面上的電路。
根據本發明的又一優選實施例，提供一種集成封裝的集成電路器件，其包括集成電路管芯，該集成電路管芯包括具有第一和第二大體平坦的表面和邊緣表面以及形成在第一大體平坦的表面上的有源表面的結晶襯底；形成在有源表面上的至少一個晶片級封裝層和形成在結晶襯底的至少一個邊緣表面上的至少一個電接觸，該至少一個電接觸通過形成在第一大體平坦的表面上的至少一個焊盤連接到有源表面上的電路。
優選地，至少一個晶片級封裝層由結晶材料形成。作為另一個優選的選擇，至少一個晶片級封裝層由金屬、塑料、熱塑性塑料、熱固性材料(thermosetting)和陶瓷中的至少一種形成。此外，至少一個晶片級封裝層由矽形成。或者，結晶襯底和至少一個晶片級封裝層都由矽形成。
根據本發明的另一優選實施例，集成封裝的集成電路器件還包括形成在至少一個晶片級封裝層上並直接在至少一個電接觸下方的絕緣層。優選地，絕緣層包括鈍化層和電介質層中的至少一種。此外，絕緣層包括環氧樹脂、二氧化矽、焊料掩模、氮化矽、氮氧化矽、聚醯亞胺、BCBTM、聚對二甲苯、聚萘(polynaphthalenes)、碳氟化合物和丙烯酸鹽/脂中的至少一種。
根據本發明的再一優選實施例，集成封裝的集成電路還包括形成在結晶襯底與至少一個封裝層之間的至少一個間隙。此外，將該間隙形成為至少一個封裝層中的凹槽。
根據本發明的又一優選實施例，集成封裝的集成電路器件還包括形成在結晶襯底中的至少一個間隙。
根據本發明的另一優選實施例，集成封裝的集成電路器件還包括形成在結晶襯底中的至少一個間隙和形成在結晶襯底下方並密封形成在結晶襯底中的間隙的至少一個晶片級封裝層。
根據本發明的另一優選實施例，提供一種製造集成封裝的集成電路器件的方法，其包括提供形成在晶片上的多個集成電路管芯，管芯中的每一個具有第一和第二大體平坦的表面、以及形成在第一大體平坦的表面上的有源表面和至少一個焊盤，該有源表面包括電路；在有源表面上形成至少一個晶片級封裝層；在至少一個晶片級封裝層上形成至少一個電接觸，該至少一個電接觸通過至少一個焊盤連接到電路；並且隨後將晶片分割成多個封裝的集成電路器件。
根據本發明的另一優選實施例，提供一種製造集成封裝的集成電路器件的方法，其包括提供形成在晶片上的多個集成電路管芯，管芯中的每一個具有第一和第二大體平坦的表面、以及形成在第一大體平坦的表面上的有源表面和至少一個焊盤，該有源表面包括電路；在有源表面上形成至少一個晶片級封裝層；在至少一個晶片級封裝層的至少一個邊緣表面上形成至少一個電接觸，該至少一個電接觸通過至少一個焊盤連接到電路；並且隨後將晶片分割成多個封裝的集成電路器件。
根據本發明的另一優選實施例，提供一種製造集成封裝的集成電路器件的方法，其包括提供形成在晶片上的多個集成電路管芯，管芯中的每一個具有第一和第二大體平坦的表面和邊緣表面、以及形成在第一大體平坦的表面上的有源表面和至少一個焊盤，該有源表面包括電路；在有源表面上形成至少一個晶片級封裝層；在第二大體平坦的表面上形成至少一個電接觸，該至少一個電接觸通過至少一個焊盤連接到電路；並且隨後將晶片分割成多個封裝的集成電路器件。
根據本發明的另一優選實施例，提供一種製造集成封裝的集成電路器件的方法，其包括提供形成在晶片上的多個集成電路管芯，管芯中的每一個具有第一和第二大體平坦的表面和邊緣表面、以及形成在第一大體平坦的表面上的有源表面和至少一個焊盤，該有源表面包括電路；在有源表面上形成至少一個晶片級封裝層；在集成電路管芯的邊緣表面上形成至少一個電接觸，該至少一個電接觸通過至少一個焊盤連接到電路；並且隨後將晶片分割成多個封裝的集成電路器件。
根據本發明的另一優選實施例，形成至少一個晶片級封裝層包括形成至少一個結晶材料晶片級封裝層。作為另外一個選擇，形成至少一個晶片級封裝層包括形成由金屬、塑料、熱塑性材料、熱固性材料和陶瓷中的至少一種構成的晶片級封裝層。或者，形成至少一個晶片級封裝層包括形成至少一個矽晶片級封裝層。此外或可選地，形成至少一個晶片級封裝層包括形成至少一個矽晶片級封裝層，而提供形成在晶片上的多個集成電路管芯包括提供形成在矽晶片上的多個集成電路管芯。
根據本發明的再一優選實施例，該方法還包括在至少一個晶片級封裝層上形成絕緣層，並且其中形成至少一個電接觸包括直接在絕緣層上形成至少一個電接觸。
根據本發明的又一優選實施例，該方法還包括在多個管芯與至少一個封裝層之間形成至少一個間隙。此外，形成至少一個間隙包括在至少一個封裝層中形成凹槽。或者，形成至少一個間隙包括在多個管芯中形成至少一個間隙。或者，該方法還包括在多個管芯中形成至少一個間隙。
根據本發明的另一優選實施例，該方法還包括在多個管芯中形成至少一個間隙和在第二大體平坦的表面上形成至少一個晶片級封裝層，由此密封間隙。
根據本發明的再一優選實施例，形成至少一個晶片級封裝層包括利用鍵合層將晶片級封裝層鍵合到多個管芯。優選地，鍵合層包括粘合劑、金屬間鍵合(intermetallic bonding)和陽極鍵合(anodic bonding)中的至少一種。
根據本發明的又一優選實施例，形成至少一個晶片級封裝層還包括將封裝層從原始厚度減薄到所降低的厚度。優選地，減薄包括研磨、拋光和蝕刻中的至少一種。此外，所降低的厚度大約是在50-250微米之間。
根據本發明的又一優選實施例，該方法還包括在形成至少一個晶片級封裝層之後並在分割之前將多個管芯從原始厚度減薄到所降低的厚度。優選地，減薄包括研磨、拋光和蝕刻中的至少一種。此外，所降低的厚度大約在10-150微米之間。另外，減薄包括減薄第二平坦表面。
根據本發明的另一優選實施例，該方法還包括在多個管芯中形成至少一個第一間隙並在至少一個晶片級封裝層中形成至少一個第二間隙，第二間隙與第一間隙相通。此外，該方法還包括在第二大體平坦的表面上形成至少一個晶片級封裝層，由此密封第一間隙。
根據本發明的再一優選實施例，第二大體平坦的表面上的至少一個晶片級封裝層包括矽、玻璃、金屬、塑料、熱塑性材料、熱固性材料和陶瓷中的至少一種。
優選地，在第二大體平坦的表面上形成至少一個晶片級封裝層包括利用鍵合層將第二大體平坦的表面上的晶片級封裝層鍵合到多個管芯。此外，鍵合層包括粘合劑、金屬間鍵合和陽極鍵合中的至少一種。
根據本發明的又一優選實施例，在第二大體平坦的表面上形成至少一個晶片級封裝層還包括將封裝層從原始厚度減薄到所降低的厚度。優選地，減薄包括研磨、拋光和蝕刻中的至少一種。此外，所降低的厚度大約在50-250微米之間。
附圖簡述結合附圖將從下面的詳細說明中更加全面地理解和認識本發明，其中
圖1A和1B分別是根據本發明優選實施例構造和實施的集成封裝的集成電路器件的簡化示意圖和簡化剖面圖，該剖面圖是沿圖1A中的線IB-IB截取的；圖1C和1D分別是根據本發明另一優選實施例構造和實施的集成封裝的集成電路器件的簡化示意圖和簡化剖面圖，該剖面圖是沿著圖1C中的線ID-ID截取的；圖2A和2B是將保護絕緣覆蓋板附著到包含根據本發明優選實施例的多個集成電路管芯的的晶片的簡化示意圖；圖3A、3B、3C、3D、3E、3F、3G、3H、3I和3J是在根據本發明優選實施例的集成封裝的集成電路器件製造中的各個階段的剖面圖；圖4是由圖3J的晶片製造的集成封裝的集成電路器件的部分切除的詳細示意圖；圖5和6一起提供用於執行本發明方法的設備的簡化方框示意圖；圖7A、7B和7C是根據本發明再一優選實施例構造和實施的集成封裝的集成電路器件的三個可選實施例的簡化示意圖；圖8A和8B是將保護絕緣覆蓋板附著到包含根據本發明另一優選實施例的多個集成電路管芯的的晶片的簡化示意圖；圖9A、9B、9C、9D、9E、9F、9G、9H、9I和9J是在根據本發明另一優選實施例的集成封裝的集成電路器件製造中的各個階段的剖面圖；圖10是由圖9J的晶片製造的集成封裝的集成電路器件的部分切除的詳細示意圖；圖11和12一起提供用於執行本發明方法的設備的簡化方框示意圖；圖13A和13B分別是根據本發明優選實施例構造和實施的集成封裝的集成電路器件的簡化示意圖和簡化剖面圖，該剖面圖是沿著圖1A中的線XIIIB-XIIIB截取的；圖13C和13D分別是根據本發明另一優選實施例構造和實施的集成封裝的集成電路器件的簡化示意圖和簡化剖面圖，該剖面圖是沿著圖13C中的線XIIID-XIIID截取的；圖14A和14B是將保護絕緣覆蓋板附著到包含根據本發明優選實施例的多個集成電路管芯的的晶片的簡化示意圖；圖15A、15B、15C、15D、15E、15F、15G、15H、15I和15J是在根據本發明優選實施例的集成封裝的集成電路器件製造中的各個階段的剖面圖；圖16是由圖15J的晶片製造的集成封裝的集成電路器件的部分切除的詳細示意圖；圖17和18一起提供用於執行本發明方法的設備的簡化方框示意圖；圖19A和19B是根據本發明再一優選實施例構造和實施的集成封裝的集成電路器件的三個可選實施例的簡化示意圖；圖20A和20B是將保護絕緣覆蓋板附著到包含根據本發明另一優選實施例的多個集成電路管芯的的晶片的簡化示意圖；圖21A、21B、21C、21D、21E、21F、21G、21H、21I和21J是在根據本發明另一優選實施例的集成封裝的集成電路器件製造中的各個階段的剖面圖；圖22是由圖21J的晶片製造的集成封裝的集成電路器件的部分切除的詳細示意圖；以及圖23和24一起提供用於執行本發明方法的設備的簡化方框示意圖。
本發明的最佳實施方式現在參考圖1A-3J，其示出根據本發明優選實施例的集成電路器件及其製造。如圖1A和1B所示，集成電路器件包括相對較薄且緊湊、不受環境影響並且在機械上得到加強的集成電路封裝10，其具有多種電導體12。
本發明的特定特徵是導體12電連接到焊盤16，並且優選直接形成在覆蓋在至少一個晶片級封裝層20上的絕緣層18上，該至少一個晶片級封裝層20覆蓋在具有有源表面24的集成電路管芯22上。或者，部分或全部地消除絕緣層18。絕緣層18可以是任意適合的絕緣層，例如電介質層或鈍化層。焊盤16連接到有源表面24上的電路。優選地，晶片級封裝層20由結晶材料形成，最為優選地由矽形成。作為另一個選擇，晶片級封裝層20由金屬、塑料、熱塑性材料、熱固性材料和陶瓷中的至少一種形成。
根據本發明的優選實施例，導體12在邊緣表面25之上延伸到絕緣層18的平面26上。該接觸設置允許將封裝10平面安裝到電路板上。如圖1A和1B中所示，集成電路封裝10還可以包括在形成在絕緣層18和封裝層20上的焊料掩模30中的孔處的接觸凸起，例如形成在電導體12上的焊料凸起28。
作為另一個選擇，如圖1C和1D所示，導體12沒有超出邊緣表面25延伸到平面26上或僅在有限的程度上延伸到平面26上，由此限定外圍接觸。
如圖1A和1B所示，集成電路封裝10還包括鍵合層32，用於將封裝層20附著到集成電路管芯22，如下文中所述。
應該認識到下文中所述的方法提供集成電路封裝10，其處於定義為晶片級封裝的範圍內，通常面積不比晶片尺寸大20％。還應該認識到下文中所述的方法提供集成電路封裝10，其中在晶片級執行封裝工藝直到將晶片式封裝分割成單獨的封裝管芯。
圖2A和2B是將保護絕緣晶片級封裝層板附著到優選由矽形成的並且包含根據本發明的多個集成電路管芯的的晶片的簡化示意圖。如圖2A和2B所示，通常，矽晶片40具有多個通過常規技術形成在其上的成品管芯22，並在管芯22的有源表面24處將其鍵合到晶片級封裝層板42上。
根據本發明的優選實施例，如圖3A所示，在有源表面24處通過鍵合層32將具有多個通過常規技術形成在其上的成品管芯22的晶片40鍵合到板42上。鍵合層32可以包括諸如環氧樹脂或聚亞胺脂的粘合劑、諸如焊料的金屬間鍵合和陽極鍵合中的一種或多種。或者，鍵合層32可以包括任何其它適合的鍵合材料。如圖3A所示，將電焊盤16形成在限定在晶片40上的有源表面24上。
應該認識到當根據本發明使用晶片時，可以省略矽晶片40的常規製造中的某些步驟。這些步驟包括在焊盤上提供通路開口、晶片背面研磨和晶片背面金屬塗敷。
在上文所描述的鍵合步驟之後，優選地將晶片級封裝層板42從通常在400至1000微米範圍內的原始厚度L1減薄到通常在10-250微米範圍內的所降低的厚度L2，如圖3B所示。可以通過研磨、拋光、蝕刻或任何其它適當的方法來實現晶片級封裝層板42的減薄。
同樣，優選地將矽晶片40從通常在400至1000微米範圍內的原始厚度L3減薄到通常在10-150微米範圍內的所降低的厚度L4，如圖3B所示。或者，當採用絕緣體上矽工藝時，可以將晶片40減薄到近似0微米的降低厚度，僅留下在鍵合到封裝層板42的有源表面24上的電路和焊盤。可以通過研磨、拋光、蝕刻或任何其它適當的方法來實現晶片40的減薄。如圖3B所示，優選地在相對於有源表面24的平面上減薄晶片40。利用通過將板42鍵合到其上所提供的附加機械強度能夠允許晶片厚度的這一減小。矽晶片厚度的減小不一定在該階段進行，而是可以在任何適當的稍候階段中進行。
在可選擇地減小晶片級封裝層板42的厚度之後，利用光刻工藝沿著其頂表面46根據預定切割線來蝕刻優選由矽形成的晶片級封裝層板42，所述切割線分割單個的管芯。由此產生被蝕刻的溝槽52，其完全貫穿通常在10-250微米範圍內的晶片級封裝層板42的厚度延伸，並貫穿鍵合層32以及任何其它層，例如可能存在的絕緣層，由此暴露焊盤16。在圖3C中示出包含多個晶片級封裝層20和相應的多個鍵合到其上的集成電路管芯22的蝕刻過的封裝晶片。
通常通過使用SF6、C4F8或其它適當的乾燥蝕刻氣體的蝕刻工藝來實現上述蝕刻。或者，在常規矽蝕刻溶液例如2.5％的氫氟酸、50％的硝酸、10％的醋酸和37.5％的水的混合物中進行蝕刻，從而將晶片級封裝層板42向下蝕刻到焊盤16，如圖3C所示。
矽蝕刻的結果是多個晶片級封裝層20，其中的每一個包括厚度在10-250微米範圍內的矽。
如圖3D所示，優選地所蝕刻的溝槽52塗敷有電介質材料，例如環氧樹脂、氧化矽、焊料掩模或任何其它適當的電介質材料，例如氮化矽、氮氧化矽、聚醯亞胺、BCBTM、聚對二甲苯、聚萘、碳氟化合物或丙烯酸鹽/脂。最終的絕緣層18優選通過旋塗形成，或者可以通過任何適當的方法形成，例如噴塗、幕式淋塗(curtain coating)、液相澱積、物理氣相澱積、化學氣相澱積、低壓化學氣相澱積、等離子體增強化學氣相澱積、快速熱化學氣相澱積或大氣壓化學氣相澱積。
在絕緣層18形成之後，如圖3E所示，通過任何適當的方法在每對相鄰的管芯之間的絕緣層18中形成開口56。開口56延伸穿過絕緣層18，由此暴露焊盤16。
圖3F示出導體層58的形成，該導體層覆蓋絕緣層18並延伸到開口56中。導體層58優選由鋁形成，或者可以由任何適當的導體材料或者諸如鋁、銅、鈦、鈦鎢合金或鉻等材料的混合物形成。
圖3G示出通常利用常規光刻技術的導體層58的構圖，以限定電接觸管芯22上的一個或多個焊盤16的邊緣並被適當地電鍍的多個導體12。
圖3H示出晶片塗敷有保護材料，優選為焊料掩模30或諸如聚對二甲苯、BCBTM或聚醯胺的其它保護材料，對其進行構圖以便在其中限定與導體12相通的孔60。
圖3I示出在與導體12電接觸的孔60處形成接觸凸起，例如焊料凸起28。
根據本發明的優選實施例，如圖3J所示，然後沿著線64分割晶片，以提供單獨的集成電路封裝，每一個包含單個的集成電路管芯22並與圖1A和1B的集成電路封裝10相似。
現在參考圖4，其是由圖3J的晶片製造的集成封裝的集成電路器件10的部分切除的詳細示意圖。如圖4所示，集成電路封裝10包括通過鍵合層32結合到管芯22的晶片級封裝層20。焊盤16的表面與直接形成在電介質絕緣層18上的導體12電接觸，如上所述。
現在參考圖5和6，圖5和6共同示出用於製造根據本發明優選實施例的集成電路器件的設備。常規的晶片製造設備180提供晶片40。通過鍵合設備182，利用鍵合層32將單個晶片在其有源表面上鍵合到諸如矽襯底的晶片級封裝層板42，該鍵合設備優選具有用於旋轉晶片40、晶片級封裝層板42和鍵合層32從而獲得鍵合層32的均勻分布的設備。
通過研磨設備183，例如可以在市場上從日本的Disco Ltd.買到的型號為BFG 841的研磨設備，使晶片級封裝層板42並且可選地使鍵合到其上的晶片40(圖2B)變薄。然後按照優選通過利用常規光刻技術，例如通過利用如參考標記184所示的常規旋塗光刻膠，所限定的圖形來蝕刻晶片級封裝層板42。適當的光刻膠可以在市場上從Hoechst買到，商標名稱為AZ 4562。
優選地利用適當的UV曝光系統185，例如Suss MicrTech AG的型號為MA200的UV曝光系統，通過光刻掩模186來對光刻膠進行掩模曝光。
然後在顯影槽(未示出)中使光刻膠顯影，並將其烘焙，然後優選通過利用CF6、C4F8或其它適當的幹法蝕刻氣體的幹法蝕刻工藝來蝕刻晶片級封裝層板。用於此目的的在市場上可以買到的設備包括由英國的Surface Technology Systems製造的幹法蝕刻機器188。
或者，利用處在溫控槽(未示出)中的矽蝕刻溶液來實現蝕刻。用於此目的的在市場上可以買到的設備包括均由美國的Wafab Inc.製造的Chemkleen槽和WHRV循環器。適合的溼法蝕刻的常規矽蝕刻溶液為可以在市場上從英國的Micro-Image Technology Ltd.買到的Isoform矽蝕刻劑。
在執行蝕刻和光刻膠剝離之後，通常對已封裝的晶片進行衝洗。最終的蝕刻晶片顯示在圖3C中。
然後用絕緣層18塗敷封裝層板42中的被蝕刻的溝槽52，如步驟190所示並在圖3D中示出。優選地通過利用常規的光刻技術在絕緣層18中形成開口，以暴露焊盤16，如步驟192所示並在圖3E中示出。可選擇地，可以提供防腐處理，如步驟194所示。
採用通過真空澱積技術操作的導體層澱積設備196，例如由列支敦斯登的Balzers AG製造的濺射機器，來在晶片級封裝層板42上製造導體層58(圖3F)。
優選地通過利用常規電澱積光刻膠，來執行導體的構造，如圖3G所示，所述常規電澱積光刻膠在市場上可以從DuPont買到、商標名稱為Primecoat，或者可以從Shipley買到、商標名稱為Eagle。在光刻膠槽組件198中將光刻膠施加在晶片上，所述光刻膠槽組件在市場上可以從DuPont或Shipley買到。
優選地通過UV曝光系統200利用用來限定適當的蝕刻圖形的掩模202來光構造光刻膠。然後在顯影槽204中使光刻膠顯影，然後在處於蝕刻槽208中的金屬蝕刻溶液206中對其進行蝕刻，由此提供諸如在圖1A和1B中所示的導體結構。
然後，優選地通過在市場上可以從日本的Okuno買到的無電鍍設備210來對圖3G所示的暴露出的導體條進行鍍覆。
在導體條鍍覆之後，利用如參考標記212所示的焊料掩模塗敷晶片以限定凸起28的位置60(圖3H)，然後以常規方法形成所述凸起28(圖3I)。或者，可以不需要凸起28。
然後通過切割刀214將晶片分割成單獨的預封裝集成電路器件，如圖3J所示。優選地，切割刀214為厚度為2-12mil的金剛石樹脂型刀(diamond resinoid blade)。作為另一選擇，可以利用任何其它常規方法，例如劃線、蝕刻、雷射和噴水，將晶片分割成單獨的電路器件。最終的封裝管芯如圖1A和1B所示。
現在參考圖7A-9J，它們示出根據本發明另一優選實施例的集成電路器件及其製造。如圖7A、7B和7C所示，每一個集成電路器件包括相對較薄且緊湊、不受環境影響並且在機械上得到加強的集成電路封裝，該集成電路封裝具有直接電鍍在覆蓋在晶片級封裝層上的絕緣層上的多種電導體。
圖7A示出集成電路封裝310，其具有多種電導體312。導體312電連接到焊盤316，並且優選直接形成在覆蓋在至少一個晶片級封裝層320上的絕緣層318上，該晶片級封裝層覆蓋在具有有源表面324的集成電路管芯322上。或者，可以部分或全部地消除絕緣層318。絕緣層318可以為任何適當的絕緣層，例如電介質層或鈍化層。焊盤316連接到有源表面324上的電路。優選地，晶片級封裝層320由結晶材料形成，最為優選地由矽形成。作為另一選擇，晶片級封裝層320由金屬、塑料、熱塑性塑料、熱固性材料和陶瓷中的至少一種形成。
導體312在邊緣表面325之上延伸到絕緣層318的平面326。該接觸設置允許將封裝310平面安裝到電路板上。集成電路封裝310還可以包括在形成在絕緣層318和封裝層320上的焊料掩模330中形成的孔處的接觸凸起，例如形成在電導體312上的焊料凸起328。集成電路封裝310優選還包括鍵合層332，其用於將封裝層320附著到集成電路管芯322。鍵合層332可以包括諸如環氧樹脂或聚亞安酯的粘合劑、諸如焊料的金屬間鍵合和陽極鍵合中的一個或多個。
圖7A的實施例的特定特徵在於晶片級封裝層320形成有覆蓋在管芯322的有源表面324上的凹槽334。
圖7B示出具有多種電導體352的集成電路封裝350。導體352電連接到焊盤356，並且優選直接形成在覆蓋在至少一個晶片級封裝層360上的絕緣層358上，該至少一個晶片級封裝層360覆蓋在具有有源表面364的集成電路管芯362上。或者，可以部分或全部地消除絕緣層358。絕緣層358可以是任何適當的絕緣層，例如電介質層或鈍化層。焊盤356連接到有源表面364上的電路。優選地，晶片級封裝層360由結晶材料形成，最為優選地由矽形成。作為另一選擇，晶片級封裝層360由金屬、塑料、熱塑性塑料、熱固性材料和陶瓷中的至少一種形成。
導體352在邊緣表面365之上延伸到封裝350的平面366上。該接觸設置允許將封裝350平面安裝到電路板上。集成電路封裝350還可以包括在形成在絕緣層358和封裝層360上的焊料掩模370中形成的孔處的接觸凸起，例如形成在電導體352上的焊料凸起368。集成電路封裝350優選還包括鍵合層372，其用於將封裝層360附著到集成電路管芯362。鍵合層372可以是諸如環氧樹脂或聚亞安酯的粘合劑、諸如焊料的金屬間鍵合和陽極鍵合中的至少一種。
圖7B的實施例的特定特徵在於晶片級封裝層360形成有覆蓋在管芯362的有源表面364上的凹槽374，並且管芯362形成有與凹槽374相通的開口376。優選地將一般由玻璃形成的附加保護層378附著到管芯362的下側，優選採用分割前的晶片式方式。保護層378可以由矽、玻璃、金屬、塑料、熱塑性塑料、熱固性材料、陶瓷、其任意組合或任何其它適當的材料形成。優選地，集成電路封裝350還包括鍵合層380，其用於將附加保護層378附著到管芯362。鍵合層380可以是諸如環氧樹脂或聚亞安酯的粘合劑、諸如焊料的金屬間鍵合和陽極鍵合中的一個或多個。
在本發明的另一優選實施例中，優選地將保護層378從通常在400至1000微米範圍內的原始厚度減薄到通常在10-250微米範圍內的降低厚度。可以通過研磨、拋光、蝕刻或任何其它適當的方法來實現保護層378的減薄。
圖7C示出具有多種電導體392的集成電路封裝390。導體392電連接到焊盤396，並且優選直接形成在覆蓋在至少一個晶片級封裝層400上的絕緣層398上，該至少一個晶片級封裝層400覆蓋在具有有源表面404的集成電路管芯402上。或者，可以部分或全部地消除絕緣層398。絕緣層398可以是任何適當的絕緣層，例如電介質層或鈍化層。焊盤396連接到有源表面404上的電路。優選地，晶片級封裝層400由結晶材料形成，最為優選地由矽形成。作為另一選擇，晶片級封裝層400由金屬、塑料、熱塑性塑料、熱固性材料和陶瓷中的至少一種形成。
導體392在邊緣表面405之上延伸到絕緣層398的平面406上。該接觸設置允許將封裝390平面安裝到電路板上。集成電路封裝390還可以包括在形成在絕緣層398和封裝層400上的焊料掩模410中形成的孔處的接觸凸起，例如形成在電導體392上的焊料凸起408。集成電路封裝390優選還包括鍵合層412，其用於將封裝層400附著到集成電路管芯402。鍵合層412可以包括諸如環氧樹脂或聚亞安酯的粘合劑、諸如焊料的金屬間鍵合和陽極鍵合中的一個或多個。
圖7C的實施例的特定特徵在於晶片級封裝層400形成有覆蓋在管芯402的有源表面404上的多個凹槽414。
應該認識到下述方法提供集成電路封裝310、350和390，其處在限定為晶片級封裝的範圍內，面積通常不比晶片尺寸大20％。應該認識到下述方法提供集成電路封裝310、350和390，其中在晶片級執行封裝工藝直到將晶片式封裝分割成單獨的封裝管芯。
圖8A和8B是將保護絕緣晶片級封裝層板附著到優選由矽形成並且包含根據本發明的多個集成電路管芯的的晶片的簡化示意圖。如圖8A和8B所示，通常矽晶片340具有通過常規技術形成在其上的多個成品管芯322，並在管芯322的有源表面324處將其鍵合到晶片級封裝層板342上。
根據本發明的優選實施例，如圖9A所示，在有源表面524處通過鍵合層532將具有通過常規技術形成在其上的多個成品管芯522的晶片540鍵合到板542。優選地，板542包括多個凹槽534，在將板542鍵合到晶片540之前將所述凹槽與管芯522對準。鍵合層532可以包括諸如環氧樹脂或聚亞安酯的粘合劑、諸如焊料的金屬間鍵合和陽極鍵合中的一個或多個。或者，鍵合層532可以包括任何其它適當的鍵合材料。如圖9A所示，電焊盤516形成在限定在晶片540上的有源表面524上。
應該認識到當根據本發明使用晶片時，可以省略矽晶片540的常規製造中的某些步驟。這些步驟包括在焊盤上提供通路開口、晶片背面研磨和晶片背面金屬塗敷。
在上文所述的鍵合步驟之後，優選地將晶片級封裝層板542從通常在400至1000微米範圍內的原始厚度L1減薄到通常在10-250微米範圍內的所降低的厚度L2，如圖9B所示。可以通過研磨、拋光、蝕刻或任何其它適當的方法來實現晶片級封裝層板542的減薄。
同樣，優選地將矽晶片540從通常在400至1000微米範圍內的原始厚度L3減薄到通常在10-150微米範圍內的所降低的厚度L4，如圖9B所示。或者，當採用絕緣體上矽工藝時，可以將晶片540減薄到近似0微米的降低厚度，僅留下在鍵合到封裝層板542的有源表面524上的電路和焊盤。可以通過研磨、拋光、蝕刻或任何其它適當的方法來實現晶片540的減薄。如圖9B所示，優選地在相對於有源表面524的平面上減薄晶片540。利用通過將板542鍵合到其上所提供的附加機械強度能夠允許晶片厚度的這一減小。矽晶片厚度的減小不一定在該階段進行，而是可以在任何適當的稍候階段中進行。
在可選擇地減小晶片級封裝層板542的厚度之後，利用光刻工藝沿著其頂表面546根據分割單獨管芯的預定切割線來蝕刻優選由矽形成的晶片級封裝層板542。由此產生被蝕刻的溝槽552，其完全貫穿通常在10-250微米範圍內的晶片級封裝層板542的厚度延伸，並貫穿鍵合層532以及任何其它層，例如可能存在的絕緣層，由此暴露焊盤516。在圖9C中示出包含多個晶片級封裝層520和相應的多個鍵合到其上的集成電路管芯522的被蝕刻的封裝晶片，所述晶片級封裝層各自包括至少一個凹槽534。
一般通過採用SF6、C4F8或其它適當的幹法蝕刻氣體的幹法蝕刻工藝來實現前述蝕刻。或者，在常規的矽蝕刻溶液例如2.5％的氫氟酸、50％的硝酸、10％的醋酸和37.5％的水的混合物中進行蝕刻，以便將晶片級封裝層板542向下蝕刻到焊盤516，如圖9C所示。
矽蝕刻的結果是多個晶片級封裝層520，其中的每一個包括厚度在10-250微米範圍內的矽。
如圖9D所示，所蝕刻的溝槽552優選塗敷有電介質材料，例如環氧樹脂、氧化矽、焊料掩模或任何其它適當的電介質材料，例如氮化矽、氮氧化矽、聚醯亞胺、BCBTM、聚對二甲苯、聚萘、碳氟化合物或丙烯酸鹽/脂。最終的絕緣層518優選通過旋塗形成，或者可以通過任何適當的方法形成，例如噴塗、幕式淋塗、液相澱積、物理氣相澱積、化學氣相澱積、低壓化學氣相澱積、等離子體增強化學氣相澱積、快速熱化學氣相澱積或大氣壓化學氣相澱積。
在絕緣層518形成之後，如圖9E所示，通過任何適當的方法在每對相鄰的管芯之間的絕緣層518中形成開口556。開口556延伸穿過絕緣層518，由此暴露焊盤516。
圖9F示出導體層558的形成，該導體層覆蓋絕緣層518並延伸到開口556中。導體層558優選由鋁形成，或者可以由任何適當的導體材料或者材料組合物形成，例如鋁、銅、鈦、鈦鎢合金或鉻。
圖9G示出通常利用常規光刻技術的導體層558的構圖，以限定電接觸管芯522上的一個或多個焊盤516的邊緣並適當地對其進行電鍍的多個導體512。
圖9H示出晶片塗敷有保護材料，優選為焊料掩模530或諸如聚對二甲苯、BCBTM或聚醯胺的其它保護材料，對其進行構圖以便在其中限定與導體512相通的孔560。
圖9I示出在與導體512電接觸的孔560處形成接觸凸起，例如焊料凸起528。
根據本發明的優選實施例，如圖9J所示，然後沿著線564分割晶片，以提供單獨的集成電路封裝，每一個包含單個的集成電路管芯522和至少一個凹槽534，並與圖7A、7B和7C的集成電路封裝310、350和390中的一個相似。
現在參考圖10，其是由圖9J的晶片製造的集成封裝的集成電路器件510的部分切除的詳細示意圖。如圖10所示，集成電路封裝510包括通過鍵合層532結合到管芯522的包含至少一個凹槽534的晶片級封裝層520。焊盤516的表面與直接形成在電介質絕緣層518上的導體512電接觸，如上所述。
現在參考圖11和12，圖11和12共同示出用於製造根據本發明優選實施例的集成電路器件的設備。常規的晶片製造設備580提供晶片540。將單個晶片540與諸如矽襯底的晶片級封裝層542對準，然後通過鍵合設備582，利用鍵合層532在其有源表面上將其鍵合到晶片級封裝層板542，該鍵合設備優選具有用於旋轉晶片540、晶片級封裝層板542和鍵合層532以便獲得鍵合層532的均勻分布的設備。
通過研磨設備583，例如可以在市場上從日本的Disco Ltd.買到的型號為BFG 841的研磨設備，使晶片級封裝層板542並且可選地使鍵合到其上的晶片540(圖8B)變薄。然後按照優選通過利用常規光刻技術，例如通過利用如參考標記584所示的常規旋塗光刻膠，所限定的圖形來蝕刻晶片級封裝層板542。適當的光刻膠可以在市場上從Hoechst買到，商標名稱為AZ 4562。
優選地利用適當的UV曝光系統585，例如Suss MicrTech AG的型號為MA200的UV曝光系統，通過光刻掩模586來對光刻膠進行掩模曝光。
然後在顯影槽(未示出)中使光刻膠顯影，並將其烘焙，然後優選通過利用SF6、C4F8或其它適當的幹法蝕刻氣體的幹法蝕刻工藝來蝕刻晶片級封裝層板。用於此目的的在市場上可以買到的設備包括由英國的Surface Technology Systems製造的幹法蝕刻機器588。
或者，利用處在溫控槽(未示出)中的矽蝕刻溶液來實現蝕刻。用於此目的的在市場上可以買到的設備包括均由美國的Wafab Inc.製造的Chemkleen槽和WHRV循環器。適當的溼法蝕刻的常規矽蝕刻溶液為可以在市場上從英國的Micro-Image Technology Ltd.買到的Isoform矽蝕刻劑。
在執行蝕刻和光刻膠剝離之後，通常對已封裝的晶片進行衝洗。最終的蝕刻晶片顯示在圖9C中。
然後用絕緣層518塗敷封裝層板542中的被蝕刻的溝槽552，如步驟590所示並在圖9D中示出。優選地通過利用常規的光刻技術在絕緣層518中形成開口，以暴露焊盤516，如步驟592所示並在圖9E中示出。可選擇地，可以提供防腐處理，如步驟594所示。
採用通過真空澱積技術操作的導體層澱積設備596，例如由列支敦斯登的Balzers AG製造的濺射機器，來在晶片級封裝層板542上製造導體層558(圖9F)。
優選地通過利用常規電澱積光刻膠，來執行導體的構造，如圖9G所示，所述常規電澱積光刻膠在市場上可以從DuPont買到、商標名稱為Primecoat，或者可以從Shipley買到、商標名稱為Eagle。在光刻膠槽組件598中將光刻膠施加在晶片上，所述光刻膠槽組件在市場上可以從DuPont或Shipley買到。
優選地通過UV曝光系統600利用用來限定適當的蝕刻圖形的掩模602來光構造光刻膠。然後在顯影槽604中使光刻膠顯影，然後在處於蝕刻槽608中的金屬蝕刻溶液606中對其進行蝕刻，由此提供諸如在圖7A、7B和7C中所示的導體結構。
然後，優選地通過在市場上可以從日本的Okuno買到的無電鍍設備610來對圖9G所示的暴露出的導體條進行鍍覆。
在導體條鍍覆之後，利用如參考標記612所示的焊料掩模塗敷晶片以限定凸起528的位置560(圖9H)，然後以常規方法形成所述凸起(圖9I)。或者，可以不需要凸起528。
然後通過切割刀614將晶片分割成單獨的預封裝集成電路器件，如圖9J所示。優選地，切割刀614是厚度為2-12mil的金剛石樹脂型刀。作為另一選擇，可以利用任何其它常規方法，例如劃線、蝕刻、雷射和噴水，將晶片分割成單獨的電路器件。最終的封裝管芯如圖7A、7B和7C所示。
現在參考圖13A-15J，它們示出根據本發明優選實施例的集成電路器件及其製造。如圖13A和13B所示，集成電路器件包括相對較薄且緊湊、不受環境影響並且在機械上得到加強的集成電路封裝710，該集成電路封裝具有多種電導體712。
本發明的特定特徵是導體712電連接到焊盤716，並且優選直接形成在覆蓋在具有有源表面724的集成電路管芯722上的絕緣層718上，而不存在介於其間的封裝層，例如玻璃層。或者，可以部分或全部地消除絕緣層718。絕緣層718可以是任何適當的絕緣層，例如電介質層或鈍化層。焊盤716連接到有源表面724上的電路。
根據本發明的優選實施例，導體712在邊緣表面725之上延伸到絕緣層718的平面726上。該接觸設置允許將封裝710平面安裝到電路板上。如圖13A和13B所示，集成電路封裝710還可以包括在形成在絕緣層718上的焊料掩模730中形成的孔處的接觸凸起，例如形成在電導體712上的焊料凸起728。
作為另一選擇，如圖13C和13D所示，導體712沒有超出邊緣表面725延伸到平面726上或僅僅在有限的程度上延伸到平面726上，由此限定外圍接觸。
集成電路器件優選包括晶片級封裝層720，其由結晶材料形成，最為優選地由矽形成。作為另一選擇，晶片級封裝層720由金屬、塑料、熱塑性塑料、熱固性材料和陶瓷中的至少一種形成。
如圖13A和13B所示，集成電路封裝710還包括鍵合層732，其用於將封裝層720附著到集成電路管芯722，如下文所述。
應該認識到下述方法提供集成電路封裝710，其處在限定為晶片級封裝的範圍內，面積通常不比晶片尺寸大20％。應該認識到下述方法提供集成電路封裝710，其中在晶片級執行封裝工藝直到將晶片式封裝分割成單獨的封裝管芯。
圖14A和14B是將保護絕緣晶片級封裝層板附著到優選由矽形成並且包含根據本發明的多個集成電路管芯的的晶片的簡化示意圖。如圖14A和14B所示，通常矽晶片740具有通過常規技術形成在其上的多個成品管芯722，並在管芯722的有源表面724處將其鍵合到晶片級封裝層板742上。
根據本發明的優選實施例，如圖15A所示，在有源表面724處通過鍵合層732將具有通過常規技術形成在其上的多個成品管芯722的晶片740鍵合到板742。鍵合層732可以包括諸如環氧樹脂或聚亞安酯的粘合劑、諸如焊料的金屬間鍵合和陽極鍵合中的一個或多個。或者，鍵合層732可以包括任何其它適當的鍵合材料。如圖15A所示，電焊盤716形成在限定在晶片740上的有源表面724上。
應該認識到當根據本發明使用晶片時，可以省略矽晶片740的常規製造中的某些步驟。這些步驟包括在焊盤上提供通路開口、晶片背面研磨和晶片背面金屬塗敷。
在上文所述的鍵合步驟之後，優選地將晶片級封裝層板742從通常在400至1000微米範圍內的原始厚度L1減薄到通常在10-250微米範圍內的所降低的厚度L2，如圖15B所示。可以通過研磨、拋光、蝕刻或任何其它適當的方法來實現晶片級封裝層板742的減薄。封裝層厚度的減小不一定發生在該階段，而是可以發生在任何適當的稍候階段中。
同樣，優選地將矽晶片740從通常在400至1000微米範圍內的原始厚度L3減薄到通常在10-150微米範圍內的所降低的厚度L4，如圖15B所示。或者，當採用絕緣體上矽工藝時，可以將晶片740減薄到近似0微米的降低厚度，僅留下在鍵合到封裝層板742的有源表面724上的電路和焊盤。可以通過研磨、拋光、蝕刻或任何其它適當的方法來實現晶片740的減薄。如圖15B所示，優選地在相對於有源表面724的平面上減薄晶片740。利用通過將板742鍵合到其上所提供的附加機械強度能夠允許晶片厚度的這一減小。
在可選擇地減小晶片740的厚度之後，利用光刻工藝沿著其頂表面746根據分割單獨管芯的預定切割線來蝕刻晶片740。由此產生被蝕刻的溝槽752，其完全貫穿通常在10-250微米範圍內的晶片740的厚度延伸，由此暴露焊盤716。在圖15C中示出包含封裝層板742和相應的多個鍵合到其上的集成電路管芯722的被蝕刻的封裝晶片，將所述封裝層板分割成多個晶片級封裝層。
一般通過採用SF6、C4F8或其它適當的幹法蝕刻氣體的幹法蝕刻工藝來實現前述蝕刻。或者，在常規的矽蝕刻溶液例如2.5％的氫氟酸、50％的硝酸、10％的醋酸和37.5％的水的混合物中進行蝕刻，以便將晶片740向下蝕刻到焊盤716，如圖15C所示。
矽蝕刻的結果是多個集成電路管芯722，其中的每一個包括厚度在10-250微米範圍內的矽。
如圖15D所示，所蝕刻的溝槽752優選塗敷有電介質材料，例如環氧樹脂、氧化矽、焊料掩模或任何其它適當的電介質材料，例如氮化矽、氮氧化矽、聚醯亞胺、BCBTM、聚對二甲苯、聚萘、碳氟化合物或丙烯酸鹽/脂。最終的絕緣層718優選通過旋塗形成，或者可以通過任何適當的方法形成，例如噴塗、幕式淋塗、液相澱積、物理氣相澱積、化學氣相澱積、低壓化學氣相澱積、等離子體增強化學氣相澱積、快速熱化學氣相澱積或大氣壓化學氣相澱積。
在絕緣層718形成之後，如圖15E所示，通過任何適當的方法在每對相鄰的管芯之間的絕緣層718中形成開口756。開口756延伸穿過絕緣層718，由此暴露焊盤716。
圖15F示出導體層758的形成，該導體層覆蓋絕緣層718並延伸到開口756中。導體層758優選由鋁形成，或者可以由任何適當的導體材料或者材料組合物形成，例如鋁、銅、鈦、鈦鎢合金或鉻。
圖15G示出通常利用常規光刻技術的導體層758的構圖，以限定電接觸管芯722上的一個或多個焊盤716的邊緣並適當地對其進行電鍍的多個導體712。
圖15H示出晶片塗敷有保護材料，優選為焊料掩模730或諸如聚對二甲苯、BCBTM或聚醯胺的其它保護材料，對其進行構圖以便在其中限定與導體712相通的孔760。
圖15I示出在與導體712電接觸的孔760處形成接觸凸起，例如焊料凸起728。
根據本發明的優選實施例，如圖15J所示，然後沿著線764分割封裝層板，以提供單獨的集成電路封裝，每一個包含單個的集成電路管芯722和單個的晶片級封裝層720，並與圖13A和13B的集成電路封裝710相似。
現在參考圖16，其是由圖15J的晶片製造的集成封裝的集成電路器件710的部分切除的詳細示意圖。如圖16所示，集成電路封裝710包括通過鍵合層732結合到管芯722的晶片級封裝層720。焊盤716的表面與直接形成在電介質絕緣層718上的導體712電接觸，如上所述。
現在參考圖17和18，它們共同示出用於製造根據本發明優選實施例的集成電路器件的設備。常規的晶片製造設備880提供晶片740。通過鍵合設備882，利用鍵合層732在其有源表面上將單個晶片740鍵合到諸如矽襯底的晶片級封裝層板742上，該鍵合設備優選具有用於旋轉晶片740、晶片級封裝層板742和鍵合層732以便獲得鍵合層732的均勻分布的設備。
通過研磨設備883，例如可以在市場上從日本的Disco Ltd.買到的型號為BFG 841的研磨設備，使晶片級封裝層板742並且可選地使鍵合到其上的晶片740(圖14B)變薄。然後按照優選通過利用常規光刻技術，例如通過利用如參考標記884所示的常規旋塗光刻膠，所限定的圖形來蝕刻晶片740。適當的光刻膠可以在市場上從Hoechst買到，商標名稱為AZ 4562。
優選地利用適當的UV曝光系統885，例如Suss MicrTechAG的型號為MA200的UV曝光系統，通過光刻掩模886來對光刻膠進行掩模曝光。
然後在顯影槽(未示出)中使光刻膠顯影，並將其烘焙，然後優選通過利用SF6、C4F8或其它適當的幹法蝕刻氣體的幹法蝕刻工藝來蝕刻晶片。用於此目的的在市場上可以買到的設備包括由英國的Surface Technology Systems製造的幹法蝕刻機器888。
或者，利用處在溫控槽(未示出)中的矽蝕刻溶液來實現蝕刻。用於此目的的在市場上可以買到的設備包括均由美國的Wafab Inc.製造的Chemkleen槽和WHRV循環器。適當的溼法蝕刻的常規矽蝕刻溶液為可以在市場上從英國的Micro-Image Technology Ltd.買到的Isoform矽蝕刻劑。
在執行蝕刻和光刻膠剝離之後，通常對已封裝的晶片進行衝洗。最終的蝕刻晶片顯示在圖15C中。
然後用絕緣層718塗敷晶片740中的被蝕刻的溝槽752，如步驟890所示並在圖15D中示出。優選地通過利用常規的光刻技術在絕緣層718中形成開口，以暴露焊盤716，如步驟892所示並在圖15E中示出。可選擇地，可以提供防腐處理，如步驟894所示。
採用通過真空澱積技術操作的導體層澱積設備896，例如由列支敦斯登的Balzers AG製造的濺射機器，來在晶片740上製造導體層758(圖15F)。
優選地通過利用常規電澱積光刻膠，來執行導體的構造，如圖15G所示，所述常規電澱積光刻膠在市場上可以從DuPont買到、商標名稱為Primecoat，或者可以從Shipley買到、商標名稱為Eagle。在光刻膠槽組件898中將光刻膠施加在晶片上，所述光刻膠槽組件在市場上可以從DuPont或Shipley買到。
優選地通過UV曝光系統900利用用來限定適當的蝕刻圖形的掩模902來光構造光刻膠。然後在顯影槽904中使光刻膠顯影，然後在處於蝕刻槽908中的金屬蝕刻溶液906中對其進行蝕刻，由此提供諸如在圖13A和13B中所示的導體結構。
然後，優選地通過在市場上可以從日本的Okuno買到的無電鍍設備910來對圖15G所示的暴露出的導體條進行鍍覆。
在導體條鍍覆之後，利用如參考標記912所示的焊料掩模塗敷晶片以限定凸起728的位置760(圖15H)，然後以常規方法形成所述凸起(圖15I)。或者，可以不需要凸起728。
然後通過切割刀914將晶片分割成單獨的預封裝集成電路器件，如圖15J所示。優選地，切割刀914是厚度為2-12mil的金剛石樹脂型刀。作為另一選擇，可以利用任何其它常規方法，例如劃線、蝕刻、雷射和噴水，將晶片分割成單獨的電路器件。最終的封裝管芯如圖13A和13B所示。
現在參考圖19A-21J，它們示出根據本發明的另一優選實施例的集成電路器件及其製造。如圖19A和19B所示，每一個集成電路器件包括相對較薄且緊湊、不受環境影響並且在機械上得到加強的集成電路封裝，該集成電路封裝具有直接電鍍在覆蓋在電路管芯上的絕緣層上的多種電導體。
圖19A示出集成電路封裝1010，其具有多種電導體1012。導體1012電連接到焊盤1016，並且優選直接形成在覆蓋在具有有源表面1024的集成電路管芯1022上的絕緣層1018上。或者，可以部分或全部地消除絕緣層1018。絕緣層1018可以為任何適當的絕緣層，例如電介質層或鈍化層。焊盤1016連接到有源表面1024上的電路。
導體1012在邊緣表面1025之上延伸到絕緣層1018的平面1026上。該接觸設置允許將封裝1010平面安裝到電路板上。集成電路封裝1010還可以包括在形成在絕緣層1018上的焊料掩模1030中形成的孔處的接觸凸起，例如形成在電導體1012上的焊料凸起1028。
集成電路器件優選包括晶片級封裝層1020，其由結晶材料形成，最為優選地由矽形成。作為另一選擇，晶片級封裝層1020由金屬、塑料、熱塑性塑料、熱固性材料和陶瓷中的至少一種形成。
集成電路封裝1010優選還包括鍵合層1032，其用於將封裝層1020附著到集成電路管芯1022。鍵合層1032可以包括諸如環氧樹脂或聚亞安酯的粘合劑、諸如焊料的金屬間鍵合和陽極鍵合中的一個或多個。
圖19A的實施例的特定特徵在於晶片級封裝層1020形成有覆蓋在管芯1022的有源表面1024上的凹槽1034。
圖19B示出具有多種電導體1052的集成電路封裝1050。導體1052電連接到焊盤1056，並且優選直接形成在覆蓋在具有有源表面1064的集成電路管芯1062上的絕緣層1058上。或者，可以部分或全部地消除絕緣層1058。絕緣層1058可以為任何適當的絕緣層，例如電介質層或鈍化層。焊盤1056連接到有源表面1064上的電路。
導體1052在邊緣表面1065之上延伸到絕緣層1058的平面1066上。該接觸設置允許將封裝1050平面安裝到電路板上。集成電路封裝1050還可以包括在形成在絕緣層1058上的焊料掩模1070中形成的孔處的接觸凸起，例如形成在電導體1052上的焊料凸起1068。
集成電路器件1050優選包括晶片級封裝層1060，其由結晶材料形成，最為優選地由矽形成。作為另一選擇，晶片級封裝層1060由金屬、塑料、熱塑性塑料、熱固性材料和陶瓷中的至少一種形成。
集成電路封裝1050優選還包括鍵合層1072，其用於將封裝層1060附著到集成電路管芯1062。鍵合層1072可以包括諸如環氧樹脂或聚亞安酯的粘合劑、諸如焊料的金屬間鍵合和陽極鍵合中的一個或多個。
圖19B的實施例的特定特徵在於晶片級封裝層1060形成有覆蓋在管芯1062的有源表面1064上的多個凹槽1074。
應該認識到下述方法提供集成電路封裝1010和1050，其處於限定為晶片級封裝的範圍內，面積通常不比晶片尺寸大20％。應該認識到下述方法提供集成電路封裝1010和1050，其中在晶片級執行封裝工藝直到將晶片式封裝分割成單獨的封裝管芯。
圖20A和20B是將保護絕緣晶片級封裝層板附著到優選由矽形成並且包含根據本發明的多個集成電路管芯的晶片的簡化示意圖。如圖20A和20B所示，矽晶片1040一般具有通過常規技術形成在其上的多個成品管芯1022，並在管芯1022的有源表面1024處將其鍵合到晶片級封裝層板1042上。
根據本發明的優選實施例，如圖21A所示，在有源表面1224處通過鍵合層1232將具有通過常規技術形成在其上的多個成品管芯1222的晶片1240鍵合到板1242。優選地，板1242包括多個凹槽1234，在將板1242鍵合到晶片1240之前將所述凹槽與管芯1222對準。鍵合層1232可以包括諸如環氧樹脂或聚亞安酯的粘合劑、諸如焊料的金屬間鍵合和陽極鍵合中的一個或多個。或者，鍵合層1232可以包括任何其它適當的鍵合材料。如圖21A所示，電焊盤1216形成在限定在晶片1240上的有源表面1224上。
應該認識到當根據本發明使用晶片時，可以省略矽晶片1240的常規製造中的某些步驟。這些步驟包括在焊盤上提供通路開口、晶片背面研磨和晶片背面金屬塗敷。
在上文所述的鍵合步驟之後，優選地將晶片級封裝層板1242從通常在400至1000微米範圍內的原始厚度L1減薄到通常在10-250微米範圍內的所降低的厚度L2，如圖21B所示。可以通過研磨、拋光、蝕刻或任何其它適當的方法來實現晶片級封裝層板1242的減薄。晶片級封裝層厚度的減小不一定在該階段進行，而是可以在任何適當的稍候階段中進行。
同樣，優選將矽晶片1240從通常在400至1000微米範圍內的原始厚度L3減薄到通常在10-150微米範圍內的所降低的厚度L4，如圖21B所示。或者，當採用絕緣體上矽工藝時，可以將晶片1240減薄到近似0微米的降低厚度，僅留下在鍵合到封裝層板1242的有源表面1224上的電路和焊盤。可以通過研磨、拋光、蝕刻或任何其它適當的方法來實現晶片1240的減薄。如圖21B所示，優選地在相對於有源表面1224的平面上減薄晶片1240。利用通過將板1242鍵合到其上所提供的附加機械強度能夠允許晶片厚度的這一減小。
在可選擇地減小晶片1240的厚度之後，利用光刻工藝沿著其頂表面1246根據分割單個管芯的預定切割線來蝕刻晶片1240。由此產生被蝕刻的溝槽1252，其完全貫穿通常在10-250微米範圍內的晶片1240的厚度延伸，由此暴露焊盤1216。在圖21C中示出包含封裝層板1242和相應的多個鍵合到其上的集成電路管芯1222的被蝕刻的封裝晶片，將所述封裝層板分割成多個各自包括至少一個凹槽1234的晶片級封裝層1220。
一般通過採用SF6、C4F8或其它適當的幹法蝕刻氣體的幹法蝕刻工藝來實現前述蝕刻。或者，在常規的矽蝕刻溶液例如2.5％的氫氟酸、50％的硝酸、10％的醋酸和37.5％的水的混合物中進行蝕刻，以便將晶片1240向下蝕刻到焊盤1216，如圖21C所示。
矽蝕刻的結果是多個集成電路管芯1222，其中的每一個包括厚度在10-250微米範圍內的矽。
如圖21D所示，所蝕刻的溝槽1252優選塗敷有電介質材料，例如環氧樹脂、氧化矽、焊料掩模或任何其它適當的電介質材料，例如氮化矽、氮氧化矽、聚醯亞胺、BCBTM、聚對二甲苯、聚萘、碳氟化合物或丙烯酸鹽/脂。最終的絕緣層1218優選通過旋塗形成，或者可以通過任何適當的方法形成，例如噴塗、幕式淋塗、液相澱積、物理氣相澱積、化學氣相澱積、低壓化學氣相澱積、等離子體增強化學氣相澱積、快速熱化學氣相澱積或大氣壓化學氣相澱積。
在絕緣層1218形成之後，如圖21E所示，通過任何適當的方法在每對相鄰的管芯之間的絕緣層1218中形成開口1256。開口1256延伸穿過絕緣層1218，由此暴露焊盤1216。
圖21F示出導體層1258的形成，該導體層覆蓋絕緣層1218並延伸到開口1256中。導體層1258優選由鋁形成，或者可以由任何適當的導體材料或者材料組合物形成，例如鋁、銅、鈦、鈦鎢合金或鉻。
圖21G示出通常利用常規光刻技術的導體層1258的構圖，以限定電接觸管芯1222上的一個或多個焊盤1216的邊緣並適當地對其進行電鍍的多個導體1212。
圖21H示出晶片塗敷有保護材料，優選為焊料掩模1230或諸如聚對二甲苯、BCBTM或聚醯胺的其它保護材料，對其進行構圖以在其中限定與導體1212相通的孔1260。
圖21I示出在與導體1212電接觸的孔1260處形成接觸凸起，例如焊料凸起1228。
根據本發明的優選實施例，如圖21J所示，然後沿著線1264分割封裝層板，以提供單獨的集成電路封裝，每一個包含單個的集成電路管芯1222和至少一個凹槽1234，並與圖19A和19B的集成電路封裝1010、1050和1090中的一個相似。
現在參考圖22，其是由圖21J的晶片製造的集成封裝的集成電路器件1210的部分切除的詳細示意圖。如圖22所示，集成電路封裝1210包括通過鍵合層1232結合到管芯1222的包含至少一個凹槽1234的晶片級封裝層1220。焊盤1216的表面與直接形成在電介質絕緣層1218上的導體1212電接觸，如上所述。
現在參考圖23和24，圖23和24共同示出用於製造根據本發明優選實施例的集成電路器件的設備。常規的晶片製造設備1280提供晶片1240。單個晶片1240與諸如矽襯底的晶片級封裝層1242對準，然後通過鍵合設備1282，利用鍵合層1232在其有源表面上將其鍵合到晶片級封裝層板1242，該鍵合設備優選具有用於旋轉晶片1240、晶片級封裝層板1242和鍵合層1232以便獲得鍵合層1232的均勻分布的設備。
通過研磨設備1283，例如可以在市場上從日本的Disco Ltd.買到的型號為BFG 841的研磨設備，使晶片級封裝層板1242並且可選地使鍵合到其上的晶片1240(圖20B)變薄。然後按照優選通過利用常規光刻技術，例如通過利用如參考標記1284所示的常規旋塗光刻膠，所限定的圖形來蝕刻晶片1240。適當的光刻膠可以在市場上從Hoechst買到，商標名稱為AZ 4562。
優選地利用適當的UV曝光系統1285，例如Suss MicrTech AG的型號為MA200的UV曝光系統，通過光刻掩模1286來對光刻膠進行掩模曝光。
然後在顯影槽(未示出)中使光刻膠顯影，並將其烘焙，然後優選通過利用SF6、C4F8或其它適當的幹法蝕刻氣體的幹法蝕刻工藝來蝕刻晶片。用於此目的的在市場上可以買到的設備包括由英國的Surface Technology Systems製造的幹法蝕刻機器1288。
或者，利用處在溫控槽(未示出)中的矽蝕刻溶液來實現蝕刻。用於此目的的在市場上可以買到的設備包括均由美國的Wafab Inc.製造的Chemkleen槽和WHRV循環器。適當的溼法蝕刻的常規矽蝕刻溶液為可以在市場上從英國的Micro-Image Technology Ltd.買到的Isoform矽蝕刻劑。
在執行蝕刻和光刻膠剝離之後，通常對已封裝的晶片進行衝洗。最終的蝕刻晶片顯示在圖21C中。
然後用絕緣層1218塗敷晶片1240中的被蝕刻的溝槽1252，如步驟1290所示並在圖21D中示出。優選地通過利用常規的光刻技術在絕緣層1218中形成開口，以暴露焊盤716，如步驟1292所示並在圖21E中示出。可選擇地，可以提供防腐處理，如步驟1294所示。
採用通過真空澱積技術操作的導體層澱積設備1296，例如由列支敦斯登的Balzers AG製造的濺射機器，來在晶片1240上製造導體層1258(圖21F)。
優選地通過利用常規電澱積光刻膠，來執行導體的構造，如圖21G所示，所述常規電澱積光刻膠在市場上可以從DuPont買到、商標名稱為Primecoat，或者可以從Shipley買到、商標名稱為Eagle。在光刻膠槽組件1298中將光刻膠施加在晶片上，所述光刻膠槽組件在市場上可以從DuPont或Shipley買到。
優選地通過UV曝光系統1300利用用來限定適當的蝕刻圖形的掩模1302來光構造光刻膠。然後在顯影槽1304中使光刻膠顯影，然後在處於蝕刻槽1308中的金屬蝕刻溶液1306中對其進行蝕刻，由此提供諸如在圖19A和19B中所示的導體結構。
然後，優選地通過在市場上可以從日本的Okuno買到的無電鍍設備1310來對圖21G所示的暴露出的導體條進行鍍覆。
在導體條鍍覆之後，利用如參考標記1312所示的焊料掩模塗敷晶片以限定凸起1228的位置1260(圖21H)，然後以常規方法形成所述凸起(圖21I)。或者，可以不需要凸起1228。
然後通過切割刀1314將晶片分割成單獨的預封裝集成電路器件，如圖21J所示。優選地，切割刀1314是厚度為2-12mil的金剛石樹脂型刀。作為另一選擇，可以利用任何其它常規方法，例如劃線、蝕刻、雷射和噴水，將晶片分割成單獨的電路器件。最終的封裝管芯如圖19A和19B所示。
本領域技術人員應該理解的是本發明不限於上文中具體示出和說明的內容。更確切地，本發明的範圍包括上文中所述的各種特徵的結合和部分組合及其各種修改和變化，如本領域技術人員通過閱讀前述說明書能想到的並且在現有技術中沒有的修改和變化。
權利要求
1.一種集成封裝的集成電路器件，包括集成電路管芯，其包括具有第一和第二大體平坦的表面和邊緣表面的結晶襯底；以及形成在所述第一大體平坦的表面上的有源表面；形成在所述有源表面上的至少一個晶片級封裝層；以及形成在所述至少一個晶片級封裝層上的至少一個電接觸，所述至少一個電接觸通過形成在所述第一大體平坦的表面上的至少一個焊盤連接到所述有源表面上的電路。
2.一種集成封裝的集成電路器件，包括集成電路管芯，其包括具有第一和第二大體平坦的表面和邊緣表面的結晶襯底；以及形成在所述第一大體平坦的表面上的有源表面；形成在所述有源表面上的至少一個晶片級封裝層；以及形成在所述至少一個晶片級封裝層的至少一個邊緣表面上的至少一個電接觸，所述至少一個電接觸通過形成在所述第一大體平坦的表面上的至少一個焊盤連接到所述有源表面上的電路。
3.一種集成封裝的集成電路器件，包括集成電路管芯，其包括具有第一和第二大體平坦的表面和邊緣表面的結晶襯底；以及形成在所述第一大體平坦的表面上的有源表面；形成在所述有源表面上的至少一個晶片級封裝層；以及形成在所述第二大體平坦的表面上的至少一個電接觸，所述至少一個電接觸通過形成在所述第一大體平坦的表面上的至少一個焊盤連接到所述有源表面上的電路。
4.一種集成封裝的集成電路器件，包括集成電路管芯，其包括具有第一和第二大體平坦的表面和邊緣表面的結晶襯底；以及形成在所述第一大體平坦的表面上的有源表面；形成在所述有源表面上的至少一個晶片級封裝層；以及形成在所述結晶襯底的所述邊緣表面中的至少一個邊緣表面上的至少一個電接觸，所述至少一個電接觸通過形成在所述第一大體平坦的表面上的至少一個焊盤連接到所述有源表面上的電路。
5.根據權利要求1-4中任何一項所述的集成封裝的集成電路器件，並且其中所述至少一個晶片級封裝層由結晶材料形成。
6.根據權利要求1-4中任何一項所述的集成封裝的集成電路器件，並且其中所述結晶襯底和所述至少一個晶片級封裝層都由矽形成。
7.根據權利要求1-4中任何一項所述的集成封裝的集成電路器件，並且其中所述至少一個晶片級封裝層由金屬、塑料、熱塑性塑料、熱固性材料和陶瓷中的至少一種形成。
8.根據權利要求1或2所述的集成封裝的集成電路器件，並且還包括在所述至少一個晶片級封裝層上並直接在所述至少一個電接觸下方形成的絕緣層。
9.根據權利要求3或4所述的集成封裝的集成電路器件，並且還包括在所述第二大體平坦的表面上並直接在所述至少一個電接觸下方形成的絕緣層。
10.根據權利要求8或9所述的集成封裝的集成電路器件，並且其中所述絕緣層包括鈍化層和電介質層中的至少一種。
11.根據權利要求8或9所述的集成封裝的集成電路器件，並且其中所述絕緣層包括環氧樹脂、氧化矽、焊料掩模、氮化矽、氮氧化矽、聚醯亞胺、BCBTM、聚對二甲苯、聚萘、碳氟化合物和丙烯酸鹽/脂中的至少一種。
12.根據權利要求1-4中任何一項所述的集成封裝的集成電路器件，並且其中所述至少一個晶片級封裝層由矽形成。
13.根據權利要求1或2所述的集成封裝的集成電路器件，並且還包括形成在所述結晶襯底與所述至少一個封裝層之間的至少一個間隙。
14.根據權利要求3或4所述的集成封裝的集成電路器件，並且還包括形成在所述結晶襯底與所述至少一個封裝層之間的至少一個間隙。
15.根據權利要求13或14所述的集成封裝的集成電路器件，並且其中所述至少一個間隙形成為所述至少一個封裝層中的至少一個凹槽。
16.根據權利要求13所述的集成封裝的集成電路器件，並且還包括形成在所述結晶襯底中的至少一個間隙。
17.根據權利要求1或2所述的集成封裝的集成電路器件，且還包括形成在所述結晶襯底中的至少一個間隙。
18.根據權利要求1或2所述的集成封裝的集成電路器件，並且還包括形成在所述結晶襯底中的至少一個間隙和形成在所述結晶襯底下方並密封形成在所述結晶襯底中的所述間隙的至少一個晶片級封裝層。
19.一種製造集成封裝的集成電路器件的方法，包括提供形成在晶片上的多個集成電路管芯，所述管芯中的每一個具有第一和第二大體平坦的表面以及有源表面和形成在所述第一大體平坦的表面上的至少一個焊盤，所述有源表面包括電路；在所述有源表面上形成至少一個晶片級封裝層；在所述至少一個晶片級封裝層上形成至少一個電接觸，所述至少一個電接觸通過所述至少一個焊盤連接到所述電路；並且隨後將所述晶片分割成多個封裝的集成電路器件。
20.一種製造集成封裝的集成電路器件的方法，包括提供形成在晶片上的多個集成電路管芯，所述管芯中的每一個具有第一和第二大體平坦的表面、邊緣表面、以及有源表面和形成在所述第一大體平坦的表面上的至少一個焊盤，所述有源表面包括電路；在所述有源表面上形成至少一個晶片級封裝層；在所述至少一個晶片級封裝層的至少一個邊緣表面上形成至少一個電接觸，所述至少一個電接觸通過所述至少一個焊盤連接到所述電路；並且隨後將所述晶片分割成多個封裝的集成電路器件。
21.一種製造集成封裝的集成電路器件的方法，包括提供形成在晶片上的多個集成電路管芯，所述管芯中的每一個具有第一和第二大體平坦的表面、邊緣表面、以及有源表面和形成在所述第一大體平坦的表面上的至少一個焊盤，所述有源表面包括電路；在所述有源表面上形成至少一個晶片級封裝層；在所述第二大體平坦的表面上形成至少一個電接觸，所述至少一個電接觸通過所述至少一個焊盤連接到所述電路；並且隨後將所述晶片分割成多個封裝的集成電路器件。
22.一種製造集成封裝的集成電路器件的方法，包括提供形成在晶片上的多個集成電路管芯，所述管芯中的每一個具有第一和第二大體平坦的表面以及有源表面和形成在所述第一大體平坦的表面上的至少一個焊盤，所述有源表面包括電路；在所述有源表面上形成至少一個晶片級封裝層；在所述集成電路管芯的所述邊緣表面中的至少一個邊緣表面上形成至少一個電接觸，所述至少一個電接觸通過所述至少一個焊盤連接到所述電路；並且隨後將所述晶片分割成多個封裝的集成電路器件。
23.根據權利要求19-22中任何一項所述的方法，並且其中所述形成至少一個晶片級封裝層包括形成至少一個結晶材料晶片級封裝層。
24.根據權利要求19-22中任何一項所述的方法，並且其中所述形成至少一個晶片級封裝層包括形成至少一個矽晶片級封裝層，並且所述提供形成在晶片上的多個集成電路管芯包括提供形成在矽晶片上的多個集成電路管芯。
25.根據權利要求19-22中任何一項所述的方法，並且其中所述形成至少一個晶片級封裝層包括形成至少一個包含金屬、塑料、熱塑性塑料、熱固性材料和陶瓷中的至少一種的晶片級封裝層。
26.根據權利要求19或20所述的方法，並且還包括在所述至少一個晶片級封裝層上形成絕緣層，並且其中所述形成至少一個電接觸包括直接在所述絕緣層上形成所述至少一個電接觸。
27.根據權利要求21或22所述的方法，並且還包括在所述第二大體平坦的表面和所述邊緣表面上形成絕緣層，並且其中所述形成至少一個電接觸包括直接在所述絕緣層上形成所述至少一個電接觸。
28.根據權利要求19-22中任何一項所述的方法，並且其中所述形成至少一個晶片級封裝層包括形成至少一個矽晶片級封裝層。
29.根據權利要求19或20所述的方法，並且還包括在所述多個管芯與所述至少一個封裝層之間形成至少一個間隙。
30.根據權利要求21或22所述的方法，並且還包括在所述多個管芯與所述至少一個封裝層之間形成至少一個間隙。
31.根據權利要求29或30所述的方法，並且其中所述形成至少一個間隙包括在所述至少一個封裝層中形成至少一個凹槽。
32.根據權利要求29所述的方法，並且其中所述形成至少一個間隙包括在所述多個管芯中形成至少一個間隙。
33.根據權利要求19或20所述的方法，並且還包括在所述多個管芯中形成至少一個間隙。
34.根據權利要求19或20所述的方法，並且還包括在所述多個管芯中形成至少一個間隙；並且在所述第二大體平坦的表面上形成至少一個晶片級封裝層，由此密封所述間隙。
35.根據權利要求29-34中任何一項所述的方法，其中所述在所述有源表面上形成至少一個晶片級封裝層還包括將所述至少一個晶片級封裝層與所述有源表面對準。
36.根據權利要求19-22中任何一項所述的方法，並且其中所述形成至少一個晶片級封裝層包括利用鍵合層將所述晶片級封裝層鍵合到所述多個管芯上。
37.根據權利要求36所述的方法，並且其中所述鍵合層包括粘合劑、金屬間鍵合和陽極鍵合中的至少一種。
38.根據權利要求19-22中任何一項所述的方法，並且其中所述形成至少一個晶片級封裝層還包括將所述封裝層從原始厚度減薄到所降低的厚度。
39.根據權利要求38所述的方法，並且其中所述減薄包括研磨、拋光和蝕刻中的至少一種。
40.根據權利要求19-22中任何一項所述的方法，並且還包括在所述形成至少一個晶片級封裝層之後並在所述分割之前，將所述多個管芯從原始厚度減薄到所降低的厚度。
41.根據權利要求40所述的方法，並且其中所述減薄包括研磨、拋光和蝕刻中的至少一種。
42.根據權利要求40所述的方法，並且其中所述減薄包括減薄所述第二平坦的表面。
43.根據權利要求19或20所述的方法，並且還包括在所述多個管芯中形成至少一個第一間隙；並且在所述至少一個晶片級封裝層中形成至少一個第二間隙，所述第二間隙與所述第一間隙相通。
44.根據權利要求43所述的方法，並且還包括在所述第二大體平坦的表面上形成至少一個晶片級封裝層，由此密封所述第一間隙。
45.根據權利要求44所述的方法，並且其中所述在所述第二大體平坦的表面上形成至少一個晶片級封裝層包括形成至少一個結晶材料晶片級封裝層。
46.根據權利要求45所述的方法，並且其中所述至少一個結晶材料晶片級封裝層由矽形成。
47.根據權利要求44所述的方法，並且其中所述在所述第二大體平坦的表面上形成至少一個晶片級封裝層包括形成至少一個包含金屬、塑料、熱塑性塑料、熱固性材料和陶瓷中的至少一種的晶片級封裝層。
48.根據權利要求44所述的方法，並且其中所述在所述第二大體平坦的表面上形成至少一個晶片級封裝層包括利用鍵合層將所述第二大體平坦的表面上的所述晶片級封裝層鍵合到所述多個管芯上。
49.根據權利要求48所述的方法，並且其中所述鍵合層包括粘合劑、金屬間鍵合和陽極鍵合中的至少一種。
50.根據權利要求44所述的方法，並且其中所述在所述第二大體平坦的表面上形成至少一個晶片級封裝層還包括將所述封裝層從原始厚度減薄到所降低的厚度。
51.根據權利要求50所述的方法，並且其中所述減薄包括研磨、拋光和蝕刻中的至少一種。
全文摘要
一種集成封裝的集成電路器件，包括集成電路管芯，其包括具有第一和第二大體平坦的表面和邊緣表面的結晶襯底和形成在第一大體平坦的表面上的有源表面；形成在有源表面上的至少一個晶片級封裝層；以及形成在至少一個晶片級封裝層上的至少一個電接觸，所述至少一個電接觸通過形成在第一大體平坦的表面上的至少一個焊盤連接到有源表面上的電路。
文檔編號H01L23/31GK1836325SQ200480023300
公開日2006年9月20日 申請日期2004年6月16日 優先權日2003年6月16日
發明者吉爾·西爾伯, 魯文·卡特拉魯, 朱莉婭·阿克申託恩, 沃格·奧佳涅相 申請人:謝爾卡斯有限公司