屏蔽柵溝槽功率器件及其製造方法與流程

2023-05-22 09:11:01

本發明涉及一種半導體集成電路製造方法，特別是涉及一種屏蔽柵(Shield Gate Trench，SGT)溝槽功率器件；本發明還涉及一種屏蔽柵溝槽功率器件的製造方法。

背景技術：

如圖1A至圖1N所示，是現有屏蔽柵溝槽功率器件的製造方法各步驟中的器件結構示意圖；這種方法是採用自下而上的方法形成具有屏蔽柵的深溝槽分離側柵結構，包括如下步驟：

步驟一、如圖1A所示，提供一半導體襯底如矽襯底101；在半導體襯底101的表面形成硬質掩模層102，硬質掩模層102能採用氧化層，或採用氧化層加氮化層。

如圖1B所示，之後採用光刻工藝對硬質掩模層102進行刻蝕定義出柵極形成區域，之後再以硬質掩模層102為掩模對半導體襯底101進行刻蝕形成深溝槽103。

步驟二、如圖1C所示，在深溝槽103的側面和底部表面形成氧化層104。

步驟三、如圖1D所示，在所述深溝槽103中填充源極多晶矽105，該源極多晶矽105即為源極多晶矽，源極多晶矽105一般和源極相連，用於形成屏蔽柵。

步驟四、如圖1E所示，對源極多晶矽105進行回刻，該回刻將深溝槽103外的源極多晶矽105都去除，深溝槽103內的源極多晶矽105頂部和半導體襯底101相平。

如圖1F所示，將深溝槽103頂部區域的氧化層104去除。

步驟五、如圖1G所示，進行熱氧化工藝同時形成柵氧化層106a和多晶矽間隔離介質層106b。

如圖1H所示，形成多晶矽柵107，多晶矽柵107即為深溝槽柵。

如圖1I所示，對多晶矽柵107進行回刻，回刻後的多晶矽柵107僅位於深溝槽103頂部的源極多晶矽105兩側；由此可知，同一深溝槽103的兩側面之間的多晶矽柵107呈分離結構，為了和完全填充於深溝槽頂部的多晶矽柵組成的深溝槽柵相區別，將這種形成於深溝槽側壁的具有分離式結構的深溝槽柵稱為深溝槽分離側柵。

步驟六、如圖1I所示，形成阱區108，源區109。

如圖1J所示，形成層間膜110，接觸孔，標記111a所對應的接觸孔對應於未填充金屬之前的結構。較佳為，在刻蝕形成接觸孔111a之後，還需要在源區109頂部所對應的接觸孔111a的底部形成阱區接觸區。

如圖1K所示，之後在接觸孔111a中填充金屬，填充金屬後的接觸孔用標記111標示。

如圖1L所示，形成正面金屬層112。

如圖1M所示，採用光刻刻蝕工藝對正面金屬層112進行圖形化分別形成源極和柵極，其中源極通過接觸孔和底部的源區109、阱區接觸區109以及源極多晶矽105接觸，柵極通過接觸孔和多晶矽柵107接觸。

如圖1N所示，之後形成在半導體襯底101的背面形成漏區和背面金屬層113，由背面金屬層113組成漏極。

現有方法中，多晶矽柵107的一個側面通過柵氧化層106a和阱區108隔離，阱區108的被多晶矽柵107側面覆蓋的表面用於形成溝道。由圖1N所示可知，上述現有方法形成的多晶矽柵107僅位於深溝槽頂部的側壁，這種具有側壁多晶矽結構的垂直器件能夠增加工作電流；同時源極多晶矽105填充於整個深溝槽中，源極多晶矽105能形成良好的屏蔽，具有較小的底部電容，從而能減少源漏或柵漏的輸入電容，提高頻率特性。

但是，如圖1N所示的現有器件結構，該器件具有較大的柵源寄生電容(Cgs)，Cgs主要由兩部分組成，即圖1N中虛線圈114所對應Cgs1和虛線圈115所對應Cgs2，Cgs1和Cgs2並聯形成Cgs。其中，Cgs1是所述多晶矽柵107和通過所述柵氧化層106a和連接源極的阱區108和源區109形成的柵源寄生電容即第一部分柵源寄生電容；Cgs2是所述多晶矽柵107和通過所述多晶矽間隔離介質層106b和連接源極的源極多晶矽105形成的柵源寄生電容即第二部分柵源寄生電容；由圖1N所示可知，所述多晶矽間隔離介質層106b和所述柵氧化層106a同時形成，故都具有較薄的厚度；同時，所述多晶矽柵107和所述源極多晶矽105的交疊區域較大，該交疊區域和所述多晶矽柵107和阱區108和源區109的交疊區域相當，基本上所述多晶矽柵107的第一側面都和阱區108和源區109的交疊、所述多晶矽柵107的第二側面都和所述源極多晶矽105的交疊；較薄的所述多晶矽間隔離介質層106b和所述柵氧化層106a的厚度以及較大的交疊面積，使得Cgs1和Cgs2都具有較大的值，兩者並聯的Cgs的值為Cgs1和Cgs2的和，故Cgs的值也較大，因此如何降低Cgs是本申請關注的問題。

技術實現要素：

本發明所要解決的技術問題是提供一種屏蔽柵溝槽功率器件，能降低器件的柵源寄生電容，從改善器件的輸入電容並提高器件的性能。為此，本發明還提供一種屏蔽柵溝槽功率器件的製造方法。

為解決上述技術問題，本發明提供的屏蔽柵溝槽功率器件的柵極結構包括：

形成於半導體襯底中的深溝槽，在所述深溝槽的底部表面和側面形成有底部介質層。

在所述底部介質層頂部的所述深溝槽的側面依次形成有柵介質層和多晶矽柵；所述底部介質層未將所述深溝槽完全填充，令所述深溝槽中所述底部介質層所圍區域為底部溝槽以及所述多晶矽柵所圍區域為頂部溝槽。

所述柵介質層和所述多晶矽柵的疊加寬度小於底部的所述底部介質層的寬度，所述頂部溝槽的寬度大於所述底部溝槽的寬度。

在所述底部溝槽中填充有源極多晶矽，所述源極多晶矽的頂部表面低於所述底部溝槽的頂部表面；第二介質層完全填充在所述源極多晶矽頂部的所述底部溝槽以及所述頂部溝槽中，所述第二介質層實現所述源極多晶矽以及所述多晶矽柵之間的隔離。

通過所述第二介質層減少所述源極多晶矽和所述多晶矽柵之間的寄生電容；所述第二介質層深入到所述底部溝槽中的深度越深所述源極多晶矽和所述多晶矽柵之間的寄生電容越小，所述第二介質層的寬度越大所述源極多晶矽和所述多晶矽柵之間的寄生電容越小。

進一步的改進是，所述半導體襯底為第一導電類型摻雜，在所述半導體襯底表面形成有第二導電類型的阱區，被所述多晶矽柵側面覆蓋的所述阱區表面用於形成溝道。

在所述阱區表面形成有第一導電類型重摻雜的源區。

在所述半導體襯底的正面還形成有層間膜、接觸孔和正面金屬層，源極和柵極由對所述正面金屬層進行光刻刻蝕形成，所述源極通過接觸孔和所述源區以及所述源極多晶矽接觸，所述柵極通過接觸孔和所述多晶矽柵接觸。

漏區由形成於減薄後的所述半導體襯底背面的第一導電類型重摻雜區組成，在所述漏區的背面形成背面金屬層作為漏極。

進一步的改進是，所述底部介質層為氧化層，所述第二介質層為氧化層，所述柵介質層為氧化層。

進一步的改進是，所述第二介質層由所述層間膜組成。

進一步的改進是，在和所述源區相接觸的接觸孔的底部形成有第二導電類型重摻雜的阱區接觸區。

進一步的改進是，屏蔽柵溝槽功率器件為N型器件，第一導電類型為N型，第二導電類型為P型，所述半導體襯底為N型摻雜；或者，屏蔽柵溝槽功率器件為P型器件，第一導電類型為P型，第二導電類型為N型，所述半導體襯底為P型摻雜。

進一步的改進是，所述半導體襯底為矽襯底。

為解決上述技術問題，本發明提供的屏蔽柵溝槽功率器件的製造方法的柵極結構採用如下步驟形成：

步驟一、提供一半導體襯底，採用光刻刻蝕工藝在所述半導體襯底中形成深溝槽。

步驟二、在所述深溝槽的底部表面和側面形成底部介質層；所述底部介質層未將所述深溝槽完全填充。

步驟三、進行多晶矽澱積形成第一多晶矽層將形成有所述底部介質層的所述深溝槽完全填充。

步驟四、進行多晶矽回刻，由回刻後的所述第一多晶矽層組成源極多晶矽；所述源極多晶矽位於所述深溝槽的底部並通過所述底部介質層和所述深溝槽表面隔離。

步驟五、採用澱積和回刻工藝在所述源極多晶矽頂部的所述深溝槽中形成第一掩模層；所述第一掩模層的頂部表面低於所述深溝槽的頂部表面。

步驟六、以所述第一掩模層為掩模對所述底部介質層進行回刻，回刻後的所述底部介質層位於所述深溝槽的底部，且所述源極多晶矽的頂部表面低於所述底部介質層的頂部表面；之後，去除所述第一掩模層。

步驟七、在所述底部介質層頂部的所述深溝槽的側面依次形成柵介質層和多晶矽柵。

令所述深溝槽中所述底部介質層所圍區域為底部溝槽以及所述多晶矽柵所圍區域為頂部溝槽；所述柵介質層和所述多晶矽柵的疊加寬度小於底部的所述底部介質層的寬度，所述頂部溝槽的寬度大於所述底部溝槽的寬度。

步驟八、形成第二介質層將所述源極多晶矽頂部的所述底部溝槽以及所述頂部溝槽完全填充，所述第二介質層實現所述源極多晶矽以及所述多晶矽柵之間的隔離。

通過所述第二介質層減少所述源極多晶矽和所述多晶矽柵之間的寄生電容；所述第二介質層深入到所述底部溝槽中的深度越深所述源極多晶矽和所述多晶矽柵之間的寄生電容越小，所述第二介質層的寬度越大所述源極多晶矽和所述多晶矽柵之間的寄生電容越小。

進一步的改進是，步驟七中所述多晶矽柵採用多晶矽澱積加多晶矽回刻工藝形成。

進一步的改進是，所述半導體襯底為第一導電類型摻雜，柵極結構形成之後，還包括如下步驟：

步驟九、進行離子注入在所述半導體襯底中形成第二導電類型的阱區；進行第一導電類型重摻雜的源注入在所述阱區表面形成源區；對所述阱區和所述源區進行熱退火推進工藝；被所述多晶矽柵側面覆蓋的所述阱區表面用於形成溝道。

步驟十、在所述半導體襯底正面形成層間膜、接觸孔和正面金屬層，對所述正面金屬層進行光刻刻蝕形成源極和柵極，所述源極通過接觸孔和所述源區以及所述源極多晶矽接觸，所述柵極通過接觸孔和所述多晶矽柵接觸。

步驟十一、對所述半導體襯底背面進行減薄並形成第一導電類型重摻雜的漏區，在所述漏區的背面形成背面金屬層作為漏極。

進一步的改進是，步驟十中所述接觸孔的開口形成後、金屬填充前，還包括在和所述源區相接觸的接觸孔的底部進行第二導電類型重摻雜注入形成阱區接觸區的步驟。

進一步的改進是，所述底部介質層為氧化層，所述第二介質層為氧化層；所述柵介質層為氧化層，所述柵介質層採用熱氧化工藝形成。

進一步的改進是，所述第二介質層由所述層間膜組成，此時，步驟八整合到步驟十的所述層間膜的形成工藝中，步驟七完成之後直接進行步驟九，在步驟十的所述層間膜的形成工藝中通過所述層間膜將所述源極多晶矽頂部的所述底部溝槽以及所述頂部溝槽完全填充並組成所述第二介質層。

進一步的改進是，屏蔽柵溝槽功率器件為N型器件，第一導電類型為N型，第二導電類型為P型，所述半導體襯底為N型摻雜；或者，屏蔽柵溝槽功率器件為P型器件，第一導電類型為P型，第二導電類型為N型，所述半導體襯底為P型摻雜。

進一步的改進是，所述半導體襯底為矽襯底。

本發明屏蔽柵溝槽功率器件對柵極結構做了特別設計，多晶矽柵採用分離側柵結構，即一個深溝槽中包括兩個形成於深溝槽的頂部的側面的且互相隔離開的多晶矽柵結構，源極多晶矽則僅形成於深溝槽的底部，源極多晶矽並不填充於深溝槽兩個側面間的多晶矽柵之間，而是在深溝槽的側面的多晶矽柵間填充第二介質層，且第二介質層深入到多晶矽柵的底部區域中即本發明定義的底部溝槽中，這樣較厚的第二介質層能夠很好的實現多晶矽柵和源極多晶矽之間的隔離且第二介質層深入到底部溝槽中的結構還能消除多晶矽柵和源極多晶矽之間的側面交疊，這樣能夠大大減少源極多晶矽和多晶矽柵之間的寄生電容，該寄生電容和現有技術中的圖1N的虛線圈115所對應Cgs2相對應，所以本發明能夠減少Cgs2；且本發明能通過調節第二介質層深入到底部溝槽的深度以及第二介質層的寬度調節Cgs2的大小，第二介質層深入到底部溝槽中的深度越深所述源極多晶矽和多晶矽柵之間的寄生電容越小，第二介質層的寬度越大所述源極多晶矽和多晶矽柵之間的寄生電容越小。由上可知，本發明能降低器件的柵源寄生電容，從改善器件的輸入電容並提高器件的性能。

附圖說明

下面結合附圖和具體實施方式對本發明作進一步詳細的說明：

圖1A-圖1N是現有屏蔽柵溝槽功率器件的製造方法各步驟中的器件結構示意圖；

圖2是本發明實施例屏蔽柵溝槽功率器件結構示意圖；

圖3A-圖3J是本發明實施例方法各步驟中的器件結構示意圖。

具體實施方式

如圖2所示，是本發明實施例屏蔽柵溝槽功率器件結構示意圖，本發明實施例屏蔽柵溝槽功率器件的柵極結構包括：

形成於半導體襯底如矽襯底1中的深溝槽301，在所述深溝槽301的底部表面和側面形成有底部介質層2。

在所述底部介質層2頂部的所述深溝槽301的側面依次形成有柵介質層(未用標記標出)和多晶矽柵4；所述底部介質層2未將所述深溝槽301完全填充，令所述深溝槽301中所述底部介質層2所圍區域為底部溝槽302以及所述多晶矽柵4所圍區域為頂部溝槽303。

所述柵介質層和所述多晶矽柵4的疊加寬度小於底部的所述底部介質層2的寬度，所述頂部溝槽303的寬度大於所述底部溝槽302的寬度。

在所述底部溝槽302中填充有源極多晶矽3，所述源極多晶矽3的頂部表面低於所述底部溝槽302的頂部表面；第二介質層5完全填充在所述源極多晶矽3頂部的所述底部溝槽302以及所述頂部溝槽303中，所述第二介質層5實現所述源極多晶矽3以及所述多晶矽柵4之間的隔離。

通過所述第二介質層5減少所述源極多晶矽3和所述多晶矽柵4之間的寄生電容；所述第二介質層5深入到所述底部溝槽302中的深度越深所述源極多晶矽3和所述多晶矽柵4之間的寄生電容越小，所述第二介質層5的寬度越大所述源極多晶矽3和所述多晶矽柵4之間的寄生電容越小。比較圖2和現有技術對應的圖1N可知，本發明實施例的所述多晶矽柵4和所述源極多晶矽3之間間隔有比圖1N中的多晶矽間隔離介質層106b更厚的所述第二介質層5，且通過將所述第二介質層5深入到所述底部溝槽302中，這樣所述多晶矽柵4和所述源極多晶矽3的側面之間不會直接交疊，所以本發明實施例的Cgs2即所述源極多晶矽3和所述多晶矽柵4之間的寄生電容會更小。

所述半導體襯底1為第一導電類型摻雜，在所述半導體襯底1表面形成有第二導電類型的阱區6，被所述多晶矽柵4側面覆蓋的所述阱區6表面用於形成溝道。

在所述阱區6表面形成有第一導電類型重摻雜的源區7。

在所述半導體襯底1的正面還形成有層間膜5、接觸孔8和正面金屬層9，源極和柵極由對所述正面金屬層9進行光刻刻蝕形成，所述源極通過接觸孔8和所述源區7以及所述源極多晶矽3接觸，所述柵極通過接觸孔8和所述多晶矽柵4接觸。

漏區由形成於減薄後的所述半導體襯底1背面的第一導電類型重摻雜區組成，在所述漏區的背面形成背面金屬層10作為漏極。

本發明實施例何種，所述底部介質層2為氧化層，所述第二介質層5為氧化層，所述柵介質層為氧化層。且所述第二介質層5由所述層間膜5組成，在圖2中兩者都採用標記5表示。

在和所述源區7相接觸的接觸孔8的底部形成有第二導電類型重摻雜的阱區接觸區11。

本發明實施例中，屏蔽柵溝槽功率器件為N型器件，第一導電類型為N型，第二導電類型為P型，所述半導體襯底1為N型摻雜。在其它實施例中也能為：屏蔽柵溝槽功率器件為P型器件，第一導電類型為P型，第二導電類型為N型，所述半導體襯底1為P型摻雜。

由於本發明實施例能夠提高Cgs2，而Cgs1能夠保持和現有技術的相同，這樣本發明實施例器件能降低由Cgs1和Cgs2並聯形成的總的柵源寄生電容即Cgs。

如圖3A至圖3J所示，是本發明實施例方法各步驟中的器件結構示意圖，本發明實施例屏蔽柵溝槽功率器件的製造方法的柵極結構採用如下步驟形成：

步驟一、如圖3A所示，提供一半導體襯底1，採用光刻刻蝕工藝在所述半導體襯底1中形成深溝槽301。

較佳為，所述半導體襯底1為矽襯底。形成所述深溝槽301時採用硬質掩模層(HM)401，也即在光刻工藝之前先在所述半導體襯底1的表面形成所述硬質掩模層401，之後光刻定義出所述深溝槽301的形成區域，之後依次刻蝕所述硬質掩模層和所述半導體襯底1形成所述深溝槽301；之後去除所述硬質掩模層401。

步驟二、如圖3B所示，在所述深溝槽301的底部表面和側面形成底部介質層2；所述底部介質層2未將所述深溝槽301完全填充。

較佳為，所述底部介質層2為氧化層。

步驟三、如圖3C所示，進行多晶矽澱積形成第一多晶矽層3將形成有所述底部介質層2的所述深溝槽301完全填充。

步驟四、如圖3D所示，進行多晶矽回刻，由回刻後的所述第一多晶矽層3組成源極多晶矽3；所述源極多晶矽3位於所述深溝槽301的底部並通過所述底部介質層2和所述深溝槽301表面隔離。

步驟五、如圖3E所示，採用澱積和回刻工藝在所述源極多晶矽3頂部的所述深溝槽301中形成第一掩模層402；所述第一掩模層402的頂部表面低於所述深溝槽301的頂部表面。較佳為，所述第一掩模層401直接採用光刻膠如正性光刻膠組成，通過光刻膠塗布和全面曝光加顯影之後能形成所述第一掩模層401的結構。

步驟六、如圖3F所示，以所述第一掩模層402為掩模對所述底部介質層2進行回刻，回刻後的所述底部介質層2位於所述深溝槽301的底部，且所述源極多晶矽3的頂部表面低於所述底部介質層2的頂部表面；之後，去除所述第一掩模層402。

步驟七、在所述底部介質層2頂部的所述深溝槽301的側面依次形成柵介質層和多晶矽柵4。所述多晶矽柵4採用多晶矽澱積加多晶矽回刻工藝形成，首先、如圖3G所示，進行多晶矽澱積形成所述多晶矽柵4所需厚度的多晶矽層4；之後、如圖3H所示，進行多晶矽的回刻，回刻能自動將所述源極多晶矽3頂部的多晶矽層4以及所述深溝槽301外部的多晶矽層4去除，由保留於所述深溝槽301的頂部側面的多晶矽層4組成所述多晶矽柵4。

較佳為，所述柵介質層為氧化層，所述柵介質層採用熱氧化工藝形成。

令所述深溝槽301中所述底部介質層2所圍區域為底部溝槽302以及所述多晶矽柵4所圍區域為頂部溝槽303；所述柵介質層和所述多晶矽柵4的疊加寬度小於底部的所述底部介質層2的寬度，所述頂部溝槽303的寬度大於所述底部溝槽302的寬度。

步驟八、如圖3J所示，形成第二介質層5將所述源極多晶矽3頂部的所述底部溝槽302以及所述頂部溝槽303完全填充，所述第二介質層5實現所述源極多晶矽3以及所述多晶矽柵4之間的隔離；

通過所述第二介質層5減少所述源極多晶矽3和所述多晶矽柵4之間的寄生電容；所述第二介質層5深入到所述底部溝槽302中的深度越深所述源極多晶矽3和所述多晶矽柵4之間的寄生電容越小，所述第二介質層5的寬度越大所述源極多晶矽3和所述多晶矽柵4之間的寄生電容越小。

本發明實施例方法中，所述半導體襯底1為第一導電類型摻雜，柵極結構形成之後，還包括如下步驟：

步驟九、如圖3I所示，進行離子注入在所述半導體襯底1中形成第二導電類型的阱區6；進行第一導電類型重摻雜的源注入在所述阱區6表面形成源區7；對所述阱區6和所述源區7進行熱退火推進工藝；被所述多晶矽柵4側面覆蓋的所述阱區6表面用於形成溝道。

步驟十、如圖3J所示，在所述半導體襯底1正面形成層間膜5。本發明實施例方法中，所述第二介質層5由所述層間膜5組成，此時，步驟八整合到步驟十的所述層間膜5的形成工藝中，步驟七完成之後直接進行步驟九，在步驟十的所述層間膜5的形成工藝中通過所述層間膜5將所述源極多晶矽3頂部的所述底部溝槽302以及所述頂部溝槽303完全填充並組成所述第二介質層5。也即，上述步驟八不再單獨進行，而是在步驟十中形成層間膜5時同時形成。

所述層間膜5形成之後，形成接觸孔8和正面金屬層9，對所述正面金屬層9進行光刻刻蝕形成源極和柵極，所述源極通過接觸孔8和所述源區7以及所述源極多晶矽3接觸，所述柵極通過接觸孔8和所述多晶矽柵4接觸。

通常所述層間膜5為氧化層。

較佳為，所述接觸孔8的開口形成後、金屬填充前，還包括在和所述源區7相接觸的接觸孔8的底部進行第二導電類型重摻雜注入形成阱區接觸區11的步驟。

步驟十一、對所述半導體襯底1背面進行減薄並形成第一導電類型重摻雜的漏區，在所述漏區的背面形成背面金屬層10作為漏極。

本發明實施例方法形成的屏蔽柵溝槽功率器件為N型器件，第一導電類型為N型，第二導電類型為P型，所述半導體襯底1為N型摻雜。在其它實施例中也能為：屏蔽柵溝槽功率器件為P型器件，第一導電類型為P型，第二導電類型為N型，所述半導體襯底1為P型摻雜。

以上通過具體實施例對本發明進行了詳細的說明，但這些並非構成對本發明的限制。在不脫離本發明原理的情況下，本領域的技術人員還可做出許多變形和改進，這些也應視為本發明的保護範圍。