一種下變頻混頻器的製作方法
2023-05-13 05:17:57
本發明涉及無線通信領域，尤其涉及一種下變頻混頻器。
背景技術：
在射頻接收機的設計中，混頻器位於低噪聲放大器之後，對低噪聲放大器放大後的信號進行下變頻處理，產生頻率較低的中頻信號以供後續的基帶處理。混頻器的設計應綜合考慮噪聲係數、轉換增益、線性度、埠隔離度以及功耗等指標。在射頻接收機中，混頻器的性能影響著整個系統的性能。混頻器的噪聲係數決定著接收機系統對低噪聲放大器的增益和噪聲的要求，對接收機系統靈敏度影響顯著，高轉換增益的混頻器可以改善系統的噪聲，混頻器線性度的好壞直接決定接收機的動態範圍。
混頻器分為無源混頻器和有源混頻器。無源混頻器由於沒有靜態電流流過開關混頻級，閃爍噪聲較小，且線性度較高，但缺點是無法提供轉換增益。一般需要在無源混頻器後接跨阻放大器，這會增加設計的複雜度、功耗、面積和成本。有源混頻器是利用有源器件實現混頻功能，雙平衡吉爾伯特混頻器是目前應用最廣泛的一種有源混頻器結構，它利用乘法功能實現混頻，雙平衡可以有效抑制幹擾信號，它可以提供一定的轉換增益且埠隔離度較高，但線性度比較差，且噪聲相對較高。吉爾伯特混頻器的閃爍噪聲主要源於開關管的非理想工作和開關管源極寄生電容的充放電作用。
文獻[1]採用噪聲消除技術並引入電感與開關對共源節點電容諧振設計出一種低噪聲和高增益的下變頻混頻器，但線性度較差。文獻[2]採用正交反饋的跨導級結構提高混頻器的線性度，但增益較低。文獻[3]利用兩個工作於線性區的對稱mos管基於新型全差分乘法器結構，實現高線性度，但功耗較大。由此可見，在通常的混頻器設計中，很難同時實現高增益、低噪聲和高線性度，並且相應的補償措施會帶來其他方面的性能損失。
參考文獻：
【1】王良坤,馬成炎,葉甜春.低噪聲和高增益cmos下變頻混頻器設計[j].微電子學,2008,38(5):674-678.
【2】張雲珠,翁強,吳建輝,等.高線性度的cmos下變頻混頻器的設計[j].固體電子學研究與進展,2008,28(2):220-223.
【3】趙明劍,李斌,吳朝暉.新型高線性度雙平衡cmos混頻器晶片的設計[j].華南理工大學學報(自然科學版),2013,41(5):28-33.
技術實現要素：
本發明的目的在於提供一種下變頻混頻器，具有低噪聲、高增益、高線性度，同時兼顧合理的功耗，能夠用於射頻接收機前端。為解決上述技術問題，本發明採用如下的技術方案：
一種下變頻混頻器，包括：輸入跨導單元、開關單元、電流注入單元、交叉耦合有源負載單元和尾電流源單元，其中，
尾電流源基於電流鏡結構為輸入跨導單元提供直流偏置，
輸入跨導單元將射頻電壓信號轉換為射頻電流信號，利用交叉耦合跨導增強技術提高電路等效跨導值提高增益，同時在跨導單元的兩條支路之間增加lc諧振迴路降低閃爍噪聲；
開關單元對輸入跨導單元輸出的射頻電流信號通過電流換向進行調製；
交叉耦合有源負載單元用pmos管交叉耦合對作為輸出負載；
差分中頻輸出電壓信號從開關單元和交叉耦合有源負載單元之間輸出。
優選地，所述輸入跨導單元包括：第七電晶體(m7)、第八電晶體(m8)、第九電晶體(m9)和第十電晶體(m10)；
其中，所述第九電晶體(m9)的柵極與第三電阻(r3)的第一端和射頻輸入端(rf+)連接；所述第十電晶體(m10)的柵極與第四電阻(r4)的第一端和射頻輸入端(rf-)連接；所述第九電晶體(m9)的源極與第十電晶體(m10)的源極和第十三電晶體(m13)的漏極連接。
所述開關單元包括：第三電晶體(m3)、第四電晶體(m4)、第五電晶體(m5)和第六電晶體(m6)；
其中，所述第三電晶體(m3)的柵極與第六電晶體(m3)的柵極、第三電容(c3)的第一端、第二電感(l2)的第二端和第一電阻(r1)的第一端連接；所述第四電晶體(m4)的柵極與第五電晶體(m5)的柵極、第四電容(c4)的第一端、第三電感(l3)的第二端和第二電阻(r2)的第一端連接；所述第四電晶體(m4)的柵極與第五電晶體(m5)的柵極、第四電容(c4)的第一端、第三電感(l3)的第二端和第二電阻(r2)的第一端連接；所述第三電晶體(m3)的源極與第四電晶體(m4)的源極、第十一電晶體(m11)的漏極、第七電晶體(m7)的漏極、第八電晶體(m8)的柵極、第九電晶體(m9)的漏極、第一電感(l1)的第一端和第一電容(c1)的第一端連接；所述第五電晶體(m5)的源極與第六電晶體(m6)的源極、第十二電晶體(m12)的漏極、第七電晶體(m7)的柵極、第八電晶體(m8)的漏極、第十電晶體(m10)的漏極、第一電感(l1)的第二端和第二電容(c2)的第一端連接。
所述電流注入單元包括：第十一電晶體(m11)和第十二電晶體(m12)。
所述交叉耦合有源負載單元包括：第一電晶體(m1)和第二電晶體(m2)；
其中，所述第一電晶體(m1)的柵極與第二電晶體(m2)的柵極、第四電晶體(m4)的漏極、第六電晶體(m6)的漏極和輸出端(if-)連接；所述第二電晶體(m2)的柵極與第一電晶體(m1)的柵極、第三電晶體(m3)的漏極、第五電晶體(m5)的漏極和輸出端(if+)連接。
所述尾電流源單元包括：第十三電晶體(m13)、第十四電晶體(m14)、第十五電晶體(m15)和第十六電晶體(m16)；
其中，第十三電晶體(m13)的柵極與第十四電晶體(m14)的柵極、第十四電晶體(m14)的漏極、第十五電晶體(m15)的柵極和第十五電晶體(m15)的漏極連接；第十五電晶體(m15)的源極與第十六電晶體(m16)的柵極和第十六電晶體(m16)的漏極連接。
所述第一電晶體(m1)的源極、第二電晶體(m2)的源極、第十一電晶體(m11)的源極、第十二電晶體(m12)的源極和第十六電晶體(m16)的源極均與第一電壓源(v1)連接；所述第十一電晶體(m11)的柵極和第十二電晶體(m12)的柵極均與第二電壓源(v2)連接；所述第一電阻(r1)的第二端和第二電阻(r2)的第二端均與第三電壓源(v3)連接；所述第三電阻(r3)的第二端和第四電阻(r4)的第二端均與第四電壓源(v4)連接；所述第一電容(c1)的第二端、第二電容(c2)的第二端、第三電容(c3)的第二端、第四電容(c4)的第二端、第七電晶體(m7)的源極、第八電晶體(m8)的源極、第十三電晶體(m13)的源極和第十四電晶體(m14)的源極均與接地端連接；所述第二電感(l2)的第一端連接本振信號(lo+)；第三電感(l3)的第一端連接本振信號(lo-)。
所述第一電晶體(m1)、第二電晶體(m2)、第十一電晶體(m11)、第十二電晶體(m12)、第十五電晶體(m15)和第十六電晶體(m16)均為pmos電晶體，其餘均為nmos電晶體。
所述第一電壓源(v1)提供直流偏置電壓，且電壓值為1.8v。
與現有技術相比，本發明實施例的技術方案的有益效果是：
(1)本發明採用交叉耦合有源負載，同時改善轉換增益和線性度；
(2)本發明採用交叉耦合跨導增強結構，提高轉換增益；
(3)本發明採用lc諧振迴路，濾出雜波，降低噪聲；
(4)本發明採用電流注入結構，在不增加開關單元偏置電流的情況下提高輸入跨導管的跨導值，提高轉換增益並降低閃爍噪聲；
(5)本發明的實現採用主流cmos工藝，可以與普通採用cmos工藝的數字基帶電路集成在同一塊晶片上，容易實現片上系統集成；
(6)本發明可以採用深亞微米0.18umcmos工藝實現，1.8v低電源電壓供電，其功耗消耗較低。
附圖說明
圖1是本發明下變頻混頻器的電路原理圖；
圖2為本發明下變頻混頻器的變頻增益的仿真結果圖；
圖3是本發明下變頻混頻器的噪聲係數的仿真結果圖；
圖4是本發明下變頻混頻器的線性度的仿真結果圖。
具體實施方式
本發明實施例通過提供一種下變頻混頻器，解決了現有技術中存在的，混頻器無法同時兼具優良的增益和優良的線性度性能的技術問題。為使本發明要解決的技術問題、技術方案和優點更加清楚，下面將結合附圖及具體實施例進行詳細描述。
本發明實施例提供一種下變頻混頻器結構，包括：輸入跨導單元、開關單元、電流注入單元、交叉耦合有源負載單元和尾電流源單元，尾電流源單元為輸入跨導單元提供直流偏置，射頻輸入信號由輸入跨導單元放大，通過交叉耦合pmos管和lc諧振迴路增強信號，輸出至開關單元，與輸入開關單元的本振信號混頻，開關單元的輸出連接交叉耦合有源負載單元，利用正反饋進一步增強輸出中頻信號，差分中頻輸出信號從開關單元和交叉耦合有源負載單元之間輸出。
輸入跨導單元包括：第七電晶體m7、第八電晶體m8、第九電晶體m9和第十電晶體m10；
其中，所述第九電晶體m9的柵極與第三電阻r3的第一端和射頻輸入端rf+連接；所述第十電晶體m10的柵極與第四電阻r4的第一端和射頻輸入端rf-連接；所述第九電晶體m9的源極與第十電晶體m10的源極和第十三電晶體m13的漏極連接。
開關單元包括：第三電晶體m3、第四電晶體m4、第五電晶體m5和第六電晶體m6；
其中，所述第三電晶體m3的柵極與第六電晶體m3的柵極、第三電容c3的第一端、第二電感l2的第二端和第一電阻r1的第一端連接；所述第四電晶體m4的柵極與第五電晶體m5的柵極、第四電容c4的第一端、第三電感l3的第二端和第二電阻r2的第一端連接；所述第四電晶體m4的柵極與第五電晶體m5的柵極、第四電容c4的第一端、第三電感l3的第二端和第二電阻r2的第一端連接；所述第三電晶體m3的源極與第四電晶體m4的源極、第十一電晶體m11的漏極、第七電晶體m7的漏極、第八電晶體m8的柵極、第九電晶體m9的漏極、第一電感l1的第一端和第一電容c1的第一端連接；所述第五電晶體m5的源極與第六電晶體m6的源極、第十二電晶體m12的漏極、第七電晶體m7的柵極、第八電晶體m8的漏極、第十電晶體m10的漏極、第一電感l1的第二端和第二電容c2的第一端連接。
電流注入單元包括：第十一電晶體m11和第十二電晶體m12。
交叉耦合有源負載單元包括：第一電晶體m1和第二電晶體m2；
其中，所述第一電晶體m1的柵極與第二電晶體m2的柵極、第四電晶體m4的漏極、第六電晶體m6的漏極和輸出端if-連接；所述第二電晶體m2的柵極與第一電晶體m1的柵極、第三電晶體m3的漏極、第五電晶體m5的漏極和輸出端if+連接。
尾電流源單元包括：第十三電晶體m13、第十四電晶體m14、第十五電晶體m15和第十六電晶體m16；
其中，第十三電晶體m13的柵極與第十四電晶體m14的柵極、第十四電晶體m14的漏極、第十五電晶體m15的柵極和第十五電晶體m15的漏極連接；第十五電晶體m15的源極與第十六電晶體m16的柵極和第十六電晶體m16的漏極連接。
第一電晶體m1的源極、第二電晶體m2的源極、第十一電晶體m11的源極、第十二電晶體m12的源極和第十六電晶體m16的源極均與第一電壓源v1連接；所述第十一電晶體m11的柵極和第十二電晶體m12的柵極均與第二電壓源v2連接；所述第一電阻r1的第二端和第二電阻r2的第二端均與第三電壓源v3連接；所述第三電阻r3的第二端和第四電阻r4的第二端均與第四電壓源v4連接；所述第一電容c1的第二端、第二電容c2的第二端、第三電容c3的第二端、第四電容c4的第二端、第七電晶體m7的源極、第八電晶體m8的源極、第十三電晶體m13的源極和第十四電晶體m14的源極均與接地端連接；所述第二電感l2的第一端連接本振信號lo+；第三電感l3的第一端連接本振信號lo-。
第一電晶體m1、第二電晶體m2、第十一電晶體m11、第十二電晶體m12、第十五電晶體m15和第十六電晶體m16均為pmos電晶體，其餘均為nmos電晶體。
第一電壓源v1提供直流偏置電壓，且電壓值為1.8v。
本發明的實施例中，射頻信號分別加在第九電晶體的柵極和第十電晶體的柵極，電壓信號轉變為電流信號。第七電晶體和第八電晶體組成的交叉耦合對提高電路的轉換增益，但會使噪聲性能惡化。在兩開關對的共源節點之間採用第一電感、第二電容和第三電容組成的諧振網絡，使其在本振頻率下諧振，濾除其它頻率的信號，不僅提高了轉換增益，還對噪聲係數和線性度有所改善。
本發明的實施例中，為了使開關單元能在適當的本振信號下工作於理想的開關方式，將第三電晶體、第四電晶體、第五電晶體和第六電晶體偏置在截止區邊緣，即柵源電壓與閾值電壓接近。開關對在本振信號的控制下交替導通，將輸入跨導級產生的電流周期性地由一邊轉換到另一邊。第二電感和第三電容、第三電感和第四電容組成的諧振網絡起到本振信號埠匹配的作用，提高了電路的轉換增益。混頻器開關對的閃爍噪聲是混頻器的主要噪聲源，可以通過提高開關對的柵寬減小閃爍噪聲，但這會增加寄生電容而影響開關的速度。電流注入單元可以通過減小開關對的偏置電流降低噪聲。
本發明的實施例中，第十一電晶體和第十二電晶體在開關對的源極注入電流，增加跨導級的偏置電流而增加跨導，提高了電路的轉換增益，同時開關單元的電路減小從而有效降低電路的噪聲係數。
本發明的實施例中，使用第一電晶體和第二電晶體作為交叉耦合對，將電流信號轉變為電壓信號。利用其跨導提供負阻抗作為有源負載的特點，可以使得電路的增益和線性度同時得以改善。
本發明的實施例中，第十三電晶體和第十四電晶體的柵長相同以減小由於源漏區邊緣擴散所產生的誤差。第十五電晶體和第十六電晶體用來分壓以產生參考電流，通過調節第十三電晶體和第十四電晶體的柵寬來改變電流比，使尾電流源提供約為4ma的偏置電流。
採用tsmccmos0.18um工藝，利用cadencerfspectre對電路進行仿真驗證。輸入射頻信號為532mhz，本振頻率為500mhz，輸出中頻頻率為32mhz。
圖2為本發明所述下變頻混頻器的轉換增益的仿真結果。由此可以看出，在中頻32mhz處下變頻混頻器的轉換增益高達20.95db，表明電路具有高增益。
圖3為本發明所述下變頻混頻器的噪聲係數的仿真結果。由此可以看出，在中頻頻率32mhz處下變頻混頻器的噪聲係數僅為7.5db，表明電路具有低噪聲。
圖4為本發明所述下變頻混頻器的線性度的仿真結果。由此可以看出，在中頻頻率32mhz處混頻器的1db壓縮點為-15.55dbm，表明電路具有較高的線性度。
本發明採用交叉耦合跨導增強結構，增加了等效跨導值，提高轉換增益。lc諧振迴路降低閃爍噪聲並提高轉換增益。電流注入技術降低開關單元的偏置電流，降低其閃爍噪聲。交叉耦合有源負載利用電晶體跨導提供負阻抗同時改善轉換增益和線性度。電路具有低噪聲、高增益、高線性度的特點，在1.8v偏置電壓下僅消耗8ma的直流電流。