有效管腳連接監測系統和方法
2023-05-12 21:49:36 1
專利名稱：有效管腳連接監測系統和方法
有效管腳連接監測系統和方法
背景技術：
集成電路(integrated circuit, IC)在諸如矽之類的半導體材料的單晶圓上大量地生產。晶圓被切成許多塊，其中的每一塊都包含一集成電路，並且其中的每一塊被稱為管芯 (die)。集成電路管芯典型地通過引線接合或倒裝晶片安裝而安裝到諸如球柵陣列(ball grid array, BGA)之類的載體基底。採用引線接合，把IC管芯上的小焊盤附連到BGA，例如，用小引線一端焊接或熔接到IC管芯焊盤，且另一端到BGA焊盤或連接點。採用倒裝晶片安裝，把IC管芯配置為具有預處理的接合焊盤的倒裝晶片，在所述預處理的接合焊盤上典型地形成有焊料塊，例如通過超聲或回流焊接工藝，使得能夠實現該倒裝晶片到BGA焊盤或連接點的面朝下的附連。球柵陣列(BGA)經常被用在高管腳數的專用集成電路(ASIC)上，並且它們包括在用於把集成電路附連到印刷電路板(printed circuit board，PCB)的兩個通常圓形的焊盤之間的焊料珠。在BGA基底、PCB和/或IC管芯本身上的諸如傳輸振動以及周期性機械和熱負荷之類的各種應力可以致使焊料接點起裂，由此致使集成電路的各個管腳與該PCB 分開或者以其它方式鬆開。這些管腳連接故障典型地發生在BGA和PCB之間的焊球接點中， 但是對於引線接合配置和倒裝晶片安裝配置這二者而言他們也可能發生在IC管芯和BGA 之間的焊料接點。為了降低與起裂焊球接點相關聯的管腳連接故障，有時用集成電路的有效(即功能)管腳不使用的假焊球來替代BGA的拐角焊球。因而，在拐角假焊球變得起裂、鬆動，或以其它方式損壞的情況下，該集成電路的性能不被危及。然而，損壞未必局限於拐角焊球接點。例如，儘管起裂焊球接點最初可能發生在BGA的拐角處，但是起裂狀況趨向於朝著BGA 的中心向內傳播，由此危及與集成電路的有效管腳相關聯的非假焊球位置。此外，損壞也可能發生在與集成電路的有效管腳相關聯的其它焊料接點中，諸如在引線接合和倒裝晶片焊料接點中。
現在，通過示例，將參照附圖來描述本實施例，其中 圖1示出了按照實施例的有效管腳監測系統的示例；
圖2示出了按照另一實施例的有效管腳監測系統的示例； 圖3示出了按照實施例的監測至IC管芯的有效管腳的連接的方法的流程圖； 圖4示出了按照實施例的對在有效管腳監測系統中正監測到的波形的比較的示例； 圖5示出了按照實施例的對在有效管腳監測系統中正監測到的波形的比較的另一示
例；
圖6示出了按照實施例的監測至IC管芯的有效管腳的連接的方法的流程圖。
具體實施例方式問題和解決方案概述如上所述，至管芯上的集成電路的管腳的連接故障經常是由在BGA基底上諸如傳輸振動以及其它機械和熱負荷之類的應力引起的BGA和PCB之間的起裂焊球接點的結果。連接故障的其它潛在誘因包括但不局限於，BGA和IC管芯焊盤之間的斷開引線接合，以及把IC 管芯耦合到BGA的其它焊料接點的損壞或起裂。處理此連接故障問題的一個方法已經是犧牲在BGA的諸如在拐角處之類的高應力區中的一個或多個焊球接點。犧牲的焊球接點為印刷電路組件增加了機械穩定性，同時當它們起裂時不影響IC功能性，這是因為它們與IC管芯上的有效管腳不相關聯。然而，起裂的焊料接點和管腳連接故障總的來說可以發生在BGA的除了高應力區以外的地方。這樣的故障影響IC管芯上的有效(即功能)管腳，並經常導致集成電路的性能降低或失效。因此，對至印刷電路組件中的IC管芯的有效/功能管腳的連接故障(例如，起裂的焊料接點等)的檢測是重要的診斷工具，其可以幫助防止該領域中印刷電路板(例如， 筆記本計算機主板等)的顯著故障誘因。然而，在功能系統中，尤其在間歇性故障的情況下， 對起裂的焊料接點和其它管腳連接故障的檢測有些困難。本公開內容的實施例克服了在檢測至IC管芯上的有效/功能管腳的連接故障過程中的困難。在一個實施例中，例如，一種用於監測至IC管芯的有效/功能管腳的連接的系統包括該IC的接合到BGA基底上的接合焊盤的I/O單元。印刷電路板(PCB)上測試點耦合到該接合焊盤，並且在該測試點和I/O單元之間形成導電通路。時鐘波形通過電阻器被注入到測試點中。在另一實施例中，一種監測至集成電路管芯的有效管腳的連接的方法包括通過電阻器把諸如時鐘信號之類的第一波形注入到與有效管腳的輸入/輸出(I/O)單元相關聯的導電路徑上。該注入包括在該電阻器的第一管腳處注入第一波形，而使該電阻器的第二管腳耦合到該導電路徑。監測在該第一管腳處注入的第一波形並且監測在該第二管腳處的第二波形。把第一波形和第二波形進行比較，並且當該第二波形與第一波形實質上相同時， 做出在該導電路徑中存在斷開的確定。在另一實施例中，一種監測至集成電路管芯的有效管腳的連接的方法包括通過電阻器把諸如時鐘信號之類的第一波形注入到與該有效管腳的輸入/輸出(I/O)單元相關聯的導電路徑上。該注入包括在該電阻器的第一管腳處注入第一波形，而使該電阻器的第二管腳耦合到該導電路徑。監測該電阻器的第二管腳處的第二波形，並且將其與按照該I/ 0單元的已知電氣特性模擬的預定波形進行比較。當第二波形與該預定波形實質上不相同時，做出在該導電路徑中存在斷開的確定。說明性實施例
圖1示出了有效管腳監測系統100的示例。該系統100被實現在把IC管芯102附連到封裝基底104的印刷電路組件(PCA)上。在所示出的實施例中，基底104是球柵陣列(BGA) 基底。然而，也可以利用其它類型的封裝基底。IC管芯102包括一個或多個集成電路106、 輸入/輸出緩衝器(I/O單元)108和有效管腳110。逼近IC管芯102的邊緣的是管芯焊盤 112，其用來通過接合線116把有效管腳110耦合到BGA基底104上的BGA接合焊盤114。 每個管芯焊盤112被耦合到有效輸入/輸出管腳110，並且每個管芯焊盤112是用於經由其對應的有效管腳110載送I/O信號到和/或從IC管芯102。應該指出的是圖1中所示的管芯焊盤112僅僅出於說明的目的，並且它們不意圖指示將典型地存在於IC管芯上的信號焊盤的實際數目、大小或放置。另外，儘管圖1中未示出，但是電源焊盤通常也會存在的，以用於把IC管芯102耦合到定位於諸如BGA 104之類的基底上的功率焊盤和接地焊盤。在傳統意義上，有效管腳110未必是管腳，諸如被設計用於安裝到印刷電路板的通孔或插口的雙列直插式IC封裝(dual in-line IC package, DIP)或插針網格陣列(pin grid array, PGA)上的管腳。相反，有效管腳110表示至I/O單元108和電路106的某功能方面的任何導電連接，諸如在圖1和2中示出的管芯焊盤112和I/O單元108之間的有效管腳110。因此，理解的是有效管腳110可以表示現在或者將來可獲得的用於集成電路封裝的任何方式或布置的管腳，諸如像以單列直插式封裝(single in-line package, SIP) 布置的管腳、以雙列直插式封裝(DIP)布置的管腳、以鏈齒狀直插式封裝(zig-zag in-line package, ZIP)布置的管腳、以插針網格陣列(PGA)布置的管腳、以塑料插針網格陣列 (plastic pin grid array, PPGA)布置的管腳以及以倒裝晶片插針網格陣列(flip-chip pin grid array, FCPGA)布置的管腳等等。因此，在本實施例中，有效管腳110把每個管芯焊盤112耦合到輸入/輸出緩衝器，也叫I/O單元108。每個I/O單元108可以形成集成電路106的一部分，並且每個I/O 單元108包括用於處理相應管芯焊盤112和集成電路106之間的輸入信號和/或輸出信號的有源I/O電路(未示出)。通常對I/O單元108進行良好地建模並且已知其具有如在I/ 0緩衝器信息規範(I/O Buffer Information Specification, IBIS)中呈現的特定電壓/ 電流特性。該IBIS呈現了 I/O單元設計的電氣特性(例如，電壓/電流性質)而沒有提供所述單元設計的詳細電晶體和工藝信息。因此，在對可兼容I/O單元進行建模過程中該IBIS 協助IC設計人員和模擬工具廠商。在圖1中所示出的實施例中，每個管芯焊盤112通過接合線116進一步耦合到BGA 基底104上的相應BGA焊盤114。引線接合是用來把管芯連接到基底以提供用於信號和功率分布至管芯的電氣路徑的公知且常用的互連技術。典型地，形成稱為焊球接合118的第一接合，其通過熱能和超聲能(即熱超聲接合)的使用把小直徑接合線(例如，金絲)116附連到管芯焊盤112。然後形成稱為針腳式接合120的第二接合，其把接合線116的相對端附連到BGA基底104上的BGA焊盤114。每個BGA焊盤114通過導電軌道(例如，軌道122)和/或經由延伸通過BGA基底 104之物電氣連接到BGA基底104的相對側或底側上的第二對應BGA焊盤(未示出)。BGA基底104的相對側上的每個第二 BGA焊盤(未示出)通過位於BGA封裝基底104的相對側上的焊球124連接到印刷電路板(PCB)焊盤126。焊球124由此提供了封裝IC管芯102和PCB 128之間的外部電氣連接。對於在有效管腳監測系統100上意圖要被監測的IC管芯102的每個有效管腳 110，PCB 128上的串聯電阻器130電氣耦合到PCB焊盤126，該PCB焊盤126通過諸如電氣路徑132之類的導電路徑進一步電氣耦合到有效管腳110及其對應的I/O單元108。儘管針對電阻器130的大範圍的值是可接受的，但是本實施例中的電阻器130具有1千歐的值。電阻器130的管腳1 134耦合到波形源138，而電阻器130的管腳2 136形成測試點 136並且耦合到PCB焊盤126。波形源138典型地定位成離開PCB 128，但是在一些實施例中也可能全部或部分地定位在PCB 128上。由源138生成的且在電阻器130的管腳1 134 處注入的諸如時鐘信號之類的波形，沿著電氣/導電路徑132行進到IC管芯上的對應I/O單元108，除非在該路徑132中存在斷開。儘管導電路徑132指示有效管腳110經由引線接合併且通過不定位在BGA基底104的拐角處的焊料接點124被耦合，但是正監測的有效管腳110可以通過BGA基底104和PCB 128之間的各個焊料接點124 (包括在BGA基底104 的拐角處的那些)被耦合。現在參考圖2，以與圖1中所示方式類似的方式將有效管腳監測系統100實現在印刷電路組件(PCA)上。因此，在圖2的系統中，IC管芯102附連到BGA基底104，並且包括一個或多個集成電路106、輸入/輸出(I/O)單元108和有效管腳110。如上所述，有效管腳110表示至I/O單元108和電路106的某功能方面的任何導電連接，並且可以包括以任何方式或布置的管腳，諸如以單列直插式封裝(SIP)布置的管腳、以雙列直插式封裝(DIP) 布置的管腳、以鏈齒狀直插式封裝(ZIP)布置的管腳、以插針網格陣列(PGA)布置的管腳、 以塑料插針網格陣列(PPGA)布置的管腳、以倒裝晶片插針網格陣列(FCPGA)布置的管腳，寸寸。在圖2的實施例中，IC管芯102被配置為倒裝晶片並且以倒裝晶片配置被附連到 BGA基底104。除了在製造過程中把管芯焊盤112製成更適合於進行焊接之外，圖2中的IC 管芯102與圖1中所示的IC管芯相同。在倒裝晶片的製造過程中，焊料塊200被沉積到管芯焊盤112上(最初在IC管芯102的頂側)，並且被用來把IC管芯102直接附連或接合到諸如BGA基底104之類的基底。因為管芯焊盤112和焊料塊200在IC管芯102的頂側上， 所以翻轉IC管芯102並且以「面朝下」的方式安裝到BGA基底104。焊料塊200例如通過超聲或回流焊接工藝把管芯焊盤112耦合到BGA基底104上的相應BGA焊盤114。在其它方面，圖2的實施例與參考圖1論述的實施例相同或類似。因此，對於在有效管腳監測系統100上意圖要被監測的IC管芯102的每個有效管腳110，諸如電氣路徑132之類的導電路徑被形成在電阻器130的管腳1 134和IC管芯102上的對應I/O單元108之間。再次，儘管大範圍的值是可接受的，但是在本實施例中電阻器130具有1千歐的值。另外，電阻器130的管腳1 134耦合到波形源138，該波形源138典型地定位成離開 PCB 128。一些實施例中波形源138也可能全部或部分地定位在PCB 128上。在圖2的實施例中，由波形源138生成並且在電阻器130的管腳1 134處注入的諸如時鐘信號之類的波形，沿著電氣路徑132行進通過管腳2 136 (S卩，測試點136)至IC管芯102上的對應I/ 0單元108，除非在該路徑132中存在斷開。儘管導電路徑132指示有效管腳110經由倒裝晶片接合併且通過不定位在BGA基底104的拐角處的焊料接點124被耦合，但是正監測的有效管腳110可以通過BGA基底104和PCB 128之間的各個焊料接點124 (包括在BGA基底104的拐角處的那些)被耦合。現在主要參考圖3-5，現在將論述監測至IC管芯的有效管腳的連接的方法300。圖 3示出了依照實施例的方法300的流程圖。該方法300通常與上面相對於圖1和2論述的有效管腳監測系統100的實施例相關聯。如上所述，由源138生成並且在電阻器130的管腳1 134處注入的諸如時鐘信號之類的波形，沿著電氣路徑132行進到IC管芯102上的對應I/O單元108，除非在該路徑132中存在斷開。該監測至有效管腳100的方法300通過監測沿著電氣路徑132 (S卩，測試點136)的信號以確定在該電氣路徑132中是否存在斷開來執行。方法300在塊302處開始，通過電阻器130將諸如時鐘信號之類的第一波形注入到與IC管芯102的有效管腳110的I/O單元108相關聯的導電路徑132上。該第一波形在電阻器130的第一管腳134處被注入，這在該電阻器被耦合到該導電路徑的第二管腳136 (即，測試點136)處產生第二波形。在圖4中把在電阻器130的管腳1 134處要注入的適合的第一波形400示出為具有5伏的振幅和100兆赫的頻率的時鐘信號。然而，正如下文進一步論述的，第一波形400的振幅和頻率可以顯著地變化而不妨礙該監測至有效管腳110 的連接的方法。方法300在塊304處繼續，監測在電阻器130的第一管腳處的第一波形400和電阻器130的第二管腳處的第二波形402 (圖4和5)。圖4和圖5分別示出了在電阻器130 的管腳1 134和管腳2 136處正監測的波形400和402的示例。如先前所述的，第一波形 400在電阻器130的管腳1 134處注入，這產生存在於電阻器130的管腳2 136處的第二波形402。因此，在方法300的塊304處，監測波形400和402。在塊306處，把電阻器130 的第一管腳和第二管腳處的監測波形400和402與彼此進行比較。圖4和5進一步提供了在電阻器130的管腳1 134和管腳2 136處的監測波形400和402的比較的示例。在塊308處，根據波形400和402的比較確定，當電阻器13的第二管腳2 136處的第二波形402與在電阻器130的第一管腳1 134處注入的第一波形400實質上相同時， 在該導電路徑132中存在斷開。圖5示出了波形400和402的比較的示例，其圖示了第二波形402與第一波形400實質上相同。如圖5中所示出的示例，在電阻器130的管腳1 134 處注入的波形400具有5伏的電壓振幅和100兆赫的頻率。另外，在電阻器130的管腳2 136處的所得到的波形402實質上在波形400的頂部上，並且具有5伏的電壓振幅和100 兆赫的頻率。因而，圖5中的波形400和402至少實質上相同。因此，圖5中所圖示的波形 400和402示出了這樣的情景，在該情景中塊308確定將是在導電路徑132中存在斷開，這指示至IC管芯102的被監測有效管腳110的連接照樣是斷開的，或是有缺陷的。當做出在該導電路徑132中存在斷開的確定時，應該注意的是，沿著該導電路徑 132該斷開可能在任何地方。儘管更可能的是該斷開會發生在PCB 128和BGA基底104之間的焊球接點124處，但是該斷開也可能發生在沿著導電路徑132的任何數目的其它位置中。例如，沿著導電通道132監測到的斷開還可能發生在引線接合接點116、118、120 (圖 1)處，在倒裝晶片安裝的IC管芯102中的焊料塊200連接(圖2所示)處，在BGA基底104 或PCB 128上的導電軌道(諸如導電軌道122)的任何部分處，等等。因而，在確定導電路徑 132中的斷開的過程中，監測至IC管芯的有效管腳的連接的方法300將沿著該路徑在任何地方檢測這樣的斷開或故障。該方法300在塊310處繼續，該此處根據波形400和402的比較確定，當電阻器 130的管腳2 136處的第二波形402與在電阻器130的管腳1 134處注入的第一波形400 實質上不相同時，在該導電路徑132中不存在斷開。圖4示出了波形400和402的比較的示例，其圖示了第二波形402與第一波形400實質上不相同。如圖4中所示的示例，在電阻器130的管腳1 134處注入的波形400具有5伏的電壓振幅和100兆赫的頻率。然而，電阻器130的管腳2 136處的所得到的第二波形402相對于波形400實質上被劣化了，並且具有顯著更低的電壓振幅。因而，圖4中的波形400和402至少在振幅上，並且典型地也在形態上顯著地變化了。因此，圖4中所圖示的波形400和402示出了這樣的情景，在該情景中塊308確定會是在該導電路徑132中不存在斷開，這指示至IC管芯102的被監測有效管腳110的連接是完整且無損傷的。電阻器130的管腳2 136處的劣化波形(例如，圖4的波形402)的特性主要是與其電壓/電流特性是已知的I/O單元108的電氣相互作用的結果。如上所述，該IBIS使各個I/O單元的電氣特性(例如，電壓/電流性質)已知，並且由此使得能夠對IC設計應用中的I/O單元進行建模。另外，在本有效管腳監測系統100和方法300、600(圖6)中，已知I/ 0單元特性使得能夠實現對電阻器130的管腳2 136處的第二波形的模擬。也就是說，給出 I/O單元108的已知電氣特性，就可以模擬和生成電阻器130的管腳2 136處的(劣化)波形的外觀和其它特性。電阻器130的值在較小的程度上也影響電阻器130的管腳2 136處的波形的特性。例如，當在至I/O單元108的導電路徑132中不存在斷開時，電阻器130的較大值趨向於進一步減小管腳2 136處的波形的振幅。因而，雖然本文把電阻器130的值示出為1千歐，但是其它值也是可能的，並且可以基於在電阻器130的管腳1處注入的波形的特性、I/ 0單元108的特性以及電阻器130的值，容易地模擬電阻器130的管腳2 136處的第二波形。然而，注意，對於電阻器130的大範圍的值而言，當在該導電路徑132中不存在斷開時， 輕易地確定電阻器130的管腳2 136處的劣化波形。因而，有效管腳監測系統100和方法 300,600 (圖6)提供了對在導電路徑132中是否存在斷開以及至IC管芯102的被監測有效管腳110的連接是否無損傷的容易確定。如上所述，儘管本文把在電阻器130的管腳1 134處注入的波形的頻率示出為100 兆赫，但是在不妨礙有效管腳監測系統100和方法300、600 (圖6)確定在導電路徑132中是否存在斷開以及因而確定至IC管芯102的被監測有效管腳110的連接是否無損傷的能力的情況下，該頻率可以廣泛地變化。在本公開內容中，個人計算機的主板是預期系統100 和方法300、600所在的環境。然而，各種其它應用是可能的，並且在大多數時候100兆赫的頻率會工作良好。總的來說，取決於正監測的IC管芯的時鐘頻率，非限制性範圍10兆赫至 200兆赫適合於大多數應用。現在主要參考圖6，將論述監測至IC管芯的有效管腳的連接的另一方法600。圖6 示出了依照實施例的方法600的流程圖。該方法600與上面相對於圖1和2論述的有效管腳監測系統100的實施例相關聯。方法600開始於塊602處，通過電阻器130把諸如時鐘信號之類的第一波形注入到與IC管芯102的有效管腳110的I/O單元108相關聯的導電路徑132上。第一波形在電阻器130的第一管腳134處被注入，這在該電阻器耦合到該導電路徑的第二管腳136處產生第二波形。方法600在塊604處繼續，監測電阻器130的第二管腳136處的第二波形(例如， 波形402，圖4和5)。在塊606處，如本文上面所論述的，把電阻器130的第二管腳136處的監測波形402和依據I/O單元108的已知電氣特性模擬的預定波形進行比較。在塊608 處，根據預定波形和電阻器130的第二管腳136處的波形402的比較確定，當第二管腳136 處的波形402與預定波形實質上不相同時，在該導電路徑132中存在斷開。因而，在此情形下，知道的是，至IC管芯102的被監測有效管腳110的連接是斷開的或無損傷的，這是因為在電阻器130的第二管腳136處的波形不具備與根據與該I/O單元108的電氣相互作用將預期的相同的劣化特性(即，如在模擬波形中會出現的)。該方法600在塊610處繼續，在此處，根據預定波形和電阻器130的第二管腳136處的波形402的比較確定，當電阻器130的管腳2 136處的第二波形402與預定波形400 實質上相同時，在該導電路徑132中不存在斷開。因而，在此情形下，知道的是，至IC管芯 102的被監測有效管腳110的連接是未斷開的(即，是無損傷的)，這是因為電阻器130的第二管腳136處的波形具備與根據與I/O單元108的電氣相互作用將預期的相同的劣化特性 (即，如在模擬波形中會出現的)。
權利要求
1.一種監測至集成電路(IC)管芯的有效管腳的連接的方法，其包括通過電阻器把第一波形注入到與IC管芯的有效管腳的輸入/輸出(I/O)單元相關聯的導電路徑上，其中所述第一波形在所述電阻器的第一管腳處被注入，並且所述電阻器的第二管腳耦合到所述導電路徑；監測在所述第一管腳處的所述第一波形和在所述第二管腳處的第二波形；比較所述第一管腳處的所述第一波形和所述第二管腳處的所述第二波形；和當所述第二管腳處的所述第二波形與所述第一管腳處的所述第一波形實質上相同時， 確定在所述導電路徑中存在斷開。
2.如權利要求1所述的方法，還包含當所述第二管腳處的所述第二波形相比於所述第一管腳處的所述第一波形被劣化時，確定在所述導電路徑中不存在斷開。
3.如權利要求2所述的方法，其中確定在所述導電路徑中不存在斷開包括確定所述第二管腳處的所述第二波形實質上匹配於依據所述I/O單元的已知電氣特性模擬的預定波形。
4.如權利要求1所述的方法，其中所述注入第一波形包括注入具有100兆赫的頻率和 5伏的振幅的時鐘信號。
5.如權利要求1所述的方法，其中所述IC管芯引線接合到球柵陣列(BGA)基底，並且所述有效管腳通過位於所述BGA基底和印刷電路板之間的所述BGA基底的拐角處的焊料接點耦合到所述導電路徑。
6.如權利要求1所述的方法，其中所述IC管芯被倒裝晶片接合到球柵陣列(BGA)基底，並且所述有效管腳通過位於所述BGA和印刷電路板之間的所述BGA的拐角處的焊料接點耦合到所述導電路徑。
7.—種監測至集成電路(IC)管芯的有效管腳的連接的方法，其包括通過電阻器把第一波形注入到與IC管芯的有效管腳的輸入/輸出(I/O)單元相關聯的導電路徑上，其中所述第一波形在所述電阻器的第一管腳處被注入，並且所述電阻器的第二管腳耦合到所述導電路徑；監測所述電阻器的第二管腳處的第二波形；比較所述第二管腳處的所述第二波形和依據所述I/O單元的已知電氣特性模擬的預定波形；和當所述第二管腳處的所述第二波形與所述預定波形實質上不相同時，確定在所述導電路徑中存在斷開。
8.如權利要求7所述的方法，其中所述預定波形是基於所述I/O單元的已知電氣特性、 所述電阻器的已知值和所述第一波形的特性的模擬波形。
9.如權利要求7所述的方法，還包括當所述第二管腳處的所述第二波形與所述預定波形實質上相同時，確定在所述導電路徑中不存在斷開。
10.如權利要求7所述的方法，其中所述預定波形表示在所述第一管腳處注入的所述第一波形的劣化版本。
11.如權利要求7所述的方法，還包括基於所述I/O單元的已知電氣特性、所述電阻器的已知值和所述第一波形的特性模擬所述預定波形。
12.一種用於監測至集成電路(IC)管芯的有效管腳的連接的系統，其包括IC管芯的輸入/輸出(I/O)單元，所述I/O單元接合到球柵陣列(BGA)基底上的接合焊盤；印刷電路板(PCB)上的測試點，其耦合到所述接合焊盤並且在所述測試點和所述I/O 單元之間形成電氣連接通路；和通過電阻器被注入到所述測試點中的時鐘波形。
13.如權利要求12所述的系統，其中所述I/O單元和所述接合焊盤之間的接合是引線接合。
14.如權利要求12所述的系統，其中所述IC管芯被倒裝晶片接合到所述BGA基底，並且所述I/O單元和所述接合焊盤之間的接合是焊料接點。
15.如權利要求12所述的系統，其中所述電阻器近似為1千歐並且所述時鐘波形近似為100兆赫。
全文摘要
一種用於監測至集成電路(IC)管芯的有效管腳的連接的系統，包括IC管芯的輸入/輸出(I/O)單元，其中，該I/O單元被接合到球柵陣列(BGA)基底的接合焊盤。該系統包括印刷電路板(PCB)上的測試點，其耦合到接合焊盤，並且在該測試點和I/O單元之間形成電氣/導電通路。該系統包括通過電阻器注入到該測試點中的時鐘波形。
文檔編號H01L21/66GK102473659SQ200980160633
公開日2012年5月23日 申請日期2009年7月24日 優先權日2009年7月24日
發明者A. 西迪奎 A., 戴 F. 申請人:惠普開發有限公司